KR101714367B1 - 위상고정루프 장치 - Google Patents

위상고정루프 장치 Download PDF

Info

Publication number
KR101714367B1
KR101714367B1 KR1020150159318A KR20150159318A KR101714367B1 KR 101714367 B1 KR101714367 B1 KR 101714367B1 KR 1020150159318 A KR1020150159318 A KR 1020150159318A KR 20150159318 A KR20150159318 A KR 20150159318A KR 101714367 B1 KR101714367 B1 KR 101714367B1
Authority
KR
South Korea
Prior art keywords
control voltage
voltage
frequency
signal
capacitor
Prior art date
Application number
KR1020150159318A
Other languages
English (en)
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020150159318A priority Critical patent/KR101714367B1/ko
Application granted granted Critical
Publication of KR101714367B1 publication Critical patent/KR101714367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상고정루프 장치가 제공된다. 위상고정루프 장치는, 기준 신호의 제1 주파수와 피드백 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부, 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하여 이를 상기 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator), 및 상기 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 제어 전압 생성부에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함할 수 있다.

Description

위상고정루프 장치{Phase locked loop apparatus}
본 발명은 위상고정루프 장치에 관한 것이다.
위상고정루프(PLL: Phase Locked Loop)는 기준신호와 출력신호의 위상을 지속적으로 비교하고, 그 결과에 기초하여 주파수를 보정함으로써 출력신호가 항상 일정한 주파수를 유지하도록 하는 회로이다.
위상고정루프는 위상검출기, 차지 펌프, 루프 필터 및 전압 제어 발진기를 포함할 수 있다. 이 경우, 일반적인 위상고정루프는 대역폭보다 낮은 주파수 영역에서 잡음이 감쇄되지 않아 잡음 특성이 좋지 못하는 문제점이 있을 수 있다.
대한민국공개특허 제 10-2010-0087469호
본 발명이 해결하고자 하는 기술적 과제는 주파수-전압 변환기를 사용하여, 잡음 특성을 개선할 수 있는 위상고정루프 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 주파수-전압 변환기를 사용하여, 더욱 더 안정하게 동작할 수 있는 위상고정루프 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는 주파수-전압 변환기를 사용하여, 더욱 더 안정하게 동작할 수 있는 전자 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치는, 기준 신호의 제1 주파수와 피드백 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부, 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하여 이를 제어 전압 생성부에 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator) 및 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 제어 전압 생성부에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함한다.
몇몇 실시예에서, 상기 제어 전압 생성부는, 상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되, 상기 제2 제어 전압은 상기 제1 루프 필터에 입력으로 인가될 수 있다.
몇몇 실시예에서, 상기 제1 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속될 수 있다.
몇몇 실시예에서, 상기 제1 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 주파수-전압 변환기는 상기 제1 저항의 일단에 접속될 수 있다.
몇몇 실시예에서, 상기 제1 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터와, 일단이 상기 제2 커패시터의 일단과 접속되는 제2 저항과, 일단이 상기 제2 저항의 타단과 접속되고, 타단이 상기 제1 커패시터에 접속된 제3 커패시터를 포함하고, 상기 주파수-전압 변환기는 상기 제2 저항의 타단과 상기 제3 커패시터의 일단에 접속될 수 있다.
몇몇 실시예에서, 상기 제2 제어 전압을 입력 받아 상기 제어 전압 생성부로 전달하는 제2 루프 필터를 더 포함할 수 있다.
몇몇 실시예에서, 상기 주파수-전압 변환기는, 상기 제2 제어 전압을 상기 제어 전압 생성부에 피드백하는 제1 주파수-전압 변환기와, 제3 제어 전압을 상기 전압 제어 발진기에 피드백하는 제2 주파수-전압 변환기를 포함할 수 있다.
몇몇 실시예에서, 상기 전압 제어 발진기는 순차적으로 접속된 제1 및 제2 지연 소자를 포함하고, 상기 제3 제어 전압은 상기 제1 지연 소자에 제공되고, 상기 제2 지연 소자의 출력은 상기 제1 주파수-전압 변환기에 제공될 수 있다.
몇몇 실시예에서, 상기 제1 지연 소자는 복수의 제1 지연 소자를 포함하고, 상기 제2 주파수-전압 변환기는 복수의 제2 주파수 전압-변환기를 포함할 수 있다.
몇몇 실시예에서, 상기 제1 지연 소자는 상기 제1 제어 전압과 상기 제3 제어 전압으로 제어되고, 상기 제2 지연 소자는 상기 제1 제어 전압과 상기 제3 제어 전압 중 상기 제1 제어 전압으로 제어될 수 있다.
몇몇 실시예에서, 상기 제2 지연 소자는 복수의 제2 지연 소자를 포함할 수 있다.
몇몇 실시예에서, 상기 제3 제어 전압을 입력 받아, 상기 제1 지연 소자로 전달하는 제3 루프 필터를 더 포함할 수 있다.
몇몇 실시예에서, 상기 제어 전압 생성부는, 상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되, 상기 제2 제어 전압은 상기 제1 루프 필터에 입력으로 인가될 수 있다.
몇몇 실시예에서, 상기 제1 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치는, 기준 신호의 제1 주파수와 전압 제어 발진기(VCO; Voltage Controlled Oscillator)의 출력 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부를 포함하고, 상기 제1 제어 전압을 이용하여 상기 출력 신호의 주파수 및 위상을 상기 기준 신호에 고정시키는 제1 부궤환 루프 및 상기 전압 제어 발진기의 출력 신호를 입력받아, 이에 대한 제2 제어 전압을 생성하고, 상기 제2 제어 전압을 상기 제어 전압 생성부에 전달하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하는 제2 부궤환 루프를 포함할 수 있다.
몇몇 실시예에서, 상기 제어 전압 생성부는, 상기 기준 신호와 상기 출력 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되, 상기 제2 제어 전압은 상기 제1 루프 필터에 인가될 수 있다.
몇몇 실시예에서, 상기 주파수-전압 변환기는, 상기 제2 제어 전압을 상기 제어 전압 생성부에 피드백하는 제1 주파수-전압 변환기와, 제3 제어 전압을 상기 전압 제어 발진기에 피드백하는 제2 주파수-전압 변환기를 포함할 수 있다.
몇몇 실시예에서, 상기 제어 전압 생성부는, 상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와, 상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되, 상기 제2 제어 전압은 상기 제1 루프 필터에 입력으로 인가될 수 있다.
몇몇 실시예에서, 상기 제1 루프 필터는, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과, 일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와, 일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고, 상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예들에 따른 전자 장치는, 위상고정루프 장치 및 처리부를 포함하되, 상기 위상고정루프 장치는, 기준 클럭을 제공받아 클럭 신호를 출력하고, 상기 처리부는, 상기 위상고정루프 장치로부터 출력된 클럭 신호를 이용하여 제공받은 입력 신호를 처리하고, 이를 출력 신호로 출력할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 2a 내지 도 2c는 도 1의 루프 필터의 예시적인 회로도들이다.
도 3은 도 1의 전압 제어 발진기의 블럭도이다.
도 4 및 도 5는 도 1의 주파수-전압 변환기의 회로도이다.
도 6은 도 4 및 도5의 주파수-전압 변환기의 제어 신호 생성부의 블록도이다.
도 7은 도 6의 제어 신호 생성부의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 동작을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 10a 내지 도 10b는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 전압 제어 발진기를 도시한 블록도이다.
도 11은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블록도이다.
도 12는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 3을 참조하여, 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치에 대해 설명한다.
도 1은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 1을 참조하면, 위상고정루프 장치는, 제어 전압 생성부(10), 전압 제어 발진기(140)(VCO: Voltage Controlled Oscillator), 제1 주파수-전압 변환기(250)(FVC: Frequency Voltage Converter)를 포함한다.
몇몇 실시예에서, 위상고정루프 장치는 분주기(150)를 더 포함할 수도 있다.
제어 전압 생성부(10)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 전압 제어 발진기(140)로부터 출력되는 출력 신호(Sout)의 주파수(Fout)를 비교하고, 그 차이에 따라 제1 제어 전압(V1)을 생성할 수 있다.
예를 들어, 위상고정루프 장치가 분주기(150)를 더 포함할 경우, 제어 전압 생성부(10)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 분주기(150)로부터 출력되는 분주 신호(Sn)의 주파수(Fn)를 비교하고, 그 차이에 따라 제1 제어 전압(V1)을 생성할 수 있다.
이렇게 제어 전압 생성부(10)로부터 생성된 제1 제어 전압(V1)은 전압 제어 발진기(140)에 전달될 수 있다.
몇몇 실시예에서, 제어 전압 생성부(10)는 위상 주파수 검출기(110)(PFD: Phase Frequency Detector), 차지 펌프(120)(CP: Charge Pump), 제1 루프 필터(131)(LPF1: First Loop Filter)를 포함할 수 있다.
하지만 본 발명의 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 제어 전압 생성부(10)는 이 외의 추가적인 구성 요소를 더 포함할 수도 있다. 또한 제어 전압 생성부(10)는 필요에 따라, 위상 주파수 검출기(110), 차지 펌프(120), 제1 루프 필터(131) 중 적어도 하나가 생략될 수도 있다.
위상 주파수 검출기(110)는, 기준 신호(Sref)와 피드백 신호(분주 신호(Sn) 또는 출력 신호(Sout))를 입력받아, 위상 차를 비교할 수 있다.
위상 주파수 검출기(110)는 비교된 위상차에 따라 업/다운 신호(UP/DN)를 생성하여 차지 펌프(120)에 제공할 수 있다.
업 신호(UP)는 제1 제어 전압(V1)을 증가시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 증가할 수 있다. 다운 신호(DN)는 제1 제어 전압(V1)을 감소시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 감소할 수 있다.
차지 펌프(120)는 전류원을 포함할 수 있다. 차지 펌프(120)는 위상 주파수 검출기(110)에서 출력된 업/다운 신호(UP/DN)에 비례하는 전류를 출력할 수 있다. 이러한 전류는 제1 루프 필터(131)로 전달될 수 있다.
제1 루프 필터(131)는, 차지 펌프(120)의 출력인 전류를 제1 제어 전압(V1)으로 변환할 수 있다. 이때 제1 루프 필터(131)는 잡음을 제거하여 전압 제어 발진기(140)로 평활화된 제1 제어 전압(V1)을 출력할 수 있다.
도 2a 내지 도 2c는 도 1의 제1 루프 필터(131)의 예시적인 회로도들이다.
도 1 내지 도 2c를 참조하면, 제어 전압 생성부(10)의 제1 루프 필터(131)는 1차, 2차 또는 그 이상 차수의 루프 필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동 필터(passive filter) 로 구성될 수 있다.
구체적으로, 도 2a의 (b) 내지 (d)는 저항 및 커패시터로 이루어지는 수동 필터이며, (e) 및 (f)는 저항 또는 커패시터의 조합에 추가로 스위치가 달려있는 구조이다. 이때 스위치는 전압 제어 발진기(140)에서 출력된 출력 신호(Sout)를 이용하거나, 분주기(150)에서 분주된 분주 신호(Sn)를 이용할 수도 있다.
다만, 본 발명의 실시예들이 이에 제한되지 않으며, 제1 루프 필터(131)에서 발생하는 초과 위상을 줄이기 위해, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)의 크기를 종래의 기술보다 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 필터가 채택될 수 있다.
도 2b 및 도 2c를 참조하면, 제1 주파수-전압 변환기(250)는, 예를 들어, 노드 1(node 1) 내지 노드 5(node 5) 중 어느 하나에 접속될 수 있다.
몇몇 실시예에서, 제1 루프 필터(131)는, 예를 들어, 일단이 차지 펌프(120)와 전압 제어 발진기(140) 사이에 접속된 제1 저항(R1)과, 일단이 제1 저항(R1)의 타단과 접속된 제1 캐패시터(C1)와, 일단이 차지 펌프(120)와 전압 제어 발진기(140) 사이에 접속되고, 타단이 제1 캐패시터(C1)에 접속된 제2 캐패시터(C2)를 포함할 수 있다.
제1 주파수-전압 변환기(250)는, 예를 들어, 제1 저항(R1)의 일단에 접속될 수 있다. 즉, 제1 주파수-전압 변환기(250)는, 제1 노드(node 1)에 접속될 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니며, 제1 주파수-전압 변환기(250)는, 예를 들어, 제1 저항(R1)의 타단과 제1 캐패시터(C1)의 일단에 접속될 수 있다. 즉, 제1 주파수-전압 변환기(250)는, 제2 노드(node 2)에 접속될 수도 있다.
몇몇 실시예에서, 제1 루프 필터(131)는, 예를 들어, 일단이 차지 펌프(120)와 전압 제어 발진기(140) 사이에 접속된 제1 저항(R1)과, 일단이 제1 저항(R1)의 타단과 접속된 제1 캐패시터(C1)와, 일단이 차지 펌프(120)와 전압 제어 발진기(140) 사이에 접속되고, 타단이 제1 캐패시터(C1)에 접속된 제2 캐패시터(C2)와, 일단이 제2 커패시터(C2)의 일단과 접속되는 제2 저항(R2)과, 일단이 제2 저항(R2)의 타단과 접속되고, 타단이 제1 커패시터(C1)에 접속된 제3 커패시터(C3)를 포함할 수 있다.
몇몇 실시예에서, 제1 주파수-전압 변환기(250)는, 예를 들어, 제1 저항(R1)의 일단과 접속될 수 있다. 즉, 제1 주파수-전압 변환기(250)는, 예를 들어, 제3 노드(node 3)에 접속될 수 있다. 몇몇 실시예에서, 제1 주파수-전압 변환기(250)는, 예를 들어, 제1 저항(R1)의 타단과 제1 캐패시터(C1)의 일단에 접속될 수 있다. 즉, 제1 주파수-전압 변환기(250)는, 제4 노드(node 4)에 접속될 수 있다. 몇몇 실시예에서, 제1 주파수-전압 변환기(250)는, 예를 들어, 제2 저항(R2)의 타단과 제3 커패시터(C3)의 일단에 접속될 수 있다. 즉, 제1 주파수 전압 변환기(250)는, 제5 노드(node 5)에 접속될 수도 있다.
그러나, 본 발명이 이에 제한되는 것은 아니며, 다양한 구조의 수동 필터에서, 제1 루프 필터(131)에서 발생하는 초과 위상을 줄이기 위해서라면, 어느 노드에나 연결될 수 있다. 제1 주파수-전압 변환기(250)에 대한 자세한 사항은 후술한다.
다시 도 1을 참조하면, 전압 제어 발진기(140)는, 제1 제어 전압(V1)을 입력받아, 이에 대응되는 주파수를 갖는 출력 신호(Sout-)를 생성하고, 이를 제어 전압 생성부(10)에 피드백 신호로 제공할 수 있다.
몇몇 실시예에서, 위상고정루프 장치가 분주기(150)를 더 포함하는 경우, 전압 제어 발진기(140)의 출력 신호(Sout)는 분주기(150)의 입력이 될 수 있다. 분주기(150)는 출력 신호(Sout)를 분주한 분주 신호(Sn)를 제어 전압 생성부(10)로 피드백시킬 수 있다.
제1 주파수-전압 변환기(250)는 전압 제어 발진기(140)의 출력 신호(Sout)에 대응하는 제2 제어 전압(V2)을 생성하여, 이를 제어 전압 생성부(10)에 피드백 신호로 제공할 수 있다.
구체적으로, 제1 주파수-전압 변환기(250)는 제2 제어 전압(V2)을 제1 루프 필터(131)에 피드백 신호로 제공할 수 있다. 제2 제어 전압(V2)을 피드백 신호로 제공받은 제1 루프 필터(131)는, 이에 대응하는 제1 제어 전압(V1)을 생성하여 전압 제어 발진기(140)에 입력으로 인가할 수 있다.
몇몇 실시예에서, 위상고정루프 장치는 제2 루프 필터(LPF2: Second Loop Filter)(133)를 더 포함할 수도 있으나, 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 위상고정루프 장치는 제2 루프 필터(133)를 포함하지 않을 수 있고, 이 경우 제1 주파수-전압 변환기(250)의 출력은 직접 제1 루프 필터(131)에 연결될 수 있다.
위상고정루프 장치가 제2 루프 필터(133)를 더 포함하는 경우, 제2 제어 전압(V2)은 제2 루프 필터(133)의 입력으로 인가 될 수 있다. 제2 제어 전압(V2)을 입력으로 인가받은 제2 루프 필터(133)는, 제2 루프 필터 출력 전압(VL2)을 출력할 수 있다. 제2 루프 필터 출력 전압(VL2)은 제어 전압 생성부(10)로 피드백될 수 있다. 구체적으로, 제2 루프 필터 출력 전압(VL2)은, 제1 루프 필터(131)의 입력으로 인가될 수 있다.
제2 루프 필터(133)는 잡음을 제거하여 제어 전압 생성부(10)에 피드백 신호로 제공할 수 있다.
제1 제어 전압(V1)이 증가할 경우, 제1 주파수-전압 변환기(250)는 이를 감소시키는 방향으로 동작할 수 있다. 즉, 제2 제어 전압(V2) 또는 제2 루프 필터 출력 전압(VL2)은 감소될 수 있다.
제1 제어 전압(V1)이 감소할 경우, 제1 주파수-전압 변환기(250)는 이를 증가시키는 방향으로 동작할 수 있다. 즉, 제2 제어 전압(V2) 또는 제2 루프 필터 출력 전압(VL2) 은 증가될 수 있다.
이하, 도 1 및 도 3 내지 도 7을 참조하여, 본 발명의 몇몇 실시예에 따른 전압 제어 발진기(140) 및 제1 주파수-전압 변환기(250)에 대해 보다 구체적으로 설명한다.
도 3은 도 1의 전압 제어 발진기(140)의 블럭도이다.
도 1 및 도 3을 참조하면, 전압 제어 발진기(140)는 복수의 지연 소자(161 내지 16n)를 포함할 수 있다.
전압 제어 발진기(140)의 복수의 지연 소자(161 내지 16n)는, 제어 전압 생성부(10)의 제1 루프 필터(131)로부터 출력된 제1 제어 전압(V1)으로 제어될 수 있다.
도 4 및 도 5는 도 1의 제1 주파수-전압 변환기(250)의 회로도이다.
도 1 및 도 4, 도 5를 참조하면, 제1 주파수-전압 변환기(250)는 전류원(262), 제1 스위치(265), 커패시터(Cx), 및 제2 스위치(269)를 포함할 수 있다.
전류원(262)은 노드(A)와 연결되고, 커패시터(Cx)에 전하를 제공할 수 있다.
제1 스위치(265)는, 제2 제어 신호(Φ2)에 의해 온오프(on/off)되고, 일단이 노드(A)와 연결될 수 있다. 제1 스위치(265)는 예를 들어, NMOS 트랜지스터를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 제2 스위치(269)는 제1 제어 신호(Φ1)에 의해 온오프되고, 일단이 노드(A)와 연결될 수 있다.
도 4에는 제1 주파수-전압 변환기(250)의 일 예가 도시되어 있으나, 이는 하나의 예시에 불과하며, 전압 제어 발진기(140)의 출력 주파수의 변화를 감지하여 그 변화량을 전압으로 바꾸어 전압 제어 발진기(140)에 출력할 수 있는 구조라면 제1 주파수-전압 변환기(250)에 채용될 수 있다. 예를 들어, 도 5에 도시된 바와 같이, 전류원(263)은 도 4의 전류원(262)과 달리 한 쌍의 PMOS 트랜지스터와 NMOS 트랜지스터를 포함할 수 있다.
또한, 예시된 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀 수 있다.
제1 주파수-전압 변환기(250)의 커패시터(Cx)는, 제1 스위치(265) 및 제2 스위치(269)가 오프 상태인 경우, 전류원(252)으로부터 공급받은 전하로 충전될 수 있다.
제1 제어 신호(Φ1)는 제2 스위치(269)를 제어할 수 있고, 제2 제어 신호(Φ2)는 제1 스위치(265)를 제어할 수 있다.
커패시터(Cx)에 전하가 충전되는 경우, 제1 제어 신호(Φ1)에 의해 제2 스위치(269)가 턴온 될 수 있다. 이 때, 커패시터(Cx) 양단 전압인 제2 제어 전압(V2)은, 제1 제어 신호(Φ1)에 의해 제2 루프 필터(133)를 거쳐 제1 루프 필터(131)로 전달될 수 있다.
제2 제어 전압(V2)이 제1 루프 필터(131)로 전달되면, 제2 제어 신호(Φ2)에 의해 제1 스위치(265)가 턴온될 수 있다. 이 때, 커패시터(Cx)에 충전된 전하는 방전되어, 노드(A)의 전압이 풀 다운(pull down)될 수 있다.
제2 제어 신호(Φ2)는 NMOS 트랜지스터의 게이트로 입력되어 NMOS 트랜지스터가 스위칭되도록 한다. 다만, 본 발명의 기술적 사상에 따른 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 NMOS 트랜지스터 대신 PMOS 트랜지스터가 사용될 수 있고, 기타 스위칭될 수 있는 트랜지스터가 사용될 수 있다.
도 6은 도 4 및 도 5의 제1 주파수-전압 변환기(250)의 제어 신호 생성부의 블록도이다. 도 7은 도 6의 제어 신호 생성부의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 6 및 도 7을 참조하면, 제어 신호(Φ1, Φ2)는 제어 신호 생성부(240)에 의해 생성될 수 있다.
제1 주파수-전압 변환기(250)는 제어 신호 생성부(240)를 포함할 수 있다. 제어 신호 생성부(240)는 3개의 인버터(242, 246, 247)와 2개의 NAND 게이트(241, 245)를 포함할 수 있다.
구체적으로, 제어 신호 생성부(240)는 인버터(242)와 NAND 게이트(241)로 구성된 제1 회로를 포함할 수 있고, 추가적인 인버터(246, 247)와 NAND 게이트(245)로 구성되는 제2 회로를 더 포함할 수 있다.
제어 신호 생성부(240)는, 전압 제어 발진기(140)의 출력 신호(Sout)를 입력받아, 지연 인버터(delay inverter)를 이용하여 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 생성할 수 있다.
또는, 본 발명의 기술적 사상에 따른 몇몇 실시예에서, 위상고정루프장치가 분주기(150)을 포함하는 경우, 제어 신호 생성부(240)는, 분주 신호(Sn)를 입력받아, 지연 인버터(delay inverter)를 이용하여 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 생성할 수 있다.
제2 제어 신호(Φ2)는 제1 제어 신호(Φ1)보다 미리 정해진 시간만큼 지연될 수 있다. 즉, 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)는 서로 중첩되는 부분이 없을 수 있다.
제1 제어 신호(Φ1)는, 전압 제어 발진기(140)의 출력 신호(Sout)를 입력으로 하는 제1 회로(241, 242)에서 생성될 수 있다. 또한, 제2 제어 신호(Φ2)는, 제2 회로(245, 246, 247)에서 생성될 수 있다.
이하에서, 도 1 내지 도 8을 참조하여, 위상고정루프 장치의 동작을 설명한다.
도 8은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 동작을 설명하기 위한 타이밍도이다.
먼저 도 1 내지 도 7을 참조하면, 본 발명의 몇몇 실시예들에 따른 위상고정루프는 제1 부궤환 루프(191)와 제2 부궤환 루프(192)를 포함할 수 있다.
제1 부궤환 루프(191)는 제어 전압 생성부(10) 및 전압 제어 발진기(140)를 포함할 수 있다. 몇몇 실시예에서, 제1 부궤환 루프(191)는 분주기(150)를 더 포함할 수도 있다.
제2 부궤환 루프(192)는 제1 루프 필터(131), 전압 제어 발진기(140), 제1 주파수-전압 변환기(250)를 포함할 수 있다. 몇몇 실시예에서, 제2 부궤환 루프(192)는 제2 루프 필터(133)를 포함할 수 있다. 또한, 몇몇 실시예에서, 제2 부궤환 루프(192)는 분주기(150)를 더 포함할 수 있다.
제1 부궤환 루프(191)에서, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 잡음 또는 기타 원인에 의해 작아지는 경우, 기준 신호(Sref)의 위상보다 출력 신호(Sout) 또는 분주 신호(Sn)의 위상이 느릴 수 있다.
이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout) 또는 분주 신호(Sn)의 위상을 비교한 뒤, 업 신호(UP)를 출력할 수 있다.
업 신호(UP)가 생성되면, 전하가 차지 펌프(120)에서 제1 루프 필터(131)에 전달되어, 제1 루프 필터(131)의 커패시터가 충전될 수 있다.
이에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 증가될 수 있다.
전압 제어 발진기(140)의 입력인 제1 제어 전압(V1)이 증가함에 따라, 제1 제어 전압(V1)에 의해 제어되는 복수의 지연 소자(161 내지 16n)를 지나는 신호들의 주파수가 증가할 수 있다.
즉, 업 신호(UP)가 발생하면, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 일시적으로 증가할 수 있다.
위상 주파수 검출기(110)는, 증가된 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)를 입력으로 받을 수 있다. 몇몇 실시예에서, 위상 주파수 검출기(110)의 입력은, 분주기(150)를 통과한 분주기(150)의 출력 신호일 수 있다.
위상 주파수 검출기(110)는, 입력받은 증가된 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)와 기준 신호(Sref)의 주파수(Fref)를 비교하여, 다운 신호(DN)를 발생시킬 수 있다.
다운 신호(DN)가 생성되면, 차지 펌프(120)는 제1 루프 필터(131)의 커패시터에 축적된 전하를 감소시킬 수 있다. 이로써, 제1 루프 필터(131)의 출력 인 제1 제어 전압(V1)은 감소될 수 있다.
전압 제어 발진기(140)는, 감소된 제1 제어 전압(V1)을 입력으로 인가받을 수 있다. 감소된 제1 제어 전압(V1)으로 인해, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)은, 감소될 수 있다.
한편, 제2 부궤환 루프(192)에서, 업 신호(UP)가 출력된 경우, 앞서 설명한 바와 같이 제1 루프 필터(131)의 출력인 제1 제어 전압(V1)은 증가될 수 있다. 나아가, 증가된 제1 제어 전압(V1)은 전압 제어 발진기(140)에 입력으로 인가될 수 있다. 전압 제어 발진기(140)의 출력 신호(Sref)의 주파수(Fref)는 증가할 수 있다.
제1 주파수-전압 변환기(250)는, 증가된 전압 제어 발진기(140)의 출력 신호(Sref)를 입력으로 받을 수 있다. 몇몇 실시예에서, 제1 주파수-전압 변환기(250)의 입력은, 분주기(150)를 통과한 분주기(150)의 출력 신호일 수 있다.
이 경우, 제1 주파수-전압 변환기(250)는 전압 제어 발진기(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 커패시터(Cx)에 충전되는 전하량이 달라질 수 있다. 즉, 전압 제어 발진기(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 제2 제어 전압(V2)의 크기가 달라질 수 있다.
즉, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 증가하면, 출력 신호(Sout)의 한 주기(D1)가 짧아지고, 제1 주파수-전압 변환기(250)의 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 작아질 수 있다. 이에 따라, 제2 제어 전압(V2)은 감소할 수 있다.
제2 제어 전압(V2)이 감소함에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 감소할 수 있다. 이로써, 증가하였던 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 다시 감소할 수 있다. 결론적으로, 업 신호(UP) 발생 시, 제1 제어 전압(V1)은 증가하나, 제2 제어 전압(V2)은 감소할 수 있다. 이로써, 제1 부궤환 루프(191) 및 제2 부궤환 루프(192)는, 전체적으로 위상 고정 루프 장치가 일정한 주파수를 가지도록 할 수 있다.
반대로, 제1 부궤환 루프(191)에서, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 커지는 경우, 기준 신호(Sref)보다 출력 신호(Sout) 또는 분주 신호(Sn)의 위상이 빠를 수 있다.
이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout) 또는 분주 신호(Sn)의 위상을 비교한 뒤, 다운 신호(DN)를 출력할 수 있다.
다운 신호(DN)가 생성되면, 차지 펌프(120)는 제1 루프 필터(131)의 커패시터에 축적된 전하를 감소시킬 수 있다. 이에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 감소될 수 있다.
전압 제어 발진기(140)의 입력인 제1 제어 전압(V1)이 감소됨에 따라, 제1 제어 전압(V1)에 의해 제어되는 복수의 지연 소자(161 내지 16n)를 지나는 신호들의 주파수가 감소할 수 있다. 즉, 다운 신호(DN)가 발생하면, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 일시적으로 감소할 수 있다.
위상 주파수 검출기(110)는, 감소된 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)를 입력으로 받을 수 있다. 몇몇 실시예에서, 위상 주파수 검출기(110)의 입력은, 분주기(150)를 통과한 분주기(150)의 출력 신호일 수 있다.
위상 주파수 검출기(110)는, 입력받은 증가된 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)와 기준 신호(Sref)의 주파수(Fref)를 비교하여, 업 신호(UP)를 발생시킬 수 있다.
업 신호(UP)가 생성되면, 차지 펌프(120)는 제1 루프 필터(131)의 커패시터에 축적된 전하를 증가시킬 수 있다. 이로써, 제1 루프 필터(131)의 출력 인 제1 제어 전압(V1)은 증가될 수 있다.
전압 제어 발진기(10)는, 증가된 제1 제어 전압(V1)을 입력으로 인가받을 수 있다. 증가된 제1 제어 전압(V1)으로 인해, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)은, 증가될 수 있다.
한편, 제2 부궤환 루프(192)에서, 다운 신호(DN)가 출력된 경우, 앞서 설명한 바와 같이 제1 루프 필터(131)의 출력인 제1 제어 전압(V1)은 감소될 수 있다. 나아가, 감소된 제1 제어 전압(V1)은 전압 제어 발진기(140)에 입력으로 인가될 수 있다. 전압 제어 발진기(140)의 출력 신호(Sref)의 주파수(Fref)는 감소할 수 있다.
제1 주파수-전압 변환기(250)는, 감소된 전압 제어 발진기(140)의 출력 신호(Sref)를 입력으로 받을 수 있다. 몇몇 실시예에서, 제1 주파수-전압 변환기(250)의 입력은, 분주기(150)를 통과한 분주기(150)의 출력 신호일 수 있다.
이 경우, 제1 주파수-전압 변환기(250)는 전압 제어 발진기(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 커패시터(Cx)에 충전되는 전하량이 달라질 수 있다. 즉, 전압 제어 발진기(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 제2 제어 전압(V2)의 크기가 달라질 수 있다.
전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 증가하면, 한 주기(D1)가 길어지고, 주파수-전압 변환기(251 내지 25m)의 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 커질 수 있다.
즉, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 감소하면, 출력 신호(Sout)의 한 주기(D1)가 길어지고, 제1 주파수-전압 변환기(250)의 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 커질 수 있다. 이에 따라, 제2 제어 전압(V2)은 증가할 수 있다.
제2 제어 전압(V2)이 증가함에 따라, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 증가할 수 있다. 이로써, 증가하였던 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 다시 증가할 수 있다. 결론적으로, 다운 신호(DN) 발생 시, 제1 제어 전압(V1)은 감소하나, 제2 제어 전압(V2)은 증가할 수 있다. 이로써, 제1 부궤환 루프(191) 및 제2 부궤환 루프(192)는, 전체적으로 위상 고정 루프 장치가 일정한 주파수를 가지도록 할 수 있다.
제1 제어 전압(V1)과 제2 제어 전압(V2)에 의한 위상 변화로, 기준 신호(Sref)와 제어 전압 발진기(140)의 출력 신호(Sout)의 위상이 같아질 수 있다.
도 8을 참조하면, 도 8은 기준 신호(Fref)에 따른 제1 제어 전압(V1)과 제2 제어 전압(V2)의 변화를 도시한 도면이다.
업 신호(UP)가 발생한 경우, 제1 제어 전압(V1)은 증가할 수 있다. 또한, 제1 주파수-전압 변환기(250)에서 제2 루프 필터(133) 및 제1 루프 필터(131)를 거쳐 전압 제어 발진기(140)로 공급되는 전압 값인 제2 제어 전압(V2)은 감소할 수 있다.
제1 제어 전압(V1)과, 제1 주파수-전압 변환기(250)에서 제2 루프 필터(133) 및 제1 루프 필터(131)를 거쳐 전압 제어 발진기(140)로 공급되는 전압 값인 제2 제어 전압(V2)의 합은, 도 8에 도시된 바(V1 + V2)와 같을 수 있다.
즉, 제1 제어 전압(V1)의 크기가 증가하면 제2 제어 전압(V2)의 크기는 감소되고, 반대로 제1 제어 전압(V1)의 크기가 감소하면 제2 제어 전압(V2)의 크기를 증가될 수 있다.
본 발명의 몇몇 실시예들에 따르면, 전압 제어 발진기(140)의 출력 신호(Sout)가 제1 주파수-전압 변환기(250)를 거쳐 제1 루프 필터(131)로 피드백 됨으로서, 제1 제어 전압(V1)에 의해 발생한 잡음을 억제할 수 있다. 이에 따라, 위상 고정 루프 장치는 안정하게 동작될 수 있고, 잡음 특성이 개선될 수 있다.
한편, 도 8에서는 업 신호(UP)가 발생한 경우만을 도시하고 있으나, 다운 신호(DN)가 발생한 경우는, 상술한 원리와 반대로 동작할 수 있다.
이하에서, 도 9 내지 도 10b를 참조하여, 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치에 대해 설명한다.
도 9는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 블록도이다. 도 10a 내지 도 10b는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치의 전압 제어 발진기(140)를 도시한 블록도이다.
도 9 내지 도 10a를 참조하면, 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치는, 제1 부궤환 루프(191) 및 제2 부궤환 루프(192)뿐만 아니라, 제3 부궤환 루프(193)를 더 포함할 수 있다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 사항들과 차이점을 중심으로 설명한다.
제2 부궤환 루프(192)는, 제1 주파수-전압 변환기(250)와 제1 루프 필터(131)를 포함할 수 있다. 이 때, 제1 주파수-전압 변환기(250)의 입력은, 전압 제어 발진기(140)에 포함된 복수의 지연 소자들(171~17m, 181) 중 제2 지연 소자(181)의 출력일 수 있다.
도면에서, 제1 주파수-전압 변환기(250)의 입력을, 복수의 지연 소자들(161, 171~17m) 중 최종 단에 연결된 제2 지연 소자(181)의 출력으로 도시하였으나, 이는 설명의 편의성을 위한 것일 뿐 본 발명이 이에 제한되는 것은 아니다. 예를 들어, 제1 주파수-전압 변환기(250)의 입력은, 복수의 제1 지연 소자들(171~17m) 중 어느 하나의 지연 소자의 출력일 수 있다.
제1 주파수-전압 변환기(250)의 출력인 제2 제어 전압(V2)은, 제1 루프 필터(131)로 다시 피드백될 수 있다.
몇몇 실시예에서, 제2 부궤환 루프(192)는, 제2 제어 전압(V2)을 입력으로 인가받는 제2 루프 필터(133)를 더 포함할 수 있다. 이 경우, 제2 루프 필터(133)의 출력(VL2)은 제1 루프 필터(131)로 인가될 수 있다.
제3 부궤환 루프(193)는 제2 주파수-전압 변환기(251~25m)와 제3 루프 필터(271~27m)를 포함할 수 있다. 이 때, 제2 주파수-전압 변환기(251~25m)의 입력은, 예를 들어, 전압 제어 발진기(140)에 포함된 복수의 제1 지연 소자들(171~17m) 의 출력일 수 있다.
즉, 복수의 제1 지연 소자(171~17m)의 출력은 제2 주파수-전압 변환기(251~25m)의 입력으로 인가될 수 있다. 제2 주파수-전압 변환기(251~25m)는, 입력에 대응하는 전압인 제3 제어 전압(V31~V3m)을 출력할 수 있다.
제3 제어 전압(V31~V3m)은, 다시 제1 지연 소자(171~17m)의 입력으로 인가될 수 있다. 이 때, 제3 제어 전압(V31~V3m)은, 제3 루프 필터(271~27m)를 거쳐 제1 지연 소자(171~17m)의 입력으로 인가될 수 있다.
제2 지연 소자(181)는 제1 제어 전압(V1)과 제3 제어 전압(V31~V3m) 중, 제1 제어 전압(V1)에 의해 제어될 수 있다. 제1 지연 소자(171~17m)는 제1 제어 전압(V1)과 제3 제어 전압(V31~V3m)에 의해 제어될 수 있다.
다시 말해, 본 발명의 기술적 사상에 따른 몇몇 실시예에서, 전압 제어 발진기(140) 내의 복수의 지연 소자 중 일부는 제1 제어 전압(V1)과 제3 제어 전압(V31~V3m) 중 제1 제어 전압(V1)으로 제어되고, 다른 일부는 제1 제어 전압(V1) 및 제3 제어 전압(V31~V3m)에 의해 제어될 수 있다.
도 10b를 참조하면, 몇몇 실시예에서, 제2 지연 소자(181~18k)는 복수개일 수 있다. 복수의 제2 지연 소자(181~18k)는 제1 제어 전압(V1)과 제3 제어 전압(V31~V3m) 중, 제1 제어 전압(V1)에 의해 제어될 수 있다.
제1 주파수-전압 변환기(250)와 제2 주파수-전압 변환기(251~25m)는, 동일한 구성을 포함할 수 있고, 동일한 기능을 할 수 있다.
전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 잡음 또는 기타 원인에 의해 작아지는 경우, 기준 신호(Sref)의 위상보다 출력 신호(Sout) 또는 분주 신호(Sn)의 위상이 느릴 수 있다.
이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout) 또는 분주 신호(Sn)의 위상을 비교한 뒤, 업 신호(UP)를 출력할 수 있다.
업 신호(UP)가 생성되면, 앞서 설명한 바와 같이 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)은 증가될 수 있고, 이에 따라 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 증가할 수 있다. 증가된 제어 전압 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 예를 들어, 제1 주파수-전압 변환기(250)의 입력으로 인가될 수 있고, 앞서 설명한 바와 같이, 제2 제어 전압(V2)는 감소할 수 있다. 감소된 제2 제어 전압(V2)는, 제1 루프 필터(131)로 인가되어, 제1 루프 필터(131)의 출력 전압인 제1 제어 전압(V1)을 다시 감소시킬 수 있다.
한편, 업 신호(UP)가 생성되어 증가된 제1 제어 전압(V1)은, 복수의 제1 지연 소자(171~17m)를 제어하기 때문에, 복수의 제1 지연 소자(171~17m)들의 출력 신호들은 증가될 수 있다. 증가된 복수의 제1 지연 소자(171~17m)들의 출력 신호들은, 제2 주파수-전압 변환기(251~25m)의 입력으로 인가되고, 제3 제어 전압(V31~V3m)은 감소할 수 있다. 감소된 제3 제어 전압(V31~V3m)은 다시 복수의 제1 지연 소자(171~17m)에 피드백될 수 있다. 결론적으로, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 감소될 수 있다.
다운 신호(DN)가 발생한 경우는, 상술한 원리와 반대로 동작할 수 있다.
본 발명의 기술적 사상에 따른 위상고정루프 장치는, 복수의 부궤환 루프를 통해 제1 루프 필터(131)의 출력 전압과 전압 제어 발진기(140)의 출력 신호(Sout)를 동시에 보상할 수 있다. 이로써, 본 발명의 기술적 사상에 따른 위상고정루프 장치를 더욱 안정하게 동작하도록 하고, 잡음의 크기를 줄일 수 있다.
도 11은 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블록도이다.
도 11을 참조하면, 전자 장치(1000)는 위상고정루프 장치(1010)와 처리부(1020)를 포함할 수 있다.
위상고정루프 장치(1010)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1010)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.
위상고정루프 장치(1010)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1000) 내부에서 생성할 수도 있다.
이러한 위상고정루프 장치(1010)로는 예를 들어, 앞서 설명한 본 발명의 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.
처리부(1020)는 위상고정루프 장치(1010)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.
실시예에서, 입력 신호(IS)는 전자 장치(1000)의 외부로부터 제공되고, 출력 신호(OS)는 전자 장치(1000) 내부에 배치된 다른 장치(미도시)로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
도 12는 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블록도이다.
도 12를 참조하면, 전자 장치(1100)는 위상고정루프 장치(1110)와 처리부(1120)를 포함할 수 있다.
위상고정루프 장치(1110)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1110)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.
위상고정루프 장치(1110)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1100) 내부에서 생성할 수도 있다.
이러한 위상고정루프 장치(1110)로는 예를 들어, 앞서 설명한 본 발명의 몇몇 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.
처리부(1120)는 위상고정루프 장치(1110)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.
실시예에서, 입력 신호(IS)는 전자 장치(1100)의 내부의 다른 장치(미도시)로부터 제공되고, 출력 신호(OS)는 전자 장치(1100) 외부로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 제어 전압 생성부 131: 제1 루프 필터
133: 제2 루프 필터 250: 주파수-전압 변환기

Claims (20)

  1. 기준 신호의 제1 주파수와 피드백 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부;
    상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하여 이를 상기 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator); 및
    상기 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 제어 전압 생성부에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하고
    상기 제어 전압 생성부는,
    상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와,
    상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와,
    상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되,
    상기 제2 제어 전압은 상기 제1 루프 필터에 인가되고,
    상기 제1 루프 필터는, 상기 차지 펌프에서 출력되는 전류 및 상기 제2 제어 전압을 제공 받아, 상기 제1 제어 전압을 생성하는 위상고정루프 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 제1 루프 필터는,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과,
    일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
    상기 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속되는 위상고정루프 장치.
  4. 제 1항에 있어서,
    상기 제1 루프 필터는,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과,
    일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
    상기 주파수-전압 변환기는 상기 제1 저항의 일단에 접속되는 위상고정루프 장치.
  5. 제 1항에 있어서,
    상기 제1 루프 필터는,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과,
    일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터와,
    일단이 상기 제2 캐패시터의 일단과 접속되는 제2 저항과,
    일단이 상기 제2 저항의 타단과 접속되고, 타단이 상기 제1 캐패시터에 접속된 제3 커패시터를 포함하고,
    상기 주파수-전압 변환기는 상기 제2 저항의 타단과 상기 제3 커패시터의 일단에 접속되는 위상고정루프 장치.
  6. 제 1항에 있어서,
    상기 제2 제어 전압을 입력 받아 상기 제어 전압 생성부로 전달하는 제2 루프 필터를 더 포함하는 위상고정루프 장치.
  7. 제 1항에 있어서,
    상기 주파수-전압 변환기는, 상기 제2 제어 전압을 상기 제어 전압 생성부에 피드백하는 제1 주파수-전압 변환기와, 제3 제어 전압을 상기 전압 제어 발진기에 피드백하는 제2 주파수-전압 변환기를 포함하는 위상고정루프 장치.
  8. 제 7항에 있어서,
    상기 전압 제어 발진기는 순차적으로 접속된 제1 및 제2 지연 소자를 포함하고, 상기 제3 제어 전압은 상기 제1 지연 소자에 제공되고, 상기 제2 지연 소자의 출력은 상기 제1 주파수-전압 변환기에 제공되는 위상고정루프 장치.
  9. 제 8항에 있어서,
    상기 제1 지연 소자는 복수의 제1 지연 소자를 포함하고,
    상기 제2 주파수-전압 변환기는 복수의 제2 주파수 전압-변환기를 포함하는 위상고정루프 장치.
  10. 제 8항에 있어서,
    상기 제1 지연 소자는 상기 제1 제어 전압과 상기 제3 제어 전압으로 제어되고, 상기 제2 지연 소자는 상기 제1 제어 전압과 상기 제3 제어 전압 중 상기 제1 제어 전압으로 제어되는 위상고정루프 장치.
  11. 제 8항에 있어서,
    상기 제2 지연 소자는 복수의 제2 지연 소자를 포함하는 위상고정루프 장치.
  12. 제 8항에 있어서,
    상기 제3 제어 전압을 입력 받아, 상기 제1 지연 소자로 전달하는 제3 루프 필터를 더 포함하는 위상고정루프 장치.
  13. 제 7항에 있어서,
    상기 제어 전압 생성부는,
    상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와,
    상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와,
    상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되,
    상기 제2 제어 전압은 상기 제1 루프 필터에 인가되는 위상고정루프 장치.
  14. 제 13항에 있어서,
    상기 제1 루프 필터는,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과,
    일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
    상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속되는 위상고정루프 장치.
  15. 기준 신호의 제1 주파수와 전압 제어 발진기(VCO; Voltage Controlled Oscillator)의 출력 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부를 포함하고, 상기 제1 제어 전압을 이용하여 상기 출력 신호의 주파수 및 위상을 상기 기준 신호에 고정시키는 제1 부궤환 루프; 및
    상기 전압 제어 발진기의 출력 신호를 입력받아, 이에 대한 제2 제어 전압을 생성하고, 상기 제2 제어 전압을 상기 제어 전압 생성부에 전달하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하는 제2 부궤환 루프를 포함하고
    상기 제어 전압 생성부는,
    상기 기준 신호와 상기 출력 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와,
    상기 위상 주파수 검출기에서 출력되는 상기 업 신호 또는 상기 다운 신호에 비례하는 전류를 출력하는 차지 펌프와,
    상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 제1 루프 필터를 포함하되,
    상기 제2 제어 전압은 상기 제1 루프 필터에 인가되고,
    상기 제1 루프 필터는, 상기 차지 펌프에서 출력되는 전류 및 상기 제2 제어 전압을 제공 받아, 상기 제1 제어 전압을 생성하는 위상고정루프 장치.
  16. 삭제
  17. 제 15항에 있어서,
    상기 주파수-전압 변환기는, 상기 제2 제어 전압을 상기 제어 전압 생성부에 피드백하는 제1 주파수-전압 변환기와, 제3 제어 전압을 상기 전압 제어 발진기에 피드백하는 제2 주파수-전압 변환기를 포함하는 위상고정루프 장치.
  18. 삭제
  19. 제 17항에 있어서,
    상기 제1 루프 필터는,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속된 제1 저항과,
    일단이 상기 제1 저항의 타단과 접속된 제1 캐패시터와,
    일단이 상기 차지 펌프와 상기 전압 제어 발진기 사이에 접속되고, 타단이 상기 제1 캐패시터에 접속된 제2 캐패시터를 포함하고,
    상기 제1 주파수-전압 변환기는 상기 제1 저항의 타단과 상기 제1 캐패시터의 일단에 접속되는 위상고정루프 장치.
  20. 상기 제1 항, 제3 항 내지 제15 항, 제17 항 및 제19 항 중 어느 한 항의 위상고정루프 장치; 및
    처리부를 포함하되,
    상기 위상고정루프 장치는, 기준 클럭을 제공받아 클럭 신호를 출력하고,
    상기 처리부는, 상기 위상고정루프 장치로부터 출력된 클럭 신호를 이용하여 제공받은 입력 신호를 처리하고, 이를 출력 신호로 출력하는 전자 장치.
KR1020150159318A 2015-11-13 2015-11-13 위상고정루프 장치 KR101714367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150159318A KR101714367B1 (ko) 2015-11-13 2015-11-13 위상고정루프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150159318A KR101714367B1 (ko) 2015-11-13 2015-11-13 위상고정루프 장치

Publications (1)

Publication Number Publication Date
KR101714367B1 true KR101714367B1 (ko) 2017-03-22

Family

ID=58497096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150159318A KR101714367B1 (ko) 2015-11-13 2015-11-13 위상고정루프 장치

Country Status (1)

Country Link
KR (1) KR101714367B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128044B1 (ko) * 2018-12-26 2020-06-29 포항공과대학교 산학협력단 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100087469A (ko) 2009-01-28 2010-08-05 현대제철 주식회사 전기로 제강분진을 활용한 염소계 유기화합물 함유 폐수의 처리방법
KR20140147990A (ko) * 2013-06-21 2014-12-31 부경대학교 산학협력단 지연 고정 루프를 이용하는 클럭 발생기
KR20150125493A (ko) * 2014-04-30 2015-11-09 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100087469A (ko) 2009-01-28 2010-08-05 현대제철 주식회사 전기로 제강분진을 활용한 염소계 유기화합물 함유 폐수의 처리방법
KR20140147990A (ko) * 2013-06-21 2014-12-31 부경대학교 산학협력단 지연 고정 루프를 이용하는 클럭 발생기
KR20150125493A (ko) * 2014-04-30 2015-11-09 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128044B1 (ko) * 2018-12-26 2020-06-29 포항공과대학교 산학협력단 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템

Similar Documents

Publication Publication Date Title
US5629651A (en) Phase lock loop having a reduced synchronization transfer period
KR100640568B1 (ko) 마스터-슬레이브 구조를 갖는 지연동기루프 회로
KR101190313B1 (ko) 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
JPH04364609A (ja) クロック同期のための遅延ロックループ回路
TWI593236B (zh) 頻率鎖定電壓調節迴路
US6859079B2 (en) Semiconductor device capable of accurately producing internal multi-phase clock signal
KR20190139007A (ko) 비대칭 펄스 폭 비교 회로 및 이를 포함하는 클럭 위상 보정 회로
US8686768B2 (en) Phase locked loop
US20170310328A1 (en) Signal generation circuit and signal generation method
KR101252048B1 (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
KR101714367B1 (ko) 위상고정루프 장치
JPH11145799A (ja) 集積回路
US8310288B2 (en) PLL circuit
US6614318B1 (en) Voltage controlled oscillator with jitter correction
US11101807B2 (en) Phase-locked loop (PLL) circuit
US20090009224A1 (en) Multiphase DLL using 3-edge phase detector for wide-range operation
KR101714372B1 (ko) 위상 조정 장치
US20160226501A1 (en) System And Method For Fast-Capture Multi-Gain Phase Lock Loop
KR101661187B1 (ko) 위상고정루프 장치
JP2005176570A (ja) Ｄｃ−ｄｃコンバータ
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR101643923B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR101667652B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치
KR101832197B1 (ko) 위상고정루프 장치
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 4