KR102128044B1 - 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템 - Google Patents

폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템 Download PDF

Info

Publication number
KR102128044B1
KR102128044B1 KR1020180169056A KR20180169056A KR102128044B1 KR 102128044 B1 KR102128044 B1 KR 102128044B1 KR 1020180169056 A KR1020180169056 A KR 1020180169056A KR 20180169056 A KR20180169056 A KR 20180169056A KR 102128044 B1 KR102128044 B1 KR 102128044B1
Authority
KR
South Korea
Prior art keywords
clock signal
master
local
unit
data
Prior art date
Application number
KR1020180169056A
Other languages
English (en)
Inventor
이경수
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020180169056A priority Critical patent/KR102128044B1/ko
Application granted granted Critical
Publication of KR102128044B1 publication Critical patent/KR102128044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40182—Flexible bus arrangements involving redundancy by using a plurality of communication lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40241—Flexray
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40267—Bus for use in transportation systems
    • H04L2012/40273—Bus for use in transportation systems the transportation system being a vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 차량에 설치된 ECU(Electronic Computing Unit)들 간의 데이터 통신 기술에 관한 것이다.
이러한 본 발명은 차량 내에서 플렉스레이(FlexRay)라는 자동차 네트워크 통신 프로토콜을 이용하여 분산되어 있는 ECU들 간에 데이터를 전송하는 시스템에서, 마스터 송수신부(110); 및 복수 개의 통신채널들(130)에 의해 상기 마스터 송수신부(110)와 피드백 루프를 형성하는 복수 개의 로컬 송수신부들(120_1-120_N)을 포함 함으로써, 시간적인 정밀성이 향상되고 P2P 방식으로 고속의 데이터 전송이 가능하게 하는 것을 특징으로 한다.

Description

폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템{HIGH SPEED COMMUNICATION SYSTEM FOR A VEHICLE USING CLOSED LOCKED LOOP CLOCK TRASMISSION}
본 발명은 차량에 설치된 ECU(Electronic Computing Unit)들 간의 데이터 통신 기술에 관한 것으로, 더욱 상세하게는 차량 내에서 플렉스레이(FlexRay)라는 자동차 네트워크 통신 프로토콜을 이용하여 분산되어 있는 ECU들 간에 데이터를 전송하는 시스템에서 폐루프 클럭 전송을 이용하여 데이터의 전송 속도를 향상시킬 수 있도록 한 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템에 관한 것이다.
자동차가 발명된 이후로 지속적인 연구 개발이 이루어져 왔으며, 최근 들어 첨단 운전자 보조 시스템(ADAS : Advanced Driver Assistance System)이 개발되었다. ADAS의 주요 기능으로써, 긴급제동 보조 시스템(AEB : Autonomous Emergency Braking), 차선유지 보조 시스템(LKAS : Lane Keeping Assist System), 지능형 자동순항 시스템(ACC: Adaptive Cruise Control) 및 후측방 충돌 회피 지원 시스템(ABSD : Active Blind Spot Detection) 등이 있다.
이와 같은 ADAS의 개발에 대응하여 차량에 장착되는 ECU의 증설 및 성능의 고도화가 진행되고 있다. 이로 인하여 ECU 간의 통신 데이터량의 증대가 요구되고 있는데, 이에 부응하기 위하여 통신 대역의 확대가 요구되고 있다. 이의 대안으로 연구되고 있는 고속 이더넷(Ethernet)은 그의 범용성으로 인하여 차량 외부와의 통신에 매우 적합한 수단으로 알려져 있다. 그런데, 고속 이더넷은 이벤트 구동(event-driven) 방식의 통신 프로토콜을 채택하고 있으므로 시급성이 요구되는 차량 내의 통신에 적용하는데 많은 어려움이 있다.
플렉스레이(FlexRay)는 차량용 고속 통신 시스템에 적용되는 자동차 네트워크 통신 프로토콜이다. 플렉스레이는 시분할 방식을 채택하고 있으므로 시급을 요하는 데이터(예: 차량 운용이나 안전에 관련된 데이터)에 대해서는 별도의 고정 시간 슬롯을 할당하여 그 시급성을 해소하고 있으며, 그 이외의 데이터에 대해서는 남은 시간 슬롯에 선착순으로 할당하는 방식의 프로토콜을 채택하고 있다.
도 1은 플렉스레이가 적용된 종래의 차량용 고속 통신 시스템의 블록도로서 이에 도시한 바와 같이, 마스터 송수신부(10), 로컬 송수신부들(20_1-20_N) 및 전송라인들(31,32)을 포함한다. 여기서, 마스터 송수신부(10)와 로컬 송수신부들(20_1-20_N)의 구성 및 작용은 동일하며, 단지 마스터 송수신부(10)는 마스터 이씨유의 송수신부를 나타내고, 로컬 송수신부들(20_1-20_N)은 슬레이브(slave) 이씨유들의 송수신부들을 각각 나타내고 있다. 즉, 상기 마스터 송수신부(10)는 마스터 이씨유에 포함되고, 로컬 송수신부들(20_1-20_N)은 로컬 이씨유들 중에서 해당 이씨유에 각기 포함될 수 있다.
마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)은 공히 기준클럭신호 제공부(11), 클럭신호 제공부(12), 클럭신호 지연부(13), 데이터 제공부(14) 및 입출력부(15)를 포함한다.
마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)에서 기준클럭신호 생성부(11)는 기준클럭신호를 생성한다. 클럭신호 제공부(12)는 상기 기준클럭신호를 기준으로 클럭신호를 생성한다. 클럭신호 제공부(12)에서 출력되는 클럭신호는 클럭신호 지연부(13)를 통해 지연 처리되어 데이터 제공부(14)에 공급된다. 데이터 제공부(14)는 상기 클럭신호에 동기된 데이터(txdt)를 출력하며, 이는 입출력부(15)의 출력드라이버를 통해 외부의 전송라인들(31,32)로 출력한다.
한편, 전송라인들(31,32)을 통해 각 이씨유들(10),(20_1-20_N)에 공급되는 신호는 입출력부(15)의 입력버퍼에서 증폭된 후 내부로 입력된다.
마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)은 전송라인들(31,32)을 통해 버스 전송선 방식으로 연결되어 시분할 방식(Time-domain Multiplexing)으로 데이터를 송수신한다. 즉, 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)은 전송라인들(31,32)을 통해 서로 연결된 상태에서 특정 시간 슬롯이 할당되어 그 시간동안 데이터의 송신 및 수신이 허용된다. 이러한 시간 슬롯 배당은 시스템 초기 설정 시에 수행된다.
마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)은 제어부(도면에 미표시)에 의해 관장된다. 또한, 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)에는 기준클럭신호 생성부(11)가 각기 존재하기 때문에 이들로부터 출력되는 기준클럭신호 간의 위상 및 주파수 정보에 대한 동기화가 필요하다. 이를 위해 시스템 초기 설정시 및 동작 중 간헐적으로 시간 동기화 동작을 수행하여 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N) 모두가 동일한 시간을 공유할 수 있도록 설계되어 있다.
마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)이 전송라인들(31,32)을 통해 데이터를 송수신할 때, 버스 전송선 방식의 특성상, 특정 송수신부들 간의 통신이 수행되는 동안 나머지 송수신부들의 출력단은 전송라인들(31,32)로부터 단절된다. 이때, 통신을 수행하는 2개의 송수신부 중에서 전송라인들(31,32)에 데이터를 출력하는 송수신부의 출력단 저항과 전송라인들(31,32)으로부터 데이터를 입력하는 입력단 저항은 할당된 시간 슬롯 동안 특정 저항값(예:50Ω)을 유지하므로 그 입출력단의 저항이 전송라인들(31,32)의 특성 임피던스와 매칭을 이루게 된다.
플렉스레이가 적용된 종래의 차량용 고속 통신 시스템에서는 한 쌍의 전송라인들(31,32)을 통해 동일한 데이터를 이중으로 전송한다. 이와 같이 데이터를 이중으로 전송하는 이유는 데이터 전송 에러율이 충분히 낮지 않은 것을 감안한 것이다. 즉, 두 번의 데이터 전송 중에서 한번에 전송에러가 발생되더라도 나머지 한번의 데이터 전송을 통해 수신측에서 정상적으로 데이터를 수신할 수 있도록 하기 위함이다. 상기 전송에러가 발생하는 이유 중에서 주요한 이유에는 다음의 두 가지가 있다.
첫째 이유는 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)의 기준클럭신호 생성부(11)에서 생성되는 기준클럭신호 간의 주파수와 위상의 변화량 때문이다. 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)이 기준클럭신호 생성부(11)를 각기 구비한 상황에서 그 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)에 대하여 TDM 방식으로 시간 슬롯을 할당하기 위해서는 각 기준클럭신호 간의 정확한 시간적 동기가 필수적이다. 그런데, 마스터 송수신부(10) 및 로컬 송수신부들(20_1-20_N)에 구비된 각각의 기준클럭신호 생성부(11)의 주변환경이 다르므로 이들로부터 출력되는 기준클럭신호들 간의 주파수 및 위상의 변화량이 다를 수 있다. 이를 감안하여 상기 기준클럭신호들을 대상으로 일정 주기마다 동기화 과정을 수행하지만, 동기화에 한계가 있으므로 아주 정밀하게 동기화 시키는데 어려움이 있다.
둘째 이유는 버스 전송선 방식이 가지는 한계점 때문이다. 전송라인들(31,32)을 통해 전송되는 데이터 신호가 그 전송라인들(31,32)상의 커넥터들(CN1,CN2)과 데이터 입출력에 관여하지 않는 이씨유들로 부터의 반사신호에 의해 왜곡이 생기고, 이로 인하여 가용할 신호 주파수 대역이 좁아질 뿐아니라 정밀한 시간 예측이 매우 힘들어지기 때문이다.
도 2에는 4개의 이씨유로 구성된 차량용 고속 통신 시스템에 버스 전송선 방식이 적용될 때, 두 개의 이씨유 간에 데이터 전송이 이루어지는 과정에서 버스전송라인(Bus channel)과 P2P 채널(P2P channel) 방식의 주파수 특성을 비교한 것이다. 버스 전송라인 방식은 커넥터로 인한 특성임피던스 분절 현상과 반사 신호로 인한 왜곡등으로 인밴드 노치(in-band notch)가 발생되고 이로 인하여 가용 주파수 대역이 매우 협소함을 알 수 있다. 이에 비해 전송노드와 수신노드가 1:1로 대응하고 각 단에서 출력저항과 입력저항을 전송라인 특성임피던스와 매칭시킨 P2P 채널 방식의 경우 넓은 대역의 주파수 특성을 유지하고 있음을 알 수 있다.
이와 같이 플렉스레이가 적용된 종래의 차량용 고속 통신 시스템에서는 한 쌍의 전송라인을 통해 동일한 데이터를 이중으로 전송할 때 각 이씨유들의 기준클럭신호 생성부에서 생성되는 기준클럭신호 간의 주파수와 위상의 변화량이 상이하고, 버스 전송선 방식이 가지는 한계점으로 인하여 전송에러가 발생되는 문제점이 있다.
따라서, 이와 같은 문제점을 해소하고 차량 내의 데이터 전송 속도를 높이기 위해서는 정밀한 시간 동기화가 요구되고 전송라인의 가용 주파수 대역의 확대가 요구된다.
특허문헌 1 : 국내 특허출원번호 제10-2014-0151569호 특허문헌 2 : 국내 특허출원번호 제10-2004-0049576호
본 발명이 해결하고자 하는 과제는 차량 내에서 플렉스레이(FlexRay)라는 자동차 네트워크 통신 프로토콜을 이용하여 분산되어 있는 ECU들 간에 데이터를 전송하는 시스템에서, 차량 내 데이터 전송 방식의 한계인 시간 동기화의 부정확성과 협소한 전송채널의 대역폭을 개선하기 위하여 하나의 기준 클럭 소스를 설정하고 이를 각 이씨유 노드단에 공급하는 채널을 확보하여 시간적 정밀성을 높이고 P2P 방식으로 고속의 데이터 전송이 가능하게 하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템은, 마스터 송수신부; 및 일련의 통신채널들 사이에 각기 연결되어 상기 마스터 송수신부에 대하여 피드백 루프를 형성하는 복수 개의 로컬 송수신부들;을 포함하되, 상기 마스터 송수신부는 상기 피드백루프를 통해 피드백된 후 분주된 클럭신호와 기준클럭신호 제공부로부터 공급되는 기준 클럭신호를 대상으로 PLL(Phase-Locked Loop) 기능을 수행하는 클럭신호 제공부; 자체적으로 생성한 내부 데이터신호를 상기 클럭신호 제공부로부터 공급되는 클럭신호에 동기시켜 출력하는 마스터 데이터 제공부; 및 상기 피드백루프로부터 공급되는 데이터신호 또는 상기 마스터 데이터 제공부로부터 공급되는 데이터신호를 상기 클럭신호 제공부로부터 공급되는 클럭신호에 동기시켜 출력하는 마스터 리피터;를 포함하는 것을 특징으로 한다.
본 발명은 차량 내의 데이터 송수신 시스템에 있어서, 각 노드단 송수신부간에 일대일로 전송라인에 의해 연결된 채널 배치 방식을 채택하여 임피던스 단절이나 반사파에 의한 신호 왜곡현상을 없앨 수 있는 효과가 있다.
또한, 각 노드단의 시간정보는 마스터 송수신부로 부터 공급되는 클럭신호에 의해 고정되게 함으로써, TDM 방식에서 정밀한 시간적 배정이 가능하고 고속의 데이터 전송이 가능한 효과가 있다.
또한, 로컬 송수신부에는 기준클럭 제공부를 배치할 필요가 없으므로 비용측면에서 유리한 효과가 있다.
도 1은 플렉스레이가 적용된 종래의 차량용 고속 통신 시스템의 블록도.
도 2는 종래의 차량용 고속 통신 시스템에서 채택하고 있는 버스 방식의 채널에 대한 주파수 특성과 일대일 대응 방식의 채널에 대한 주파수 특성을 비교한 그래프.
도3은 본 발명의 실시예에 의한 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템의 블록도.
도 4는 마스터 입력부의 상세 블록도.
도 5는 클럭신호 제공부의 상세 블록도.
도 6은 마스터 리피터의 상세 블록도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 의한 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템의 블록도이다.
도 3에 도시된 바와 같이, 본 발명의 실시예에 따른 차량용 고속 통신 시스템(100)은 기준클럭신호의 정보를 출력하는 마스터 송수신부(110), 상기 기준클럭신호의 정보를 공급받아 데이터 송수신을 수행하는 다수의 로컬 송수신부(120_1-120_N) 및 상기 마스터 송수신부(110)와 로컬 송수신부(120_1-120_N) 간의 데이터신호와 클럭신호들을 각각 전달하기 위한 통신채널들(130)을 포함한다.
여기서, 마스터 송수신부(110)는 로컬 송수신부들(20_1-20_N)의 구성 및 작용을 포함하고 이에 더하여 기준 클럭신호를 생성하기 위한 블록들(112,113,114)을 더 포함하는 차이점이 있다. 그리고, 상기 마스터 송수신부(110)는 마스터 이씨유에 포함되고, 로컬 송수신부들(20_1- 20_N)은 로컬 이씨유들 중에서 해당 이씨유에 각기 포함될 수 있다.
그리고, 상기 통신채널(130)은 차동의 데이터신호 혹은 클럭신호를 전달하기 위하여 양극/음극의 전위를 갖는 각각의 차동 전송라인(131,132)으로 구현될 수 있다. 즉, 각 전송라인(131 혹은 132)은 1 쌍의 차동(양극/음극) 전송라인으로 구현할 수 있다.
마스터 송수신부(110)는 마스터 입력부(111), 주파수 분주부(112), 기준클럭신호 제공부(113), 클럭신호 제공부(114), 마스터 데이터 제공부(115), 마스터 리피터(116), 마스터 출력부(117) 및 마스터 제어부(118)을 구비한다.
마스터 입력부(111)는 통신채널(130)을 통해 마지막 단의 로컬 송수신부(120_N)로부터 데이터신호(rxdt)와 클럭신호(txck)를 입력하되, 그 클럭신호(txck)에 동기하여 데이터신호(rxdt)를 입력하고, 이렇게 입력된 데이터신호(rxdt)를 증폭하여 출력한다.
주파수 분주부(112)는 상기 마스터 입력부(111)로부터 공급되는 클럭신호(txck)를 미리 설정된 자연수의 배수로 분주하여 출력한다.
기준클럭신호 제공부(113)는 기준 클럭신호를 생성한다. 이를 위해 기준클럭신호 제공부(113)는 크리스털 발진소자를 이용하여 시간적 노이즈(지터)가 매우 적고 정밀한 기준 클럭신호를 제공한다.
클럭신호 제공부(114)는 주파수 분주부(112)로부터 공급되는 클럭신호(txck)와 기준클럭신호 제공부(113)로부터 공급되는 기준 클럭신호를 대상으로 PLL(Phase-Locked Loop) 기능을 수행하여 주파수는 상기 기준클럭신호의 정확한 배수가 되고, 위상은 그 기준클럭신호에 고정된 클럭신호를 출력한다.
마스터 데이터 제공부(115)는 자체적으로 생성한 내부 데이터신호를 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기시켜 출력한다.
마스터 리피터(116)는 마스터 제어부(118)로부터 공급되는 바이패스신호(bypass)에 따라 마스터 입력부(111)로부터 공급되는 데이터신호(rxdt)를 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기시켜 데이터신호(txdt)로 출력하거나, 마스터 데이터 제공부(115)로부터 공급되는 데이터신호를 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기시켜 데이터신호(txdt)로 출력한다.
예를 들어, 마스터 리피터(116)는 상기 바이패스신호(bypass)가 '하이'일 때 마스터 입력부(111)로부터 공급되는 데이터신호(rxdt)를 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기시켜 출력하고, 그 바이패스신호(bypass)가 '로우'일 때에는 마스터 데이터 제공부(115)로부터 공급되는 데이터신호를 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기시켜 출력한다.
이때, 마스터 리피터(116)는 출력하는 데이터신호(txdt)와 클럭신호(txck) 간의 위상 차이를 조정하기 위하여 클럭신호(txck)를 지연하는 기능도 포함할 수 있다.
마스터 출력부(117)는 상기 마스터 리피터(116)로부터 공급되는 데이터신호(txdt)와 클럭신호(txck)를 통신채널(130)에 출력한다. 이때, 로컬 송수신부(120_1)의 입력부(121)와 통신채널(130)을 통해 마스터 출력부(117)에 반사되는 신호의 크기를 최소화하기 위하여 그 입력부(121)와 마스터 출력부(117)의 임피던스를 특정값(예: 50Ω)으로 설정할 수 있다.
마스터 제어부(118)는 마스터 송수신부(110) 내의 각부의 동작을 제어하고, 상기 바이패스신호(bypass)를 출력하는 역할을 한다.
로컬 송수신부(120_1-120_N)는 각각 로컬 입력부(121), 로컬 데이터 제공부(122), 로컬 리피터(123), 로컬 출력부(124) 및 로컬 제어부(125)를 구비한다. 로컬 송수신부들(120_1-120_N)의 구성 및 작용은 서로 동일하므로, 로컬 송수신부(120_1)를 예로 하여 설명한다.
로컬 입력부(121)는 통신채널(130)을 통해 마스터 송수신부(110)의 출력부(117)로부터 공급되는 데이터신호(txdt)와 클럭신호(txck)를 샘플링하거나 증폭하여 출력한다.
로컬 데이터 제공부(122)는 자체적으로 생성한 내부 데이터신호를 로컬 입력부(121)로부터 공급되는 클럭신호(rxck)에 동기시켜 출력한다.
로컬 송수신부(120_1)에는 마스터 송수신부(110)에서와 같이 기준클럭신호 제공부(113)와 클럭신호 제공부(114)가 없으므로, 로컬 리피터(123)에서 다음과 같이 상기 클럭신호(txck)의 에지(상승에지 혹은 하강에지) 시점에 동기하여 데이터신호(txdt)를 출력한다.
로컬 리피터(123)는 로컬 제어부(125)로부터 공급되는 바이패스신호(bypass)에 따라 로컬 입력부(121)로부터 공급되는 데이터신호(rxdt)를 그 로컬 입력부(121)로부터 공급되는 클럭신호(rxck)에 동기시켜 데이터신호(txdt)로 출력하거나, 로컬 데이터 제공부(122)로부터 공급되는 데이터신호를 로컬 입력부(121)로부터 공급되는 클럭신호(rxck)에 동기시켜 데이터신호(txdt)로 출력한다.
예를 들어, 로컬 리피터(123)는 상기 바이패스신호(bypass)가 '하이'일 때 로컬 입력부(121)로부터 공급되는 데이터신호(rxdt)를 그 로컬 입력부(121)로부터 공급되는 클럭신호(rxck)에 동기시켜 출력하고, 그 바이패스신호(bypass)가 '로우'일 때에는 로컬 데이터 제공부(122)로부터 공급되는 데이터신호를 그 로컬 입력부(121)로부터 공급되는 클럭신호(rxck)에 동기시켜 출력한다.
이때, 로컬 리피터(123)는 출력하는 데이터신호(txdt)와 클럭신호(txck) 간의 위상 차이를 조정하여 다음 단에 위치한 로컬 송수신부(120_2)의 로컬 입력부(121)에서의 데이터의 위상과 클럭신호의 위상이 데이터 샘플링시에 최대의 시간 마진을 유지할 수 있게 할 수 있다.
로컬 출력부(124)는 상기 로컬 리피터(123)로부터 공급되는 데이터신호(txdt)와 클럭신호(txck)를 통신채널(130)에 출력한다. 이때, 다음 단에 위치한 로컬 송수신부(120_2)의 로컬 입력부(121)와 통신채널(130)을 통해 반사되는 반사파에 의한 신호 왜곡을 최소화 하기 위하여 그 입력부(121)와 로컬 출력부(120_1)의 임피던스를 특정값(예: 50Ω)으로 설정할 수 있다.
상기 로컬 송수신부(120_1)로 부터 전송된 데이터신호와 클럭신호는 그 로컬 송수신부(120_1)와 동일하게 구성되고 동일한 작용을 하는 로컬 송수신부(120_2-120_N)와 통신채널들(130)을 통해 마스터 송수신부(110)의 입력부(111)로 입력된다.
결국, 마스터 송수신부(110)로 부터 상기와 같은 과정을 통해 송신된 클럭신호는 다수의 로컬 송수신부들(120_1-120_N)과 통신채널들(130)을 통하는 피드백 루프를 통해 다시 마스터 송수신부(110)로 수신된다. 따라서, 상기 피드백 루프를 통해 전달되는 클럭신호는 상기 마스터 송수신부(110)의 주파수 분주부(112)와 함께 통상적인 PLL 회로의 피드백 경로를 구성하게 된다. 이때, 마스터 송수신부(110)로 부터 출력되는 클럭신호의 주파수는 기준클럭신호 제공부(113)로 부터 제공되는 클럭 주파수의 정확한 배수가 되어 고속 데이터 전송이 가능하게 된다. 이때, 주파수의 배수는 마스터 송수신부(110) 내의 주파수 분주부(112)의 분주비와 일치한다.
도 4는 상기 마스터 입력부(111)의 실시예를 나타낸 상세 블록도로서 이에 도시한 바와 같이, 증폭기(410)와 샘플러(420)를 구비한다. 증폭기(410)는 마지막 단의 로컬 송수신부(120_N)와 통신채널(130)을 통해 피드백되는 클럭신호를 증폭하여 주파수 분주부(112)와 샘플러(420)에 출력한다. 샘플러(420)는 증폭기(410)로부터 공급되는 클럭신호의 라이징 에지(rising edge)에 동기하여 데이터신호(rxdt)를 출력한다.
도 5는 상기 클럭신호 제공부(114)의 실시예를 나타낸 상세 블록도로서 이에 도시한 바와 같이, 위상 비교기(510), 차지펌프(520), 루프필터(530) 및 브이씨오(VCO:Voltage Controlled Oscillator)(540)을 구비한다.
위상 비교기(510)는 주파수 분주부(112)로부터 공급되는 클럭신호(txck)와 기준클럭신호 제공부(113)로부터 공급되는 기준 클럭신호의 위상을 비교하여 그에 따른 상승신호(up) 또는 하강신호(dn)를 출력한다.
차지펌프(520)는 상기 상승신호(up)에 따라 차지펌핑 전하량을 증가시키고 상기 하강신호(dn)에 따라 차지펌핑 전하량을 감소시키는 차지 펌핑 동작을 한다. 이를 위해 차지펌프(520)는 전원단자(VDD)와 접지단자의 사이에 직렬 연결된 제1전류원(Is1), 제1스위치(SW1), 제2스위치(SW2) 및 제2전류원(Is2)을 구비한다. 제1스위치(SW1)와 제2스위치(SW2)가 연결되는 출력노드(N)로부터 차지펌핑에 따른 전류가 출력된다. 제1스위치(SW1)는 상기 상승신호(up)에 의해 턴온되고, 제2스위치(SW2)는 상기 하강신호(dn)에 의해 턴온된다. 따라서, 상승신호(up)에 의해 제1스위치(SW1)가 턴온되는 시간이 길수록 차지펌핑에 의한 출력전류량이 증가되고, 하강신호(dn)에 의해 제2스위치(SW2)가 턴온되는 시간이 길수록 차지펌핑에 의한 출력 전류량이 감소된다.
루프필터(530)는 상기 차지펌프(520)로부터 공급되는 전류를 전압으로 변환하는 역할을 수행한다. 이를 위해 루프필터(530)는 상기 차지펌프(520)의 출력노드(N)와 접지단자의 사이에 직렬 연결된 저항(R1) 및 커패시터(C1), 상기 출력노드(N)와 접지단자의 사이에 직렬 연결된 커패시터(C2)를 구비한다.
브이씨오(540)는 루프필터(530)로부터 공급되는 전압에 비례하는 주파수의 클럭신호를 출력한다. 이를 위해 브이씨오(540)는 일측 단자(소스)가 전원단자(VDD)에 연결되고, 게이트가 상기 루프필터(530)의 출력단자에 연결된 피모스 트랜지스터(P 채널 MOS 트랜지스터)(MP1), 상기 피모스 트랜지스터(MP1)의 타측 단자(드레인)에 다단으로 연결된 연산증폭기(OP1-OP4), 상기 연산증폭기(OP4)의 출력단자와 상기 마스터 데이터 제공부(115)의 입력단 사이에 연결된 버퍼(BUF1,BUF2) 및 상기 연산증폭기(OP4)의 출력단자와 마스터 리피터(116)의 입력단 사이에 연결된 버퍼(BUF3,BUF4)를 구비한다.
도 6은 상기 마스터 리피터(116)의 실시예를 나타낸 상세 블록도로서 이에 도시한 바와 같이, 제1,2플립플롭(FF1),(FF2), 멀티플렉서(MUX1) 및 시간 지연부(610)를 구비한다. 제1플립플롭(FF1)은 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기하여 마스터 데이터 제공부(115)로부터 공급되는 데이터신호를 출력한다. 제2플립플롭(FF2)은 클럭신호 제공부(114)로부터 공급되는 클럭신호에 동기하여 마스터 입력부(111)로부터 공급되는 데이터신호를 출력한다. 멀티플렉서(MUX1)는 마스터 제어부(118)로부터 공급되는 바이패스신호(bypass)에 따라 상기 제1플립플롭(FF1)으로부터 공급되는 데이터신호 또는 플립플롭(FF2)으로부터 공급되는 데이터신호를 선택하여 출력한다. 시간 지연부(610)는 데이터신호(txdt)와 클럭신호(txck) 간의 위상 차이를 조정하기 위하여 클럭신호 제공부(114)로부터 공급되는 클럭신호를 지연시켜 출력하는데, 이때의 지연시간은 각 송수신부들의 제어부들(118,125)로부터 공급되는 지연제어신호에 의해 결정된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
100 : 차량용 고속 통신 시스템 110 : 마스터 송수신부
111 : 마스터 입력부 112 : 주파수 분주부
113 : 기준클럭신호 제공부 114 : 클럭신호 제공부
115 : 마스터 데이터 제공부 116 : 마스터 리피터
117 : 마스터 출력부 118 : 마스터 제어부
120_1-120_N : 로컬 송수신부 121 : 로컬 입력부
122 : 로컬 데이터 제공부 123 : 로컬 리피터
124 : 로컬 출력부 125 : 로컬 제어부
410 : 증폭기 420 : 샘플러
510 : 위상 비교기 520 : 차지펌프
530 : 루프필터 540 : 브이씨오
610 : 시간 지연부

Claims (13)

  1. 마스터 송수신부; 및
    일련의 통신채널들 사이에 각기 연결되어 상기 마스터 송수신부에 대하여 피드백 루프를 형성하는 복수 개의 로컬 송수신부들;을 포함하되,
    상기 마스터 송수신부는
    상기 피드백루프를 통해 피드백된 후 분주된 클럭신호와 기준클럭신호 제공부로부터 공급되는 기준 클럭신호를 대상으로 PLL(Phase-Locked Loop) 기능을 수행하는 클럭신호 제공부;
    자체적으로 생성한 내부 데이터신호를 상기 클럭신호 제공부로부터 공급되는 클럭신호에 동기시켜 출력하는 마스터 데이터 제공부; 및
    상기 피드백루프로부터 공급되는 데이터신호 또는 상기 마스터 데이터 제공부로부터 공급되는 데이터신호를 상기 클럭신호 제공부로부터 공급되는 클럭신호에 동기시켜 출력하는 마스터 리피터;를 포함하며,
    상기 로컬 송수신부들은
    상기 통신채널들 중에서 해당 통신채널을 통해 공급되는 데이터신호와 클럭신호를 공급받는 로컬 입력부;
    자체적으로 생성한 내부 데이터신호를 상기 로컬 입력부로부터 공급되는 클럭신호에 동기시켜 출력하는 로컬 데이터 제공부;
    로컬 제어부의 제어를 받아 상기 로컬 입력부 또는 상기 로컬 데이터 제공부로부터 공급되는 데이터신호를 상기 로컬 입력부로부터 공급되는 클럭신호에 동기시켜 출력하는 로컬 리피터; 및
    상기 로컬 리피터로부터 공급되는 데이터신호와 클럭신호를 상기 통신채널들 중에서 해당 통신채널에 출력하는 로컬 출력부;를 각기 포함하되,
    상기 복수 개의 로컬 송수신부들이 순차적으로 연결되고, 최종단의 로컬 송수신부로부터 상기 마스터 송수신부로 피드백루프를 형성하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  2. 제1항에 있어서, 상기 차량용 고속 통신 시스템은
    상기 피드백루프를 통해 피드백되는 클럭신호를 분주하여 상기 분주된 클럭신호로 공급하는 주파수 분주부를 더 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  3. 제1항에 있어서, 상기 차량용 고속 통신 시스템은
    상기 피드백 루프를 통해 공급되는 클럭신호에 동기하여 상기 피드백 루프를 통해 전달되는 데이터신호를 공급받는 마스터 입력부를 더 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  4. 제3항에 있어서, 상기 마스터 입력부는
    상기 로컬 송수신부들과 통신채널들 중에서 마지막 단의 로컬 송수신부와 통신채널을 통해 피드백되는 클럭신호를 증폭하여 출력하는 증폭기; 및
    상기 증폭기로부터 공급되는 클럭신호에 동기하여 상기 마지막 단의 로컬 송수신부와 통신채널을 통해 피드백되는 데이터신호를 출력하는 샘플러;를 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  5. 제3항에 있어서, 상기 마스터 리피터는
    상기 클럭신호 제공부로부터 공급되는 클럭신호에 동기하여 상기 마스터 데이터 제공부로부터 공급되는 데이터신호를 출력하는 제1플립플롭;
    상기 클럭신호 제공부로부터 공급되는 클럭신호에 동기하여 상기 마스터 입력부로부터 공급되는 데이터신호를 출력하는 제2플립플롭; 및
    마스터 제어부로부터 공급되는 바이패스신호에 따라 상기 제1플립플롭으로부터 공급되는 데이터신호 또는 상기 제2플립플롭으로부터 공급되는 데이터신호를 선택하여 출력하는 멀티플렉서;를 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  6. 제5항에 있어서, 상기 마스터 리피터는
    상기 멀티플렉서에서 출력되는 데이터신호와 상기 클럭신호 제공부에서 출력되는 클럭신호 간의 위상 차이를 조정하기 위하여 상기 클럭신호 제공부로부터 공급되는 클럭신호를 지연시켜 출력하는 시간 지연부를 더 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  7. 제1항에 있어서, 상기 차량용 고속 통신 시스템은
    상기 마스터 리피터로부터 공급되는 데이터신호와 클럭신호를 상기 통신채널에 출력하는 마스터 출력부를 더 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  8. 제7항에 있어서, 상기 마스터 출력부에서 출력되는 클럭신호의 주파수는
    상기 기준클럭신호 제공부에서 출력되는 클럭 주파수의 배수인 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  9. 삭제
  10. 제1항에 있어서, 상기 마스터 송수신부는 마스터 이씨유(ECU: Electronic Computing Unit)에 포함되고, 상기 로컬 송수신부들은 로컬 이씨유들 중에서 해당 이씨유에 각기 포함되는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  11. 제1항에 있어서, 상기 기준클럭신호 제공부는
    크리스털 발진소자를 이용하여 상기 기준클럭신호를 생성하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  12. 제1항에 있어서, 상기 통신채널들은
    차동의 데이터신호 혹은 클럭신호를 전달하기 위하여 각각 양극,음극의 전위를 갖는 1쌍의 전송라인으로 각기 구성된 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
  13. 제1항에 있어서, 상기 클럭신호 제공부는
    상기 분주된 클럭신호와 상기 기준클럭신호 제공부로부터 공급되는 기준 클럭신호의 위상을 비교하여 그에 따른 상승신호 또는 하강신호를 출력하는 위상 비교기;
    상기 상승신호가 공급될 때 차지펌핑 전하량을 증가시키고 상기 하강신호가 공급될 때에는 차지펌핑 전하량을 감소시키는 차지펌프;
    상기 차지펌프로부터 공급되는 전류를 전압으로 변환하는 루프필터; 및
    상기 루프필터로부터 공급되는 전압에 비례하는 주파수의 클럭신호를 출력하는 브이씨오;를 포함하는 것을 특징으로 하는 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템.
KR1020180169056A 2018-12-26 2018-12-26 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템 KR102128044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180169056A KR102128044B1 (ko) 2018-12-26 2018-12-26 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180169056A KR102128044B1 (ko) 2018-12-26 2018-12-26 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템

Publications (1)

Publication Number Publication Date
KR102128044B1 true KR102128044B1 (ko) 2020-06-29

Family

ID=71400667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180169056A KR102128044B1 (ko) 2018-12-26 2018-12-26 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템

Country Status (1)

Country Link
KR (1) KR102128044B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745314A (en) * 1989-09-27 1998-04-28 Canon Kabushiki Kaisha Clock generating circuit by using the phase difference between a burst signal and the oscillation signal
KR20040049576A (ko) 2002-12-06 2004-06-12 엘지전자 주식회사 이동통신 단말기의 엘씨디 보호장치
JP4607410B2 (ja) * 2000-01-11 2011-01-05 エリクソン インコーポレイテッド Ｐｌｌにおける節電用バイアス切断
JP2014151569A (ja) 2013-02-08 2014-08-25 Hokuetsu Kishu Paper Co Ltd インクジェット記録用紙
KR101714367B1 (ko) * 2015-11-13 2017-03-22 부경대학교 산학협력단 위상고정루프 장치
EP3258652A1 (en) * 2016-06-14 2017-12-20 Melexis Technologies NV Local interconnect network bus architecture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745314A (en) * 1989-09-27 1998-04-28 Canon Kabushiki Kaisha Clock generating circuit by using the phase difference between a burst signal and the oscillation signal
JP4607410B2 (ja) * 2000-01-11 2011-01-05 エリクソン インコーポレイテッド Ｐｌｌにおける節電用バイアス切断
KR20040049576A (ko) 2002-12-06 2004-06-12 엘지전자 주식회사 이동통신 단말기의 엘씨디 보호장치
JP2014151569A (ja) 2013-02-08 2014-08-25 Hokuetsu Kishu Paper Co Ltd インクジェット記録用紙
KR101714367B1 (ko) * 2015-11-13 2017-03-22 부경대학교 산학협력단 위상고정루프 장치
EP3258652A1 (en) * 2016-06-14 2017-12-20 Melexis Technologies NV Local interconnect network bus architecture

Similar Documents

Publication Publication Date Title
US10727842B2 (en) Bi-directional interface for device feedback
US9825756B2 (en) Skew management for PAM communication systems
US9355054B2 (en) Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
US11606427B2 (en) Software-controlled clock synchronization of network devices
US9608523B1 (en) Regulator, serializer, deserializer, serializer/deserializer circuit, and method of controlling the same
EP0138434A2 (en) Multipoint data communications
KR101157755B1 (ko) 클록 제어 회로 및 송신기
US20040104753A1 (en) Semiconductor device capable of accurately producing internal multi-phase clock signal
US20070152727A1 (en) Clock signal generating apparatus and clock signal receiving apparatus
US7180343B2 (en) Apparatus for synchronizing clock using source synchronous clock in optical transmission system
US9893826B2 (en) Method for retaining clock traceability over an asynchronous interface
US20140016718A1 (en) Reduction in power supply induced jitter on a serdes transmitter
US20170222795A1 (en) Carrier generator, radio frequency interconnect including the carrier generator and method of using
US10593361B2 (en) Method for transmitting and/or receiving audio signals
KR102128044B1 (ko) 폐루프 클럭 전송을 이용한 차량용 고속 통신 시스템
US6529571B1 (en) Method and apparatus for equalizing propagation delay
US6801592B1 (en) Method and a circuit for retiming a digital data signal
CN116722946B (zh) 可扩展同步时钟树系统及相控阵雷达
Lee et al. High-speed transceiver network for in-vehicle communication system
Kim et al. A 1.248–2.918 Gb/s low-power transmitter for MIPI M-PHY with 2-step impedance calibration loop in 0.11 μm CMOS
JP2001292119A (ja) タイミング抽出回路
KR101192432B1 (ko) 기준 동기 신호 공유 장치 및 그 방법
CN116528347A (zh) 时钟同步方法、开放式无线单元及无线电接入网结构
JPH08251149A (ja) クロック信号分配方式

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant