KR101667652B1 - 복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치 - Google Patents

Abstract

복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치가 제공된다. 상기 위상고정루프 장치는, 입력 전압에 상응하는 주파수를 출력하는 전압 제어 발진기, 외부로부터 제공되는 기준 신호와, 상기 전압 제어 발진기로부터 출력되는 출력 신호를 비교하고, 이를 기초로 제1 제어 전압을 생성하여 상기 전압 제어 발진기에 전달하는 제1 제어 전압 생성부, 및 상기 전압 제어 발진기의 상기 출력 신호에 상응하는 제2 제어 전압을 생성하고, 상기 제2 제어 전압을 상기 전압 제어 발진기로 피드백시키는 주파수-전압 변환기를 포함하되, 상기 주파수-전압 변환기는, 전하가 충전 또는 방전되는 커패시터와, 제1 제어 신호에 의해 온오프되고, 상기 커패시터의 일단에 위치한 제1 노드의 전압을 풀다운 시키는 제1 스위치와, 상기 제1 노드와 연결되고, 상기 커패시터에 전하를 제공하는 전류원과, 제2 제어 신호에 의해 온오프되고, 일단이 상기 제1 노드와 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함한다.

Description

복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치{Phase locked loop apparatus and digital phase locked loop apparatus having multiple negative feedback loops}

본 발명은 복수의 부궤환 루프를 구비한 위상고정루프 장치 장치 및 디지털 위상고정루프 장치에 관한 것으로서, 보다 상세하게는 부궤환 루프를 2개 이상으로 구성하여 전압 제어 발진기에서 출력되는 출력신호의 주파수와 위상을 고정시키는 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것이다.

위상고정루프(PLL: Phase Locked Loop)는 기준신호와 출력신호의 위상을 지속적으로 비교하고, 그 결과에 기초하여 주파수를 보정함으로써 출력신호가 항상 일정한 주파수를 유지하도록 하는 회로이다.

종래의 하나의 부궤환 루프를 가진 위상고정루프(PLL, Phase Locked Loop)는 도 19에 도시된 바와 같이 ①과 같은 잡음 감쇄 특성을 보이고 있다. 종래의 위상고정루프는 대역폭보다 낮은 주파수 영역에서 잡음이 감쇄되지 않아 잡음 특성이 좋지 못하는 문제점이 있었다. 또한, 대역폭에 따라 결정되는 루프 필터의 커패시터와 저항의 크기로 인하여 집적화가 쉽지 않았다.

대한민국공개특허 제10-2009-0047155호

본 발명이 해결하려는 과제는, 대역폭내의 저주파수 영역을 포함한 사용 가능한 주파수 영역대에서 잡음 특성을 개선하거나, 잡음 특성을 유지하면서 작은 크기로 구현할 수 있는 위상고정루프 장치를 제공하는 것이다.

본 발명이 해결하려는 다른 과제는, 대역폭내의 저주파수 영역을 포함한 사용 가능한 주파수 영역대에서 잡음 특성을 개선하거나, 잡음 특성을 유지하면서 작은 크기로 구현할 수 있는 디지털 위상고정루프 장치를 제공하는 것이다.

본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 위상고정루프 장치의 일 실시예는, 입력 전압에 상응하는 주파수를 출력하는 전압 제어 발진기, 외부로부터 제공되는 기준 신호와, 상기 전압 제어 발진기로부터 출력되는 출력 신호를 비교하고, 이를 기초로 제1 제어 전압을 생성하여 상기 전압 제어 발진기에 전달하는 제1 제어 전압 생성부, 및 상기 전압 제어 발진기의 상기 출력 신호에 상응하는 제2 제어 전압을 생성하고, 상기 제2 제어 전압을 상기 전압 제어 발진기로 피드백시키는 주파수-전압 변환기를 포함하되, 상기 주파수-전압 변환기는, 전하가 충전 또는 방전되는 커패시터와, 제1 제어 신호에 의해 온오프되고, 상기 커패시터의 일단에 위치한 제1 노드의 전압을 풀다운 또는 일정한 크기만큼 감소시키는 제1 스위치와, 상기 제1 노드와 연결되고, 상기 커패시터에 전하를 제공하는 전류원과, 제2 제어 신호에 의해 온오프되고, 일단이 상기 제1 노드와 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함한다.

본 발명의 몇몇 실시예에서, 상기 주파수-전압 변환기는, 인버터와 NAND 게이트로 구성된 제1 회로를 포함하고, 상기 전압 제어 발진기에서 출력되는 주파수를 입력으로 상기 제1 제어 신호를 생성하는 제어 신호 생성부를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제어 신호 생성부는, 인버터와 NAND 게이트로 구성되고, 상기 제2 제어 신호를 생성하는 제2 회로를 더 포함하고, 상기 제2 제어 신호는, 상기 제1 제어 신호보다 미리 정해진 시간만큼 지연될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 스위치는, NMOS 트랜지스터를 포함하고, 상기 제1 스위치가 턴온 되는 경우, 상기 커패시터에 충전된 전하가 방전되어, 상기 제1 노드의 전압이 내려갈 수 있다.

본 발명의 몇몇 실시예에서, 상기 커패시터는, 상기 제1 스위치 및 상기 제2 스위치가 오프 상태인 경우, 상기 전류원으로부터 공급받은 전하로 충전될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 제어 전압 생성부는, 상기 전압 제어 발진기의 출력 신호를 분주하여 상기 제1 제어 전압 생성부로 피드백시키는 분주기와, 상기 기준 신호와 상기 분주 신호의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상 주파수 검출기와, 상기 위상 주파수 검출기에서 출력되는 상기 업신호 또는 상기 다운신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 전압으로 변환하는 제1 루프 필터를 포함하고, 상기 위상고정루프 장치는, 상기 분주 신호를 입력받고, 상기 분주 신호에 상응하는 피드백 신호를 상기 제1 루프 필터에 전달하는 부궤환 회로를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 부궤환 회로는, 상기 기준 신호와 상기 분주 신호를 기초로 한 비교 신호의 검출 여부에 따라, 스위칭 신호를 생성하는 부궤환 제어부와, 상기 스위칭 신호에 의해 온오프되며 상기 제1 루프 필터와 연결되는 생성 스위치와, 상기 생성 스위치와 접지 사이에 배치되는 생성 커패시터를 포함하는 부궤환 생성부를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 부궤환 회로는, 상기 비교 신호가 검출되는 경우, 상기 스위칭 신호를 이용하여 상기 생성 스위치를 턴오프 시키고, 상기 비교 신호가 검출되지 않는 경우, 상기 스위칭 신호를 이용하여 상기 생성 스위치를 턴온 시킬 수 있다.

본 발명의 몇몇 실시예에서, 상기 부궤환 제어부는, 상기 비교 신호를 입력 받는 OR 게이트와, 상기 OR 게이트의 출력에 따라 온오프되어 상기 스위칭 신호를 출력하는 경로 스위치를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 루프 필터는, 수동 필터 또는 능동 필터를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 루프 필터는, 저항 커패시터, 스위치 또는 OP-AMP 중 적어도 어느 하나의 소자를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 주파수-전압 변환기와 상기 전압 제어 발진기 사이에 연결되고, 상기 주파수-전압 변환기에서 출력되는 신호를 변환하여 상기 전압 제어 발진기에 전달하는 제2 루프 필터를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 루프 필터는, 수동 필터 또는 능동 필터를 포함할 수 있다.

상기 과제를 해결하기 위한 본 발명의 위상고정루프 장치의 다른 실시예는, 외부로부터 제공되는 기준 신호와, 전압 제어 발진기로부터 출력되는 출력 신호의 분주 신호를 비교하고, 이를 기초로 한 비교 신호를 이용하여, 상기 출력 신호의 주파수 및 위상을 상기 기준 신호에 고정시키는 제1 부궤환 루프, 상기 전압 제어 발진기에 포함된 제1 지연회로의 제1 출력 신호를 입력받고 이에 대한 제1 피드백 신호를 상기 제1 지연회로에 전달하는 제1 주파수-전압 변환기를 포함하는 제1 서브 부궤환 루프와, 상기 전압 제어 발진기에 포함된 제2 지연회로의 제2 출력 신호를 입력받고 이에 대한 제2 피드백 신호를 상기 제2 지연회로에 전달하는 제2 주파수-전압 변환기를 포함하는 제2 서브 부궤환 루프를 포함하는 제2 부궤환 루프를 포함하되, 상기 제1 지연회로 및 상기 제2 지연회로는, 상기 전압 제어 발진기에 포함된 링 오실레이터에 포함된다.

본 발명의 몇몇 실시예에서, 전하가 충전 또는 방전되는 커패시터와, 제1 제어 신호에 의해 온오프되고, 상기 커패시터의 일단에 위치한 제1 노드의 전압을 풀다운 시키는 제1 스위치와, 상기 제1 노드와 연결되고, 상기 커패시터에 전하를 제공하는 전류원과, 제2 제어 신호에 의해 온오프되고, 일단이 상기 제1 노드와 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 피드백 신호는, 상기 제1 지연회로에만 전달되고, 상기 제2 피드백 신호는, 상기 제2 지연회로에만 전달될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 피드백 신호는, 상기 제1 또는 제2 지연회로에 함께 전달될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 부궤환 루프의 상기 분주 신호를 입력받고, 상기 제1 부궤환 루프에 포함된 제1 루프 필터에 피드백 신호를 전달하는 부궤환 회로를 포함하는 제3 부궤환 루프를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 부궤환 회로는, 상기 기준 신호와 상기 분주 신호를 기초로 한 비교 신호의 검출 여부에 따라, 스위칭 신호를 생성하는 부궤환 제어부와, 상기 스위칭 신호에 의해 온오프되며 상기 제1 루프 필터와 연결되는 생성 스위치와, 상기 생성 스위치와 접지 사이에 배치되는 생성 커패시터를 포함하는 부궤환 생성부를 포함할 수 있다.

상기 과제를 해결하기 위한 본 발명의 위상고정루프 장치의 또 다른 실시예는, 주파수-위상고정루프에 부여되는 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상 주파수 검출기, 상기 위상 주파수 검출기에서 출력되는 상기 업신호 또는 상기 다운신호에 비례하는 전류를 출력하는 차지 펌프, 상기 차지 펌프에서 출력되는 전류를 전압으로 변환하는 제1 루프 필터, 상기 제1 루프 필터에서 출력되는 전압에 상응하는 주파수를 출력하는 전압 제어 발진기, 상기 전압 제어 발진기의 출력 신호를 분주하여 상기 위상 주파수 검출기로 피드백시키는 분주기, 및 상기 전압 제어 발진기의 출력 신호에 상응하는 신호을 생성하고, 생성된 상기 신호를 상기 전압 제어 발진기로 피드백시키는 주파수-전압 변환기를 포함하되, 상기 전압 제어 발진기는, 제1 지연회로와 제2 지연회로를 포함하는 링 오실레이터를 포함하고, 상기 주파수-전압 변환기는, 상기 제1 지연회로의 제1 출력 신호를 입력받고 이에 대한 제1 피드백 신호를 상기 제1 지연회로에 전달하는 제1 주파수-전압 변환기와, 상기 제2 지연회로의 제2 출력 신호를 입력받고 이에 대한 제2 피드백 신호를 상기 제2 지연회로에 전달하는 제2 주파수-전압 변환기를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 주파수-전압 변환기와 상기 전압 제어 발진기를 통과하는 내부 루프는, 상기 주파수-위상고정루프 전체의 폐루프와는 독립적으로 부귀환 폐루프를 구성할 수 있다.

본 발명의 몇몇 실시예에서, 상 상기 주파수-전압 변환기는, 일단이 전류원에 연결되고, 타단이 접지에 연결되며, 제1 제어 신호에 의해 온오프되는 제1 스위치와, 상기 제1 스위치와 병렬로 연결되는 커패시터와, 일단이 상기 전류원과 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 피드백 신호는, 상기 제1 지연회로에만 전달되고, 상기 제2 피드백 신호는, 상기 제2 지연회로에만 전달될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 피드백 신호는, 상기 제1 또는 제2 지연회로에 전달될 수 있다.

본 발명의 몇몇 실시예에서, 상기 전압 변환기와 상기 전압 제어 발진기 사이에 연결되고, 상기 주파수-전압 변환기에서 출력되는 전류를 전압으로 변환하여 상기 전압 제어 발진기에 전달하는 제2 루프 필터를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 주파수-전압 변환기는, 상기 분주기의 분주된 출력 신호를 입력 받고, 상기 피드백 신호에 상응하는 전압을 생성하여, 생성된 상기 전압을 상기 전압 제어 발진기로 피드백 시킬 수 있다.

본 발명의 몇몇 실시예에서, 상기 분주기의 분주된 출력 신호를 입력 받고, 상기 제1 루프 필터에 피드백 신호를 전달하는 부궤환 회로를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 부궤환 회로는, 상기 기준 신호와 상기 분주 신호를 기초로 한 비교 신호의 검출 여부에 따라, 스위칭 신호를 생성하는 부궤환 제어부와, 상기 스위칭 신호에 의해 온오프되며 상기 제1 루프 필터와 연결되는 생성 스위치와, 상기 생성 스위치와 접지 사이에 배치되는 생성 커패시터를 포함하는 부궤환 생성부를 포함할 수 있다.

상기 과제를 해결하기 위한 본 발명의 디지털 위상고정루프 장치의 일 실시예는, 기준 신호, 및 상기 기준 신호에 따라서 생성되는 피드백 신호의 위상차에 대응되는 디지털 값을 출력하는 디지털 위상차 검출기, 디지털 저역통과 필터링을 수행하는 펌웨어를 포함하고, 상기 디지털 위상차 검출기에서 출력하는 디지털 값에 상응하는 디지털 컨트롤 신호를 출력하는 디지털 루프 필터, 상기 디지털 루프 필터에서 출력되는 상기 디지털 컨트롤 신호에 상응하는 주파수를 출력하는 디지털 제어 발진기, 상기 디지털 제어 발진기의 출력 신호를 분주하여 상기 디지털 위상차 검출기로 피드백시키는 분주기, 및 상기 디지털 제어 발진기의 출력 신호에 상응하는 신호을 생성하고, 생성된 상기 신호를 상기 디지털 위상차 검출기로 피드백시키는 주파수-전압 변환기를 포함하되, 상기 주파수-전압 변환기는, 전하가 충전 또는 방전되는 커패시터와, 제1 제어 신호에 의해 온오프되고, 상기 커패시터의 일단에 위치한 제1 노드의 전압을 풀다운 시키는 제1 스위치와, 상기 제1 노드와 연결되고, 상기 커패시터에 전하를 제공하는 전류원과, 제2 제어 신호에 의해 온오프되고, 일단이 상기 제1 노드와 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함한다.

본 발명의 몇몇 실시예에서, 상기 주파수-전압 변환기와 상기 디지털 제어 발진기 사이에 연결되고, 상기 주파수-전압 변환기에서 출력되는 신호를 변환하여 상기 전압 제어 발진기에 전달하는 아날로그 루프 필터를 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 디지털 제어 발진기는, 제1 지연부와 제2 지연부를 포함하는 링 오실레이터 모듈을 포함하고, 상기 주파수-전압 변환기는, 상기 제1 지연부의 제1 출력 신호를 입력받고, 이에 대한 제1 피드백 신호를 상기 디지털 제어 발진기에 전달하는 제1 주파수-전압 변환기와, 상기 제2 지연부의 제2 출력 신호를 입력받고, 이에 대한 제2 피드백 신호를 상기 디지털 제어 발진기에 전달하는 제2 주파수-전압 변환기를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 피드백 신호는, 상기 제1 지연부에만 전달되고, 상기 제2 피드백 신호는, 상기 제2 지연부에만 전달될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 피드백 신호는, 상기 제1 지연부 또는 상기 제2 지연부에 함께 전달될 수 있다.

본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 위상고정루프 장치 및 디지털 위상고정루프 장치는, 대역폭보다 낮은 저주파수 영역을 포함하는 사용 가능한 주파수 영역에서 잡음 특성을 획기적으로 개선시킬 수 있는 효과가 있다. 또한, 본 발명의 위상고정루프 장치는, 잡음 특성을 유지하면서 소자의 크기를 획기적으로 줄일 수 있는 장점이 있다.

도 1은 본 발명의 제1 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 2는 도 1은 위상고정루프 장치에 포함된 주파수 전압 변환기를 설명하기 위한 회로도이다.
도 3은 본 발명의 일 실시예에 따른 위상고정루프 장치의 주파수 전압 변환기에 포함된 제어 신호 생성부의 블럭도이다.
도 4는 본 발명의 주파수 전압 변환기의 제어 신호를 설명하기 위한 타이밍도이다.
도 5는 본 발명의 일 실시예에 따른 위상고정루프 장치의 동작을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 위상고정루프 장치의 주파수 전압 변환기를 설명하기 위한 회로도이다.
도 7은 본 발명의 제2 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 8은 본 발명의 제3 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 9는 본 발명의 몇몇 실시예에 따른 위상고정루프 장치에 포함된 부궤환 회로를 설명하기 위한 회로도이다.
도 10은 본 발명의 몇몇 실시예에 따른 위상고정루프 장치에 포함된 부궤환 회로의 동작을 설명하기 위한 타이밍도이다.
도 11 및 도 12는 본 발명의 몇몇 실시예에 따른 제1 또는 제2 루프필터의 구성을 나타낸 도면이다.
도 13은 본 발명의 제4 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 14는 본 발명의 몇몇 실시예에 따른 위상고정루프 장치에 포함된 전압 제어 발진기를 나타내는 블럭도이다.
도 15는 본 발명의 일 실시예에 따른 위상고정루프 장치에 포함된 전압 제어 발진기와 주파수 전압 변환기의 연결 관계를 설명하기 위한 도면이다.
도 16은 본 발명의 다른 실시예에 따른 위상고정루프 장치에 포함된 전압 제어 발진기와 주파수 전압 변환기의 연결 관계를 설명하기 위한 도면이다.
도 17은 본 발명의 제5 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 18은 본 발명의 몇몇 실시예에 따른 링 구조의 전압 제어 발진기를 나타내는 회로도이다.
도 19는 본 발명의 몇몇 실시예에 따른 PLL의 잡음 특성을 나타내는 그래프이다.
도 20은 본 발명의 일 실시예에 따른 디지털 위상고정루프 장치의 블럭도이다.
도 21은 본 발명의 다른 실시예에 따른 디지털 위상고정루프 장치의 블럭도이다.
도 22는 본 발명의 제6 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 23은 본 발명의 제7 실시예에 따른 위상고정루프 장치의 블럭도이다.
도 24는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블럭도이다.
도 25는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블럭도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하에서, 도 1 내지 도 21을 참조하여, 본 발명의 몇몇 실시예에 따른 위상고정루프 장치 및 디지털 위상고정루프 장치에 대해 설명하도록 한다.

본 발명에 따른 주파수 및 위상 고정 루프(PLL, Phase locked loop)는 제1 부궤환 루프(100)와 제2 부궤환 루프(200)의 이중 부궤환 루프를 포함할 수 있다. 이에 따라, 제1 부궤환 루프(100)의 분주비(N)와는 무관(일반적으로 전통적인 주파수 및 위상 고정 루프의 잡음은 20logN에 의해 영향을 받음)하게 모든 주파수 영역에서 획기적인 잡음 감쇄를 달성할 수 있다. 이하에서는 첨부된 도면을 참조하여 본 발명에 따른 주파수 및 위상 고정 루프에 대해 상세히 설명하기로 한다

도 1은 본 발명의 제1 실시예에 따른 위상고정루프 장치의 블럭도이다.

도 1을 참조하면, 본 발명에 따른 위상고정루프 장치(1)는, 입력 전압에 대응되는 주파수를 출력하는 전압 제어 발진기(140)와, 외부로부터 제공되는 기준 신호(Fin)와, 전압 제어 발진기(140)로부터 출력되는 출력 신호(Fout)를 비교하고, 이를 기초로 제1 제어 전압(Vcon)을 생성하여 전압 제어 발진기(140)에 전달하는 제1 제어 전압 생성부(10)와, 전압 제어 발진기(140)의 출력 신호(Fout)에 대응되는 제2 제어 전압(Vfvc)을 생성하고, 제2 제어 전압(Vfvc)을 전압 제어 발진기(140)로 피드백시키는 주파수-전압 변환기(250)를 포함할 수 있다.

실시예에서, 제1 제어 전압 생성부(10)는, 도시된 것과 같이, 위상 주파수 검출기(110)(PFD: Phase Frequency Detector), 차지 펌프(120)(CP: Charge Pump), 제1 루프 필터(130)(LPF1: First Loop Filter)를 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

한편, 위상고정루프 장치(1)는, 제1 부궤환 루프(100)와, 제2 부궤환 루프(200)를 포함할 수 있다.

제1 부궤환 루프(100)는 위상 주파수 검출기(110), 차지 펌프(120), 제1 루프 필터(130), 전압 제어 발진기(140) 및 분주기(150)(DIV: Divider)를 포함할 수 있다.

위상 주파수 검출기(110)는, 도 1에 도시된 바와 같이, 기준 신호(Fin)와, 전압 제어 발진기(140)의 출력 신호(Fout)를 분주한 신호(Fn)를 입력받아, 기준 신호(Fin)와 출력 신호(Fout) 간의 주파수 변화와 위상차를 검출할 수 있다.

이러한 위상 주파수 검출기(110)는 검출된 위상차 및 주파수 변화에 따른 업/다운 신호(UP/DN)를 생성하여 차지 펌프(120)에 제공할 수 있다.

차지 펌프(120)는 위상 주파수 검출기(110)에서 출력된 업/다운 신호(UP/DN)에 따라 이에 상응하는 전하를 출력할 수 있다.

구체적으로, 차지 펌프(120)는 전류원을 포함할 수 있으며, 위상 주파수 검출기(110)에서 검출된 주파수 또는 위상차에 따른 업/다운 신호(UP/DN)에 비례하는 전류를 제1 루프 필터(130)로 출력할 수 있다.

제1 루프 필터(130)는 차지 펌프(120)로부터 공급된 전하에 상응하는 전압을 충전하고, 잡음을 제거하여 전압 제어 발진기(140)로 평활화된 전압을 출력할 수 있다. 이때, 제1 루프 필터(130)는 1차, 2차 또는 그 이상 차수의 루프필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동필터(passive filter)이거나, 또는 저항과 커패시터 및 OP-AMP를 포함하는 능동필터(active filter)로 구성될 수 있다. 이에 대한 자세한 설명은 도 11과 도 12를 참조하여 후술하도록 한다.

전압 제어 발진기(140)는 제1 루프 필터(130)에서 출력된 전압에 상응하는 주파수를 출력할 수 있다.

즉, 도 1에 도시된 바와 같이 위상고정루프 장치(1)는 기준 신호(Fin)를 입력받아 기준 신호(Fin) 보다 더 큰 주파수(Fout)를 출력한다. 여기서, 기준 신호(Fin)는 예를 들어, 수~수십 MHz이고, 출력 신호(Fout)는 예를 들어, 수백 ~ 수천 MHz가 될 수 있다.

본 발명에서 전압 제어 발진기(140)는 2개의 부궤환 루프 구조를 갖기 때문에 일반적인 위상고정루프 장치의 전압 제어 발진기와 다르게 제1 기울기 값(Kvco1)과 제2 기울기 값(Kvco2)을 포함할 수 있다(일반적인 PLL의 전압 제어 발진기는 제1 기울기 값(Kvco1)만이 존재함).

전압 제어 발진기(140)에서 출력된 출력 신호(Fout)는 분주기(150)로 입력되어 분주 신호(Fn)가 생성된다. 생성된 분주 신호(Fn)는 다시 위상 주파수 검출기(110)로 입력되고, 위상 주파수 검출기(110)는 이 분주 신호(Fn)와 기준 신호(Fin)를 비교함으로써 분주 신호(Fn)와 기준 신호(Fin) 간의 상대적인 위상차 또는 주파수차를 검출할 수 있다.

제2 부궤환 루프(200)는 주파수-전압 변환기(250)(FVC: Frequency to voltage converter), 제2 루프 필터(260)(LPF2: First Loop Filter)를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제2 루프 필터(260)는 생략될 수 있다.

주파수-전압 변환기(250)는 제2 부궤환 루프(200)에서 필요한 제어신호(Φ1, Φ2)를 생성하는 제어 신호 생성부(도 3의 240)를 포함할 수 있다.

제2 부궤환 루프(200)의 주파수-전압 변환기(250)는 전압 제어 발진기(140)의 출력 주파수의 변화를 감지하고 그 변화량을 전압으로 바꿀 수 있다.

실시예에서, 주파수-전압 변환기(250)는 도 2 및 도 6에 도시된 바와 같이 구현될 수 있다. 다만 도 2 및 도 6에 도시된 주파수-전압 변환기(250)의 구체적인 구현예는 일 실시예에 불과하며 전압 제어 발진기(140)의 출력 주파수의 변화를 감지하여 그 변화량을 전압으로 바꾸어 전압 제어 발진기(140)에 출력할 수 있는 구조는 모두 채용 가능하다. 특히 예시된 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀 수 있다.

도 2는 도 1은 위상고정루프 장치에 포함된 주파수 전압 변환기를 설명하기 위한 회로도이다.

도 2를 참조하면, 주파수-전압 변환기(250)는 전류원(252), 제1 스위치(255), 커패시터(Cx), 및 제2 스위치(259)를 포함할 수 있다.

구체적으로, 커패시터(Cx)는 전류원(252)으로부터 받은 전하를 충전하거나, 또는 방전할 수 있다. 제1 스위치(255)는 제2 제어 신호(Φ2)에 의해 온오프(on, off)되고, 커패시터(Cx)의 일단과 연결된 제1 노드(A)의 전압을 풀다운 시킬 수 있다.

전류원(252)은 제1 노드(A)와 연결되고, 커패시터(Cx)에 전하를 제공할 수 있다.

제2 스위치(259)는 제1 제어 신호(Φ1)에 의해 온오프되고, 일단이 상기 제1 노드(A)와 연결되고, 타단이 루프 필터(260)를 통해 전압 제어 발진기(140)와 전기적으로 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 여기서 루프 필터(260)는 필요에 따라 생략될 수 있다.

제1 스위치(255)는, NMOS 트랜지스터를 포함하고, 제1 스위치(255)가 턴온 되는 경우, 커패시터(Cx)에 충전된 전하가 방전되어, 제1 노드(A)의 전압이 풀 다운(pull down)될 수 있다. 또한, 커패시터(Cx)는, 제1 스위치(255) 및 제2 스위치(259)가 오프 상태인 경우, 전류원(252)으로부터 공급받은 전하로 충전될 수 있다.

주파수-전압 변환기(250)는 출력 신호(Fout)(또는, 분주 신호(Fn))의 신호 패턴과 무관하게 이처럼 일정한 전류원(252)을 이용하여 커패시터(Cx)를 충전시킨다. 그리고, 커패시터(Cx)에 충전된 전하를, 도 4에 도시된 제1 제어 신호(Φ1)에 의해 후술할 제2 루프 필터(260)로 전달하고, 제2 제어 신호(Φ2)에 의해 커패시터(Cx)에 충전된 전하를 방전시킬 수 있다.

이러한 제어신호(Φ1, Φ2)를 생성하는 제어 신호 생성부(240)는 분주기(150)로부터 분주된 주파수(Fn, 또는 Fout)와 지연 인버터(delay inverter)를 이용하여 도 4에 도시된 것과 같이 서로 오버랩되지 않는(non-overlapped) 제어신호(Φ1, Φ2)를 생성할 수 있다.

도 3은 본 발명의 일 실시예에 따른 위상고정루프 장치의 주파수 전압 변환기에 포함된 제어 신호 생성부의 블럭도이다. 도 4는 본 발명의 주파수 전압 변환기의 제어 신호를 설명하기 위한 타이밍도이다.

도 3 및 도 4를 참조하면, 제어 신호 생성부(240)는 3개의 인버터(242, 246, 247)와 2개의 논리곱 게이트(241, 245)로 구성되어, 전압 제어 발진기(140)에서 출력되는 주파수(Fout)를 입력으로 도 4와 같이 제1 제어 신호(Φ1)와, 상기 제1 제어 신호(Φ1)보다 미리 정해진 시간만큼 지연되는 제2 제어 신호(Φ2)를 생성할 수 있다. 즉, 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 서로 중첩되는 부분이 없도록 하여 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 생성할 수 있다.

구체적으로, 제어 신호 생성부(240)는 인버터(242)와 NAND 게이트(241)로 구성된 제1 회로를 포함하고, 전압 제어 발진기(140)에서 출력되는 주파수(Fout)를 입력으로 제1 제어 신호(Φ1)를 생성할 수 있다. 또한, 제어 신호 생성부는, 추가적인 인버터(246, 247)와 NAND 게이트(245)로 구성되고, 제2 제어 신호(Φ2)를 생성하는 제2 회로를 더 포함할 수 있다.

이때, 제어 신호 생성부(240)는 간단한 2분주기를 이용하여 전압 제어 발진기(140) 출력의 하이/로우 비율을 일정하게 만든다. 즉, 제어 신호 생성부(240)는 전압 제어 발진기(140) 출력 신호의 한 주기를 하이로, 연속되는 다음 주기를 로우로 이용하는 2분주기를 이용한다. 그러므로, 이러한 2분주기 출력신호는 하이/로우 비율이 일정하게 50 대 50이 되어, 하이/로우 비율이 일정하게 유지될 수 있다. 하지만, 본 발명이 이러한 예시에 한정되는 것은 아니다.

전압 제어 발진기(140)의 출력 신호(Fout)의 주파수가 증가하면 출력 신호(Fout)의 한 주기(D1)가 짧아지고, 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 작아진다. 따라서, 제2 루프 필터(260)의 출력 전압이 감소하게 되어 전압 제어 발진기의 출력 신호(Fout)의 주파수가 감소하게 된다.

이와 반대로, 전압 제어 발진기(140)의 출력 신호(Fout)의 주파수가 감소하면 출력 신호(Fout)의 한 주기(D1)가 길어지고, 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 커진다. 따라서, 제2 루프 필터(260)의 출력 전압이 증가하게 되어 전압 제어 발진기의 출력 신호(Fout)의 주파수가 증가하게 된다.

이 때, 본 발명에 따른 도 2의 주파수-전압 변환기(250)는 분주된 주파수(Fn, 또는 Fout)의 주기에 따라 커패시터(Cx)에 충전되는 전압이 달라지고, 충전된 전압은 제2 루프 필터(260)를 거쳐 노이즈(일예로 트랜지스터에 내재된 써말 노이즈) 및 리플 등의 잡음이 제거된 전압으로 출력되어 전압 제어 발진기(140)의 입력으로 들어갈 수 있다.

주파수-전압 변환기(250)는 제1 제어 신호(Φ1)에 의해 제2 루프 필터(260)로 전하를 전달하고 난 뒤, 제2 제어 신호(Φ2)에 의해 커패시터(Cx)에 충전된 전하를 방전한다. 제2 제어 신호(Φ2)는 도 2에 도시된 바와 같이 NMOS 트랜지스터의 게이트로 입력되어 NMOS 트랜지스터가 스위칭되도록 한다. 다만 NMOS 트랜지스터는 일 실시예에 불과하고 PMOS 트랜지스터를 포함하여 스위칭될 수 있는 기타 다른 트랜지스터를 채택할 수 있다.

도 5는 본 발명의 일 실시예에 따른 위상고정루프 장치의 동작을 설명하기 위한 타이밍도이다.

도 1 및 도 5를 참조하면, 전압 제어 발진기(140)에서 출력되는 출력 신호(Fout)의 주파수가 잡음 또는 기타 원인에 의해 작아지는 경우, 위상 주파수 검출기(110)는 기준 신호(Fin)와 출력 신호(Fout)을 비교한 뒤, 업 신호(UP)를 출력한다. 이렇게 업 신호(UP)가 발생하면, 전압 제어 발진기(140)의 출력 주파수(Fout)는 일시적으로 증가한다. 이와 동시에, 주파수-전압 변환기(250)에 포함된 커패시터(Cx)에 충전되는 전하 또는 전류는 작아진다. 따라서, 제2 루프 필터(260)에서 전압 제어 발진기(140)로 공급되는 전압 값(Vfvc)은 작아지고, 이는 전압 제어 발진기(140)에서 출력되는 출력 신호의 주파수를 감소시켜 전압 제어 발진기(140)의 주파수 변화를 억제할 수 있다.

이와 달리 전압 제어 발진기(140)에서 출력되는 출력신호(Fout)의 크기가 커지면 상술한 원리와 반대로 동작될 수 있다.

이러한 주파수-전압 변환기(250)와 제2 루프 필터(260)의 동작에 의해 위상고정루프 장치(1)에서 발생하는 모든 잡음의 크기는 줄어들 수 있다.

도 6은 본 발명의 다른 실시예에 따른 위상고정루프 장치의 주파수 전압 변환기를 설명하기 위한 회로도이다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 위상고정루프 장치(1)의 주파수-전압 변환기(251)는 도 2에 도시된 주파수-전압 변환기(250)와 실질적으로 동일한 기능을 수행할 수 있다. 즉, 주파수-전압 변환기(251)는 전압 제어 발진기(140)의 출력 주파수(Fout)의 변화를 감지하여 그 변화량을 전압으로 바꾸어 준다.

주파수-전압 변환기(251)는 출력 신호(Fout)의 "Low" 신호와는 상관없이 항상 커패시터(Cx)에 전하가 충전되며, 도 3에 도시된 제1 제어 신호(Φ1)에 의해 커패시터(Cx)에 충전된 전하를 제2 루프 필터(260)로 전달하고, 제2 제어 신호(Φ2)에 의해 커패시터(Cx)에 충전된 전하를 방전시켜 주는 구조이다. 도 4의 점선영역(253)은 전류원(current source)에 해당하고 PMOS는 항상 동작된다.

주파수-전압 변환기(250)는 제1 제어 신호(Φ1) 사이의 시간 간격에 따라 커패시터(Cx) 출력전압이 변하며, 이에 따라 제2 루프 필터(260)의 출력 전압도 변한다.

전압 제어 발진기(140)의 출력 주파수(Fout)가 증가하면 제1 제어 신호(Φ1) 사이의 시간 간격이 짧아지고(즉, 충전시간이 감소), 커패시터(Cx)의 출력전압이 감소하여 제2 루프 필터(260)의 출력 전압이 감소함에 따라 전압 제어 발진기(140)의 출력 신호(Fout)의 주파수가 감소한다.

반대로 전압 제어 발진기(140)의 출력 신호(Fout)의 주파수가 감소하면 제1 제어 신호(Φ1) 사이의 시간 간격이 길어지고(즉, 충전시간이 증가) 커패시터(Cx)의 출력전압이 증가하여 제2 루프 필터(260)의 출력 전압이 증가함에 따라 전압 제어 발진기(140)의 출력주파수(Fout)가 증가한다. 따라서, 주파수-전압 변환기(250)는 제1 제어 신호(Φ1) 사이의 시간 간격, 즉 전압 제어 발진기(140)의 출력주파수(Fout) 값에 따라 커패시터(Cx)에 충전되는 전압이 달라지고, 충전된 전하는 제2 루프 필터(260)를 거쳐 노이즈(일예로 트랜지스터에 내재된 써말 노이즈) 및 리플 등의 잡음이 제거된 전압으로 출력되어 전압 제어 발진기(140)의 입력으로 들어간다.

제2 루프 필터(260)는 주파수-전압 변환기(250) 및 내부 부궤환 루프에서 생성된 노이즈 및 리플 등의 잡음을 제거하고, 커패시터(Cx)로 부터 충전된 전압을 평활화하여 전압 제어 발진기(140)로 출력할 수 있다.

도 7은 본 발명의 제2 실시예에 따른 위상고정루프 장치의 블럭도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 7을 참조하면, 본 발명의 제2 실시예에 따른 위상고정루프 장치(2)의 주파수-전압 변환기(250)는 분주기(150)로부터 분주된 신호(Fm)을 입력받을 수 있다.

분주기(150)는 제2 부궤환 루프(200)에서 필요한 일정 주파수(Fm)를 생성할 수 있다. 이때, 제2 부궤환 루프(200)에서 필요한 주파수의 범위는 Fin ≤ Fm ≤ Fout 일 수 있다. 다만, 분주된 내부 부궤환 루프의 주파수(Fm) 값이 출력 신호(Fout)와 가까워질수록 좀더 빠른 응답이 가능하므로 잡음 제거 성능이 더욱 좋아질 수 있다.

이러한 분주기(150)는 카운터 회로에 의해 2분주, 4분주, 8분주, 16분주 32분주, 64분주 등으로 분주될 수 있으며, 예시하지 않은 다양한 분주비로 구현될 수 있다.

또한, 도면에는 명확하게 도시하지는 않았으나, 전압 제어 발진기(140)에서 사용되기 위한 다양한 분주 주파수(Fm)를 생성하기 위해 분주기(150)이외의 추가 분주기(미도시)가 더 채택될 수 있다. 추가 분주기(미도시)는 분주기(150)에서 신호를 받아 분주하거나 또는 전압 제어 발진기(140)에서 출력된 출력 신호(Fout)를 입력받아 분주할 수도 있다.

도 8은 본 발명의 제3 실시예에 따른 위상고정루프 장치의 블럭도이다. 도 9는 본 발명의 몇몇 실시예에 따른 위상고정루프 장치에 포함된 부궤환 회로를 설명하기 위한 회로도이다. 도 10은 본 발명의 몇몇 실시예에 따른 위상고정루프 장치에 포함된 부궤환 회로의 동작을 설명하기 위한 타이밍도이다.

설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 8과 도 9를 참조하면, 본 발명의 위상고정루프 장치(3)는 부궤환 회로(220)를 더 포함할 수 있다. 상기 부궤환 회로(220)는 분주기(150)로부터 분주된 신호(Fm)와, 위상 주파수 검출기(110)로부터 업/다운 신호(UP/DN)를 입력받고, 이에 대한 출력을 제1 루프 필터(130)로 전달할 수 있다. 상기 분주기(150), 부궤환 회로(220), 및 제1 루프 필터는 제3 부궤환 루프(300)를 형성할 수 있다.

부궤환 회로(220)는 부궤환 제어부(230)와 부궤환 생성부(240)를 포함할 수 있다.

구체적으로, 제3 부궤환 루프(300)는 제1 부궤환 루프(100)와는 다른 부궤환 루프로 구성될 수 있다.

분주기(150)는 제3 부궤환 루프(300)에서 필요한 일정 주파수의 분주 신호(Fm)를 생성한다.

부궤환 제어부(230)는 기준 신호(Fin)와 분주 신호(Fm)를 기초로 한 비교 신호의 검출 여부에 따라, 스위칭 신호를 생성할 수 있다. 즉, 부궤환 제어부(230)는 비교 신호의 검출 여부에 따라, 출력신호의 출력경로를 제어할 수 있다.

부궤환 생성부(240)는 생성 스위치(SW1)와 생성 커패시터(C1)를 포함할 수 있다. 구체적으로, 부궤환 생성부(240)는 상기 스위칭 신호에 의해 온오프되며 상기 제1 루프 필터(130)와 연결되는 생성 스위치(SW1)와, 상기 생성 스위치(SW1)와 접지(VSS) 사이에 배치되는 생성 커패시터(C1)를 포함할 수 있다. 부궤환 생성부(240)는 비교 신호가 공급되지 않는 경우, 제1 루프 필터(130)에 전하를 충전 또는 방전하여 제1 루프 필터(130)의 출력에 부궤환 역할을 할 수 있다

여기서 비교 신호는 업신호(UP) 또는 다운신호(DN)를 포함하고, 비교 신호가 공급되는 동안은 업신호(UP) 또는 다운신호(DN)가 발생되는 기간이며, 비교 신호가 공급되지 않는 동안은 업신호(UP) 또는 다운신호(DN)가 발생되지 않는 기간이다.

도 8 및 도 9에 도시된 바와 같이, 제3 부궤환 루프(300)는 부궤환 제어부(230) 및 부궤환 생성부(240)를 포함할 수 있다.

부궤환 생성부(240)는 부궤환 제어부(230)로부터 스위칭 신호가 입력되어 생성 스위치(SW1)가 스위칭됨으로써 출력전압을 생성한다.

이러한 부궤환 생성부(240)는 비교 신호가 공급되지 않으면 부궤환 제어부(230)에서 공급되는 스위칭 신호에 의해 제1 루프 필터(130)에서 제공되는 전하에 상응하여 출력전압을 생성한다.

즉, 부궤환 생성부(240)는 비교 신호가 공급되지 않으면 제1 루프 필터(130)에 전하를 충전 또는 방전하여 제1 루프 필터(130)의 출력에 부궤환 역할을 할 수 있다.

생성 스위치(SW1)는 부궤환 제어부(230)로부터 공급되는 스위칭 신호 또는 경로 스위치(SW2)가 단락되면서 형성되는 출력신호의 출력경로를 통하여 공급되는 출력신호(Fvco)에 상응하여 스위칭될 수 있다.

생성 커패시터(C1)는 생성 스위치(SW1)와 직렬로 연결되며, 외부 루프 필터(130)의 커패시터(C2)는 생성 스위치(SW1) 및 생성 커패시터(C1)와 병렬로 연결된다. 다만, 커패시터(C1, C2)는 필요에 따라 도 11 및 도 12의 수동 및 능동소자로 대체될 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.

부궤환 생성부(240)은 생성 스위치(SW1)의 스위칭 동작에 상응하여 출력 전압(Vcon)에 부궤환 역할을 한다. 즉, 생성 스위치(SW1)는 비교 신호가 공급되는 동안에는 부궤환 제어부(230)로부터 스위칭 신호가 공급되어 개방된다. 이에 따라, 차지 펌프(120)에서 출력되는 전하는 커패시터(C2)에 공급되어 충전된다. 따라서, 부궤환 생성부(240)는 생성 커패시터(C1)은 이전 값을 가지고 있어 출력전압(Vcon)에 대하여 부궤환 역할을 한다.

비교 신호가 공급되지 않는 동안에는 경로 스위치(SW2)는 턴 온되며 부궤환 제어부(230)에서 생성된 제어신호와 출력경로를 통하여 공급되는 출력신호(Fvco)에 의해 생성 스위치(SW1)는 턴 온/오프되어 커패시터(C2)에 충전된 전하가 생성 커패시터(C1)로 이동될 수 있다. 즉, 커패시터(C2)가 생성 커패시터(C1)보다 많은/작은 전하가 충전되어 있기 때문에 전하의 충전 값이 높은/낮은 커패시터(C2)에서 전하의 충전 값이 낮은/높은 생성 커패시터(C1)로 충전된 전하가 이동될 수 있다.

부궤환 제어부(230)는 위상 주파수 검출기(110)로부터 비교 신호(UP/DN)를 공급받고, 전압 제어 발진기(140)로부터 출력신호(Fvco)를 공급받아 부궤환 생성부(240)의 생성 스위치(SW1)를 제어한다.

즉, 업다운 신호가 없을 때 경로 스위치(SW2)가 턴 온되고 따라서 생성 스위치(SW1)는 출력경로를 통해 공급되는 전압 제어 발진기(140)의 출력주파수에 따라 스위칭된다.

이때 공급되는 전압 제어 발진기(140)의 출력주파수는, 전압 제어 발진기(140)에서 출력되는 출력주파수가 그대로 입력되거나 분주된 분주 주파수가 입력될 수 있다. (Fin ≤ Fm ≤ Fout)

다시 말해, 부궤환 제어부(230)는 위상 주파수 검출기(110)부터 공급되는 비교 신호를 공급받아 비교 신호(UP/DN)의 검출여부를 확인한다. 검출결과에 따라 출력신호의 출력경로를 제어하여 전압 제어 발진기(140)로부터 공급되는 출력신호(Fvco)를 부궤환 생성부(240)에 공급한다.

이러한 부궤환 제어부(230)는 제1 게이트(G1), 트랜지스터(Tr), 제2 게이트(G2) 및 제2 스위치(SW2)를 포함한다.

제1 게이트(G1)는 비교 신호(UP/DN)가 입력되면 제1 검출신호를 출력한다. 이에 따라, 트랜지스터(Tr)는 제1 게이트(G1)에서 출력되는 제1 검출신호를 공급받아 턴 온되어 스위칭 신호를 부궤환 생성부(240)의 생성 스위치(SW1)에 공급하여 개방시킨다.

이와 반대로 제1 게이트(G1)는 비교 신호(UP/DN)가 입력되지 않으면 제1 검출신호를 출력하지 않는다. 이에 따라, 트랜지스터(Tr)는 제1 게이트(G1)로부터 제1 검출신호가 공급되지 않아 턴 오프되고, 부궤환 생성부(240)의 생성 스위치(SW1)에도 스위칭 신호가 공급되지 않는다. 따라서, 부궤환 생성부(240)의 생성 스위치(SW1)가 단락된다.

제2 게이트(G2)는 비교 신호(UP/DN)가 입력되면 제2 검출신호를 경로 스위치(SW2)에 공급한다. 경로 스위치(SW2)는 제2 게이트(G2)로부터 제2 검출신호(F2)를 공급받아 개방되어 출력신호의 출력경로를 차단한다.

이와 반대로, 제2 게이트(G2)는 비교 신호(UP/DN)가 입력되지 않으면 제2 검출신호를 경로 스위치(SW2)에 공급하지 않는다. 경로 스위치(SW2)는 제2 게이트(G2)로부터 제2 검출신호(F2)가 공급되지 않으면 단락되어 출력신호의 출력경로를 형성한다.

즉, 비교 신호(UP/DN) 중 업신호(UP) 또는 다운신호(DN)가 공급되면 생성 스위치(SW1)와 경로 스위치(SW2)는 개방되어 출력신호의 출력경로를 차단하고, 비교 신호(UP/DN) 중 업신호(UP) 또는 다운신호(DN)가 공급되지 않으면 경로 스위치(SW2)는 단락되고 생성 스위치(SW1)는 출력신호(Fvco)의 주파수에 따라 개방 또는 단락한다.

지금까지 설명한 제3 부궤환 루프(300)의 동작은 다음과 같다.

도 9 및 도 10에 도시된 바와 같이, 제3 부궤환 루프(300)는 제1 게이트(G1), 제2 게이트(G2), 트랜지스터(Tr), 생성 스위치(SW1), 경로 스위치(SW2) 및 생성 커패시터(C1)를 포함한다.

제1 게이트(G1)은 OR게이트일 수 있고, 제2 게이트(G2)는 NOR게이트일 수 있으며, 트랜지스터(Tr)는 NMOS트랜지스터일 수 있다. 또한, OR게이트와 NOR게이트는 위상 주파수 검출기(110)의 출력에 연결되어 비교 신호인 업신호(UP) 또는 다운신호(DN)를 공급받는다.

위상 주파수 검출기(110)에서 업신호(UP) 및 다운신호(DN) 중에서 어느 하나의 신호가 공급되면, OR게이트는 하이신호(high)를 출력하고, 출력된 하이신호(high)는 NMOS트랜지스터의 게이트에 공급된다. NMOS트랜지스터는 OR게이트로부터 제공된 하이신호(high)에 의해 턴 온되어 생성 스위치(SW1)를 개방시킨다.

또한, 위상 주파수 검출기(110)에서 업신호(UP) 및 다운신호(DN) 중에서 어느 하나의 신호가 공급되면, NOR게이트는 로우신호(low)를 출력하고, 출력된 로우신호(low)는 경로 스위치(SW2)를 개방시킨다.

그리고, 위상 주파수 검출기(110)에서 업신호(UP) 및 다운신호(DN)가 공급되지 않으면, OR게이트는 로우신호(low)를 출력하고, 출력된 로우신호(low)는 NMOS트랜지스터의 게이트에 공급된다. NMOS트랜지스터는 OR게이트로부터 제공된 로우신호(low)에 의해 턴 오프된다.

또한, 위상 주파수 검출기(110)에서 업신호(UP) 및 다운신호(DN)가 공급되지 않으면, NOR게이트는 하이신호(high)를 출력하고, 출력된 하이신호(high)는 경로 스위치(SW2)를 단락시킨다.

즉, 도 10에 도시된 바와 같이, 비교 신호가 공급되면 생성 스위치(SW1)와 경로 스위치(SW2)는 개방되고, 비교 신호가 공급되지 않으면 경로 스위치(SW2)는 단락된다.

이와 같이, 생성 스위치(SW1)가 개방되면, 제3 부궤환 루프(300)는 차지 펌프(120)의 전하를 제1 루프 필터(130)인 커패시터(C2)에 충전하는 동시에 이에 상응하여 출력전압을 생성한다. 이때 경로 스위치(SW2)도 개방되어 전압 제어 발진기(140)에서 출력되는 출력신호의 출력경로를 차단한다.

한편, 경로 스위치(SW2)가 단락되고 생성 스위치(SW1)가 출력주파수(Fm)에 따라 스위칭되면 커패시터(C2)의 전하가 생성 커패시터(C1)로 이동된다. 즉, 도 10에 도시된 바와 같이 업신호가 공급되면 생성 커패시터(C1)는 커패시터(C2)에 충전된 전하를 공급받아 충전된다. 도 10의 Vf전압으로 충전되며, 출력전압(Vcon)은 Vf에 상응하여 전압이 도 10과 같이 서서히 감소한다. 즉, 비교 신호(업신호)가 공급되지않으면, 출력전압(Vcon)은 전압 제어 발진기(140)로부터 공급되는 출력신호(Fout or Fm)의 주파수에 따라 생성 스위치(SW1)가 개방 또는 단락이 반복되므로 점진적으로 하강하는 것이다.

지금까지 설명한 바와 같이, 전압 제어 발진기(140)로부터 제공되는 높은 출력신호의 주파수마다 전하가 공급되는 제3 부궤환 루프(300)를 구성함으로써 기준 주파수 스퍼(spur)를 효율적으로 억제할 수 있다.

게다가, 제3 부궤환 루프(300)가 구성됨으로써, 공정 변화, 전압 변화 및 온도 변화에 영향을 거의 받지 않음으로써, 위상고정루프가 더욱더 안정하게 동작할 수 있다.

도 11 및 도 12는 본 발명의 몇몇 실시예에 따른 제1 또는 제2 루프필터의 구성을 나타낸 도면이다.

일반적으로 위상고정루프(PLL)가 안정하게 동작하기 위해서는 위상고정루프의 루프필터 출력 파형을 전압 제어 발진기(140)의 기울기 크기에 따라 다르게 설계해야한다. 다음의 수학식 1에서 보는 바와 같이 초과위상 크기가 작아야 위상고정루프가 안정하게 동작한다.

여기서, △Φ는 △t 동안에 발생하는 초과위상 값, Kvco는 전압 제어 발진기(140)의 기울기 값이다.

이때, 제2 루프 필터(260)의 구성이 하나의 커패시터로 구성된 1차 구조로 되어있기 때문에 제2 루프 필터 출력 전압 값, VLPF2 값이 크다. 이에 따라 수학식 1에 의해 큰 값의 초과 위상을 만들어 낸다. 따라서 큰 값의 Kvco1 (전압 제어 발진기의 기울기)에는 다양한 2차 구조의 제1 루프 필터(130)가 연결되고, 커패시터만으로 구성된 제2 루프 필터(260)에는 작은 값의 Kvco2가 연결될 수밖에 없었다.

또한, 기존 PLL에서는 Kvco2 값이 Kvco1 값보다 커지면 초과 위상 값이 커져서 위상고정루프 장치(3)의 동작이 불안정해진다. 따라서 이러한 문제점을 해결하기 위해 본 발명에서는 제2 루프 필터(260)의 구조를 하나의 커패시터로 고정하지 않고 도 11(저항 및 커패시터의 패시브 소자로 이루어진 패시브 루프필터) 및 도 12(저항, 커패시터, 및 OP-AMP의 액티브 루프필터)에 도시된 바와 같은 다양한 구조의 루프필터를 채용한다. 이러한 루프필터의 구조 때문에 Kvco1 값보다 Kvco2 값을 더 크게 할 수 있어 후술하는 도 19의 ③과 같은 획기적인 잡음 특성을 가지는 두 개의 부궤환 루프를 가지는 위상고정루프를 달성할 수 있다.

도 11의 (a)는 하나의 커패시터로 구성된 제2 루프 필터(260)의 구성이다. 본 발명에서는 이에 더 나아가 Kvco2 값이 Kvco1 값보다 작은 범위에 있을 때에도 주파수-전압 변환기(250)를 사용하면 분주되지 않은 전압 제어 발진기의 출력 주파수(Fout)를 주파수-전압 변환기에(기존 특허에서는 2분주로 고정되었음)사용할 수 있어 좀 더 잡음 특성을 좋게 할 수 있다.

도 11의 (b) 및 도 11의 (c)는 저항 및 커패시터로 이루어지는 수동필터이며, 도 11의 (d) 및 도 11의 (e)는 저항 또는 커패시터의 조합에 추가로 스위치가 달려있는 구조이다. 이때 스위치는 전압 제어 발진기(140)에서 출력된 출력신호(Fout)를 이용하거나 분주기(150)에서 분주된 분주 주파수를 이용할 수도 있다. 도 12의 (a) 및 도 12의 (b)는 저항 및 커패시터와 능동소자인 OP-AMP로 구성된 능동필터를 예시한 도면이다.

상술한 도 11 및 도 12에 도시된 필터의 구조는 일실시 예에 불과하며 제2 루프 필터(260)에서 발생하는 초과 위상을 줄이기 위해 제2 루프 필터 출력 전압의 크기도 종래의 기술보다 상대적으로 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 및 능동필터가 채택될 수 있다.

도 13은 본 발명의 제4 실시예에 따른 위상고정루프 장치의 블럭도이다. 도 14는 본 발명의 몇몇 실시예에 따른 위상고정루프 장치에 포함된 전압 제어 발진기를 나타내는 블럭도이다. 도 15는 본 발명의 일 실시예에 따른 위상고정루프 장치에 포함된 전압 제어 발진기와 주파수 전압 변환기의 연결 관계를 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 13을 참조하면, 본 발명의 제4 실시예에 따른 위상고정루프 장치(4)는 복수의 주파수-전압 변환기(350)와 복수의 제2 루프 필터(360)를 포함한다. 전압 제어 발진기(340)는 복수의 주파수-전압 변환기(350)로부터 피드백을 받는다.

구체적으로, 위상고정루프 장치(4)는 N개의 주파수-전압 변환기(351~359: 이하 350)와, 제2 루프 필터(361~369: 이하 360)를 포함한다. 각각의 주파수-전압 변환기(350)는 전압 제어 발진기(340)의 출력 신호(F1~Fn)에 상응하는 신호(V1~Vn)를 생성한다. 제2 루프 필터(360)는 상기 주파수-전압 변환기(350)와 전압 제어 발진기(340) 사이에 연결되고, 주파수-전압 변환기(350)에서 출력되는 신호를 변환하여, 상기 전압 제어 발진기(340)로 피드백시킨다. 이때, 제2 루프 필터(360)는 생략되거나, 주파수-전압 변환기(350)내에 포함될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

도 14를 참조하면, 전압 제어 발진기(340)는 제1 루프 필터(130)에서 발생된 출력 신호(LPF1)와 복수의 주파수-전압 변환기(350)에서 발생된 복수의 피드백 신호(V1~Vn)를 수신할 수 있다. 상기 출력 신호(LPF1)와 복수의 패드백 신호(V1~Vn)에는 각각 다른 기울기 값(Kvco.m, Kvco.1~n)이 적용될 수 있다. 이때, 제1 기울기 값(Kvco.m)은 제2 기울기 값(Kvco.1~n)들의 총합과 비교하여 크거나 작을 수 있다.

도 15를 참조하면, 전압 제어 발진기(340)는 링 오실레이터(330)를 포함할 수 있다. 링 오실레이터(330)는 복수의 지연회로(341~349)로 구성될 수 있다. 링 오실레이터(330)는 복수의 지연회로(341~349)가 링형으로 연결된 구조로 형성될 수 있다. 예를 들어, 링 오실레이터(330)는 N개의 지연회로(341~349)를 포함할 수 있고, 링 오실레이터(330)에 포함된 제1 지연회로(341)의 출력은 제2 지연회로(342)에 입력되고, 제2 지연회로(342)의 출력은 제3 지연회로(미도시)에 입력될 수 있다. 이때, 각각의 지연회로(341~349)는 신호를 미리 정해진 시간 동안 지연시키거나, 위상을 일정하게 변경시킬 수 있다.

복수의 주파수-전압 변환기(351~359)는 복수의 지연회로(341~349)와 일대일로 연결될 수 있다. 예를 들어, 제1 주파수-전압 변환기(351)는 제1 지연회로(341)의 제1 출력 신호(F1)를 입력받고 이에 대한 제1 피드백 신호(V1)를 상기 제1 지연회로(341)에 전달하고, 제2 주파수-전압 변환기(350)는 제2 지연회로(342)의 제2 출력 신호(F2)를 입력받고 이에 대한 제2 피드백 신호(V2)를 상기 제2 지연회로(342)에 전달할 수 있다. 이때, 상기 제1 피드백 신호(V1)는, 상기 제1 지연회로(341)에만 전달되고, 상기 제2 피드백 신호(V2)는, 상기 제2 지연회로(342)에만 전달될 수 있다.

즉, 각각의 지연 회로(341~349) 마다 각각의 주파수-전압 변환기(351~359)가 연결되어, 출력 신호에 대한 피드백 신호를 통해 전압 제어 발진기(340)의 신호롤 한 주기당 지연 회로의 수만큼 보상할 수 있다. 예를 들어, N개의 주파수-전압 변환기(351~359)와 연결된 N개의 지연 회로(341~349)는 한 주기당 N번 만큼 전압 제어 발진기(340)에 신호 보상을 할 수 있다.

전체적으로 봤을 때, 본 발명의 위상고정루프 장치(4)는 제1 부궤환 루프(100)와, 복수 개의 제2 부궤환 루프(200)를 포함할 수 있다. 제1 부궤환 루프(100)는 외부로부터 제공되는 기준 신호(Fin)와, 전압 제어 발진기(340)로부터 출력되는 출력 신호(Fout)의 분주 신호(Fn)를 비교하고, 이를 기초로 한 비교 신호를 이용하여, 상기 출력 신호(Fout)의 주파수 및 위상을 상기 기준 신호(Fin)에 고정시킬 수 있다.

제2 부궤환 루프(200)는, 상기 전압 제어 발진기(340)에 포함된 제1 지연회로(341)의 제1 출력 신호(F1)를 입력받고 이에 대한 제1 피드백 신호(V1)를 상기 제1 지연회로(341)에 전달하는 제1 주파수-전압 변환기(351)를 포함하는 제1 서브 부궤환 루프(201)와, 상기 전압 제어 발진기(340)에 포함된 제2 지연회로(342)의 제2 출력 신호(F2)를 입력받고 이에 대한 제2 피드백 신호(V2)를 상기 제2 지연회로(342)에 전달하는 제2 주파수-전압 변환기(350)를 포함하는 제2 서브 부궤환 루프(202)를 포함할 수 있다.

이를 통해, 종래의 위상 고정 루프의 경우, 입력 신호의 한 주기당 M 횟수만큼 전압 제어 발진기(340)의 신호를 보상했지만, 본 발명의 제4 실시예에 따른 위상고정루프 장치(4)의 경우, 입력 신호 한 주기당 M x N 횟수만큼 전압 제어 발진기(340)의 신호를 보상 할 수 있다. 따라서, 본 발명의 위상고정루프 장치(4)는 종래 기술에 비하여 지터 특성이 개선되며, 더욱 안정적으로 동작할 수 있고, 루프 필터의 커패시터 용량을 축소시킬 수 있어, 칩으로 구현시 칩 크기를 축소시킬 수 있다.

도 16은 본 발명의 다른 실시예에 따른 위상고정루프 장치에 포함된 전압 제어 발진기와 주파수 전압 변환기의 연결 관계를 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 16을 참조하면, 도 16의 위상고정루프 장치(5)는 도 13 내지 도 15를 참조하여 설명한 본 발명의 제4 실시예의 위상고정루프 장치(4)와 실질적으로 동일하게 동작할 수 있다.

다만, 본 발명의 위상고정루프 장치(5)의 경우, 복수의 주파수-전압 변환기(351~359)와 복수의 지연회로(341~349)는 일대일로 연결이 아닌, 일대다 연결이 될 수 있다.

구체적으로, 전압 제어 발진기(340)는 링 오실레이터(330)를 포함할 수 있고, 링 오실레이터(330)는 복수의 지연회로(341~349)로 구성될 수 있다. 링 오실레이터(330)는 N개의 지연회로(341~349)를 포함할 수 있고, 링 오실레이터(330)에 포함된 제1 지연회로(341)의 출력은 제2 지연회로(342)에 입력되고, 제2 지연회로(342)의 출력은 제3 지연회로(미도시)에 입력될 수 있다.

이때, 제1 주파수-전압 변환기(351)는 제1 지연회로(341)의 제1 출력 신호(F1)를 입력받고 이에 대한 제1 피드백 신호(V1)를 상기 제1 지연회로(341)뿐만 아니라, 제2 지연회로(342)에도 전달하고, 제2 주파수-전압 변환기(350)는 제2 지연회로(342)의 제2 출력 신호(F2)를 입력받고 이에 대한 제2 피드백 신호(V2)를 상기 제2 지연회로(342)뿐만 아니라, 제1 지연회로(341)에도 전달할 수 있다. 또한, 제1 주파수-전압 변환기(351)의 제1 피드백 신호(V1)는 링 오실레이터(330)에 포함된 모든 지연회로(341~349)에 전달될 수 있고, 제2 주파수-전압 변환기(350)의 제2 피드백 신호(V2)도 링 오실레이터(330)에 포함된 모든 지연회로(341~349)에 전달될 수 있다.

즉, 각각의 지연 회로 마다 각각의 주파수-전압 변환기(350)가 연결되나, 출력 신호에 대한 복수의 주파수-전압 변환기(351~359)의 복수의 피드백 신호(V1~Vn)에 상응하는 전류(I1 ~ In)가, 전압 제어 발진기(340)에 전달되고, 각각의 피드백 신호(V1~Vn)는 모든 지연회로(341~349)에 각각 전달될 수 있다. 이를 통해 전압 제어 발진기(340)의 신호롤 한 주기당 지연 회로의 수만큼 보상할 수 있다. 예를 들어, N개의 주파수-전압 변환기(350)와 연결된 N개의 지연 회로(341~349)는 한 주기당 N번만큼 전압 제어 발진기(340)에 신호 보상을 할 수 있다. 이때, 전압 제어 발진기(340)는 N개의 전압 제어 저항(VCR)을 포함할 수 있으며, N개의 주파수-전압 변환기(351~359)에서 출력된 각각의 피드백 신호(V1~Vn)는 상기 N개의 전압 제어 저항(VCR)을 통하여 전압 제어 발진기(340)로 전달될 수 있다.

이를 통해, 종래의 위상 고정 루프의 경우, 입력 신호의 한 주기당 M 횟수만큼 전압 제어 발진기(340)의 신호를 보상했지만, 본 발명의 제5 실시예에 따른 위상고정루프 장치(5)의 경우, 입력 신호 한 주기당 M x N 횟수만큼 전압 제어 발진기(340)의 신호를 보상 할 수 있다.

도 17은 본 발명의 제5 실시예에 따른 위상고정루프 장치의 블럭도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 17을 참조하면, 도 17의 위상고정루프 장치(6)는 도 13 내지 도 16을 참조하여 설명한 본 발명의 제4 및 제5 실시예의 위상고정루프 장치(4, 5)와 실질적으로 동일하게 동작할 수 있다.

다만, 본 발명의 위상고정루프 장치(6)는 부궤환 회로(320)를 더 포함할 수 있다. 상기 부궤환 회로(320)는 분주기로부터 분주된 신호(Fm)와, 위상 주파수 검출기(110)로부터 업/다운 신호(UP/DN)를 입력받고, 이에 대한 출력을 제1 루프 필터(130)로 전달할 수 있다. 상기 분주기, 부궤환 회로(320), 및 제1 루프 필터(130)는 제3 부궤환 루프(300)를 형성할 수 있다.

부궤환 회로(320)는 부궤환 제어부(도 9의 230)와 부궤환 생성부(도 9의 240)를 포함할 수 있다. 제3 부궤환 루프(300)는 제1 부궤환 루프(100)와는 다른 부궤환 루프로 구성될 수 있다. 분주기(150)는 제3 부궤환 루프(300)에서 필요한 일정 주파수의 분주 신호(Fm)를 생성한다. 상기 부궤환 회로(320)는 도 8 내지 도 10을 참조하여 설명한 부궤환 회로(320)와 실질적으로 동일하게 구성되고 동작할 수 있다. 이를 통해 전압제어발진기(340)로부터 제공되는 높은 출력신호의 주파수마다 전하가 공급되는 제3 부궤환 루프(300)를 구성함으로써 기준 주파수 스퍼(spur)를 효율적으로 억제할 수 있다.

게다가, 제3 부궤환 루프(300)가 구성됨으로써, 공정 변화, 전압 변화 및 온도 변화에 영향을 거의 받지 않음으로써, 위상고정루프가 더욱더 안정하게 동작할 수 있다.

도 18은 본 발명의 몇몇 실시예에 따른 링 구조의 전압 제어 발진기를 나타내는 회로도이다. 도 19는 본 발명의 몇몇 실시예에 따른 PLL의 잡음 특성을 나타내는 그래프이다.

도 18을 참조하면, 전압 제어 발진기(140, 340)는 링 구조를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 전압 제어 발진기(140, 340)는 LC-VCO 구조를 포함한 다양한 구조를 포함할 수 있다. 예를 들어, 도 16과 같은 실시예에서, 링 구조의 전압 제어 발진기(340)는 N개의 전압 제어 저항(VCR)을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

전압 제어 발진기(140, 340)는 부궤환 루프필터(130)에서 출력된 Vcon 값과 제2 루프 필터(260)에서 출력된 Vfvc 값의 변화에 따라 각각의 I1 값과 I2 값이 바뀌고, 최종적으로 I 값(I=I1 + I2)이 바뀜으로써 지연시간을 제어하여 전압 제어 발진기(140, 340)의 출력신호가 원하는 주파수로 출력될 수 있다.

위상고정루프 장치(1~6)의 내부 또는 외부의 잡음에 의해 부궤환 루프필터(130)의 전압(Vcon)이 변하면 I1 값이 변화되어 전압 제어 발진기(140, 340)에서 출력되는 출력신호의 주파수가 변한다. 주파수-전압 변환기(250, 350)는 상술한 잡음에 의해 변화된 전압 제어 발진기(140, 340)에서 출력되는 출력신호의 주파수에 상응하는 전압을 생성하며, 제2 루프 필터(260)은 주파수-전압 변환기(250, 350)에 내재된 잡음 및 리플을 제거하여 전압 제어 발진기(140, 340)로 전압(Vfvc)을 출력함으로써 전압 제어 발진기(140, 340)의 전류(I2) 값을 변화시킨다.

즉, 위상고정루프(PLL) 내의 각종 회로망 및 외부에서 유기된 잡음에 의해 전압 제어 발진기(140, 340)의 I1 값이 증가하는 경우 I2 값에 의해 변화량을 줄임으로써 전압 제어 발진기(140, 340)의 출력신호의 주파수(Fout)를 일정하게 고정하게 된다.

좀 더 상세한 예를 들면, 위상고정루프의 내부 또는 외부의 어떤 잡음에 의해 부궤환 루프필터(130)의 출력전압이 상승하면 I1 이 증가하고 전압 제어 발진기(140, 340)에서 출력되는 출력신호의 주파수(Fout)는 상승한다. 출력신호의 주파수(Fout)가 상승하면 주파수-전압 변환기(250, 350)의 커패시터 충전 전압(Cx)은 하강한다.

따라서 제2 루프 필터(260)의 전압도 하강하여 I2 에 흐르는 전류가 감소하여 두 전류의 합(I)은 일정하게 되어 어떤 잡음에 의해 발생한 전압 제어 발진기의 출력 신호의 주파수에 변화를 감쇄시켜 준다. 주파수-전압 변환기(250, 350)과 제2 루프 필터(260)로 이루어진 제2 부궤환 루프(200)은 제1 부궤환 루프(100)보다 바람직하게는 더 빠른 속도(Fin ≤ Fm ≤ Fout)로 동작하므로 잡음에 의해 발생한 전압 제어 발진기(140, 340)의 출력신호에 대한 주파수 변화를 빠른 속도로 추정할 수 있다.

주파수-전압 변환기(250, 350)는 전압 제어 저항(Voltage control register, VCR)을 포함할 수 있다. 전압 제어 저항(VCR1, VCR2)은 입력전압의 변화를 큰 전류의 변화로 변화시켜줌으로써 전압 제어 발진기(140, 340)가 넓은 출력주파수 범위를 가지도록 해줄 수 있다.

하나의 부궤환 루프를 가지는 종래의 위상고정루프는 낮은 주파수를 가지는 입력신호를 받아들여 높은 출력 주파수를 가지는 신호를 만들어내기 때문에 N(분주비) 값이 크고 이에 따라 잡음특성은 20logN의 영향을 받는다. 따라서 도 19에 도시된 바와 같이 잡음 특성이 ①과 같아서 대역폭보다 낮은 저주파 영역에서 특성이 좋지 못하다.

이러한 문제점을 해결하기 위해 본 발명의 몇몇 실시예에 따른 위상고정루프 장치(1, 2)는, 2 개의 부궤환 루프 구조를 이용하여 도 19에 도시된 ②와 같은 잡음특성을 가질 수 있도록 하였다.

이에 더 나아가, 본 발명의 몇몇 실시예에 따른 위상고정루프 장치(3~6)는, 주파수-전압 변환기(250, 350)과 제2 루프 필터(260)을 서로 분리된 구조로 인식함으로써 도 19의 ③과 같은 잡음특성에 도달할 수 있다.

예를 들어, 전압 제어 발진기(140, 340)의 기울기 값인 Kvco2 값이 Kvco1 값보다 큰 경우에는 제2 부궤환 루프(200)가 주 부궤환 루프가 되고 제1 부궤환 루프(100)가 부 부궤환 루프로 동작된다. 종래에는 Kvco2 값이 Kvco1 값보다 큰 경우에는 초과 위상이 커져서 위상고정루프의 동작이 불안정해진다.

그러나 본 발명에서는 주파수-전압 변환기(250, 350)과 제2 루프 필터(260)을 서로 분리된 구조로 인식함과 동시에 제2 루프 필터(260)을 하나의 커패시터로 구성된 1차 구조로 한정하지 않고 초과 위상이 상대적으로 작게 생성될 수 있는 수동 및 능동필터 구조를 채택한다. 이러한 초과 위상이 상대적으로 작게 생성될 수 있는 필터의 구조는 도 11(이때 도 11의 (a)는 제외됨) 및 도 12에 일실시 예가 도시되어 있다.

따라서 Kvco2 값이 Kvco1 값보다 큰 값을 가질 수 있어 제3 부궤환 루프(300)이 주 부궤환 루프로 동작되어 20logN의 영향을 받지 않아 낮은 주파수에서도 획기적인 잡음 감쇄를 달성할 수 있다. 즉, 제1 부궤환 루프(100)가 보조 역할을 하게 되고, 제1 부궤환 루프(100)의 분주비가 잡음 특성에 미치는 영향이 거의 사리지게된다.

이에 더하여 종래 본 출원인이 출원한 특허출원에서는 제3 부궤환 루프(300)에서 사용되는 분주된 주파수를 2분주로 고정하였으나, 본 발명에서는 제3 부궤환 루프(300)에서 사용되는 분주된 주파수(Fm)를 상술한 범위와 같이 다양한 범위에서 적용가 능하며, 특히 분주된 주파수(Fm)가 전압 제어 발진기의 출력 주파수(Fout)와 동일한 경우 더 빠른 응답특성(잡음제거 특성)을 가질 수 있다.

또한, 전압 제어 발진기(140, 340)의 기울기 값인 Kvco2 값이 Kvco1 값보다 작은 경우에는 제2 부궤환 루프(200)가 부 부궤환 루프가되고 제1 부궤환 루프(100)가 주 부궤환 루프로 동작될 수 있다.

따라서 Kvco2 값이 Kvco1 값보다 작은 값을 가질 때에도 초과 위상이 상대적으로 작게 생성되는 제2 루프 필터(260) 구조를 채택함으로써 20logN의 영향을 최소화하여 도 19에 도시된 ②보다 더 좋은 잡음특성을 가질 수 있다.

이에 더하여 종래에는 제2 부궤환 루프(200)에서 사용되는 분주된 주파수를 2분주로 고정하였으나, 본 발명의 몇몇 실시예에서는 제2 부궤환 루프(200)에서 사용되는 분주된 주파수(Fm)를 다양한 범위에서 적용가능하며, 특히 분주된 주파수(Fm)가 전압 제어 발진기의 출력 주파수(Fout)와 동일한 경우 더 빠른 응답특성(잡음제거 특성)을 가질 수 있다.

또한, 본 발명의 몇몇 실시예에 따른 위상고정루프 장치(4~6)는, 복수의 주파수-전압 변환기(350)를 포함하고, 이를 이용하여 입력 신호 한 주기당 보상 횟수를 증가시킴으로써, 위상고정루프 장치(4~6)의 지터 특성을 개선하고, 안정성을 높일 수 있다. 또한, 위상고정루프 장치(4~6)에 포함된 루프 필터의 커패시터 용량을 축소시킬 수 있어, 칩으로 구현시 칩 크기를 축소시킬 수 있다.

도 20은 본 발명의 일 실시예에 따른 디지털 위상고정루프 장치의 블럭도이다.

도 20을 참조하면, 본 발명의 디지털 위상고정루프 장치(7)는, 디지털 위상차 검출기(410)(Digital Phase Frequency Detector), 디지털 루프 필터(420)(DLPF: Digital Loop Filter), 디지털 제어 발진기(430)(DCO: Digital Controlled Oscillator), 분주기(440), 주파수-전압 변환기(450), 아날로그 루프 필터(460)(ALPF: Analog Loop Filter)를 포함할 수 있다. 상기 디지털 위상고정루프 장치(7)는 앞에서 설명한 본 발명의 일 실시예에 따른 위상고정루프 장치(1)와 실질적으로 동일하게 동작할 수 있다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

본 발명의 디지털 위상고정루프 장치(7)는, 앞에서 설명한 위상고정루프 장치(1~6)와는 달리, 차지 펌프(도 1의 120)를 포함하지 않을 수 있다. 또한, 디지털 위상고정루프 장치(7)는, 구체적으로, 디지털 위상차 검출기(410)는 TDC(Time-to-Digital Converter)와 PDC(Phase-to-digital Converter)를 포함할 수 있다. 디지털 위상차 검출기(410)는 기준 신호(Fin), 및 상기 기준 신호(Fin)에 따라서 생성되는 피드백 신호(Fn)의 위상차에 대응되는 디지털 값을 출력할 수 있다. 상기 디지털 값은 디지털 루프 필터(420)에 전달될 수 있다.

디지털 루프 필터(420)는 높은 주파수 대역에 존재하는 잡음을 제거하는 기능을 수행할 수 있다. 구체적으로, 디지털 루프 필터(420)는 디지털 저역통과 필터링을 수행하는 펌웨어를 포함할 수 있다. 또한, 디지털 루프 필터(420)는 상기 디지털 위상차 검출기(410)에서 출력하는 디지털 값에 상응하는 디지털 컨트롤 신호(Vcon)를 출력할 수 있다. 상기 펌웨어는 디지털 루프 필터(420)의 메모리에 저장될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

디지털 제어 발진기(430)는 상기 디지털 루프 필터(420)에서 출력되는 상기 디지털 컨트롤 신호(Vcon)에 상응하는 주파수를 출력할 수 있다. 디지털 제어 발진기(430)를 통하여, 디지털 위상고정루프 장치(7)는 기준 신호(Fin) 보다 더 큰 주파수를 출력할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

또한, 디지털 제어 발진기(430)의 출력 신호(Fout)의 해상도는 디지털 루프 필터(420)의 출력 비트 수에 따라 변경될 수 있다. 따라서, 디지털 루프 필터(420)의 출력 비트 수가 높아질 경우, 디지털 위상고정루프 장치(7)의 정밀도와 해상도는 향상될 수 있다.

분주기(440)는 상기 디지털 제어 발진기(430)의 출력 신호(Fout)를 분주하여 상기 디지털 위상차 검출기(410)로 피드백시킬 수 있다. 분주기(440)는 높은 주파수의 신호를 낮은 주파수의 신호로 변환할 수 있다.

주파수-전압 변환기(450)는 상기 디지털 제어 발진기(430)의 출력 신호(Fout)에 상응하는 신호을 생성하고, 생성된 상기 신호를 상기 디지털 제어 발진기(430)로 피드백시킬 수 있다. 상기 주파수-전압 변환기(450)는 앞에서 설명한 위상고정루프 장치의 주파수-전압 변환기(450)와 실질적으로 동일한 구조를 포함하고, 동일한 동작을 수행할 수 있다.

아날로그 루프 필터(460)는 상기 주파수-전압 변환기(450)와 상기 디지털 제어 발진기(430) 사이에 연결될 수 있다. 아날로그 루프 필터(460)는 주파수-전압 변환기(450)에서 출력되는 신호의 고주파수 대역에 존재하는 잡음을 제거하여, 이를 디지털 제어 발진기(430)에 전달할 수 있다.

디지털 위상고정루프 장치(7)는 앞에서 설명한 위상고정루프 장치(1~6)와 달리, 디지털 루프 필터(420)에서 커패시터를 사용하지 않으므로, 회로 전체의 크기를 감소시킬 수 있다. 또한, 디지털 위상고정루프 장치(7) 내에서 높은 비트 수의 디지털 제어 신호를 이용하는 경우, 출력 신호(Fout)의 해상도와 정밀도를 향상시킬 수 있다.

도 21은 본 발명의 다른 실시예에 따른 디지털 위상고정루프 장치의 블럭도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 21을 참조하면, 발명의 다른 실시예에 따른 디지털 위상고정루프 장치(8)는 복수의 주파수-전압 변환기(450)와 복수의 아날로그 루프 필터(460)를 포함한다. 디지털 제어 발진기(430)는 복수의 주파수-전압 변환기(450)로부터 피드백을 받는다.

구체적으로, 디지털 위상고정루프 장치(8)는 N개의 주파수-전압 변환기(451~459: 이하 450)와, 아날로그 루프 필터(461~469: 이하 460)를 포함한다. 각각의 주파수-전압 변환기(450)는 전압 제어 발진기의 출력 신호(F1~Fn)에 상응하는 신호(V1~Vn)를 생성한다. 아날로그 루프 필터(460)는 상기 주파수-전압 변환기(450)와 디지털 제어 발진기(430) 사이에 연결되고, 주파수-전압 변환기(450)에서 출력되는 신호를 변환하여, 상기 전압 제어 발진기로 피드백시킨다. 이때, 아날로그 루프 필터(460)는 생략되거나, 주파수-전압 변환기(450)내에 포함될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

도면에 명확하게 도시하지는 않았으나, 디지털 제어 발진기(430)는 링 오실레이터 모듈(미도시)을 포함할 수 있다. 링 오실레이터 모듈(미도시)은 복수의 지연부(미도시)를 포함할 수 있으며, 도 15 및 도 16을 참조하여 설명한 전압 제어 발전기(340)에 포함된 링 오실레이터(330)의 복수의 지연 회로(341~349)와 실질적으로 동일하게 동작할 수 있다.

예를 들어, 주파수-전압 변환기(450)는 제1 주파수-전압 변환기(450)와 제2 주파수-전압 변환기(450)를 포함할 수 있고, 링 오실레이터 모듈(미도시)은 제1 지연부(미도시)와 제2 지연부(미도시)를 포함할 수 있다. 상기 제1 주파수-전압 변환기(450)는 상기 제1 지연부(미도시)의 제1 출력 신호를 입력받고, 이에 대한 제1 피드백 신호를 상기 디지털 제어 발진기(430)에 전달할 수 있다. 또한, 상기 제2 주파수-전압 변환기(450)는 제2 지연부(미도시)의 제2 출력 신호를 입력받고, 이에 대한 제2 피드백 신호를 상기 디지털 제어 발진기(430)에 전달할 수 있다.

이때, 상기 제1 피드백 신호는, 상기 제1 지연부(미도시)에만 전달되고, 상기 제2 피드백 신호는, 상기 제2 지연부(미도시)에만 전달될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 상기 제1 피드백 신호 및 제2 피드백 신호는, 상기 제1 지연부(미도시) 또는 상기 제2 지연부(미도시)에 함께 전달될 수 있다. 이러한 디지털 제어 발진기(430)의 링 오실레이터 모듈(미도시)은, 도 15 및 도 16을 참조하여 앞에서 설명한 전압 제어 발전기(340)에 포함된 링 오실레이터(330)와 실질적으로 동일한 동작을 수행한다.

즉, 각각의 지연부(미도시) 마다 각각의 주파수-전압 변환기(451~459)가 연결되어, 출력 신호에 대한 피드백 신호를 통해 디지털 제어 발진기(430)의 신호롤 한 주기당 지연부(미도시)의 수만큼 보상할 수 있다. 예를 들어, N개의 주파수-전압 변환기(451~459)와 연결된 N개의 지연부는 한 주기당 N번 만큼 디지털 제어 발진기(430)에 신호 보상을 할 수 있다. 따라서, 본 발명의 디지털 위상고정루프 장치(8)는 종래 기술에 비하여 지터 특성이 개선되며, 더욱 안정적으로 동작할 수 있고, 루프 필터의 커패시터를 사용하지 않음으로써, 칩 크기를 대폭 축소시킬 수 있다.

도 22는 본 발명의 제6 실시예에 따른 위상고정루프 장치의 블럭도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예들과 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 22를 참조하면, 위상고정루프 장치(9)의 주파수-전압 변환기(550)는 분주기(150)로부터 출력되어 위상 주파수 검출기(110)로 피드백되는 분주 신호(Fn)의 지연 시간을 조절할 수 있다.

구체적으로, 주파수-전압 변환기(550)는 전압 제어 발진기(540)의 출력 신호(Fout)의 주파수가 증가하면, 제2 루프 필터(560)의 출력 전압을 감소시켜, 분주기(150)로부터 출력되는 분주 신호(Fn)의 지연 시간을 감소시킬 수 있다.

또한, 주파수-전압 변환기(550)는 전압 제어 발진기(540)의 출력 신호(Fout)의 주파수가 감소하면, 제2 루프 필터(560)의 출력 전압을 증가시켜, 분주기(150)로부터 출력되는 분주 신호(Fn)의 지연 시간을 증가시킬 수 있다.

이처럼 분주기(150)로부터 출력되는 분주 신호(Fn)의 지연 시간이 감소되거나 증가될 경우, 위상 주파수 검출기(110)로부터 출력되는 업 신호(UP)와 다운 신호(DN)의 펄스 폭이 커질 수 있다. 그리고, 위상 주파수 검출기(110)로부터 출력되는 업 신호(UP)와 다운 신호(DN)의 펄스 폭이 커질 경우, 제1 루프 필터(130)의 출력 전압(Vcon)의 변화량이 커질 수 있다.

이처럼 제1 루프 필터(130)의 출력 전압(Vcon)의 변화량이 커질경우, 위상고정루프 장치(9)가 전압 제어 발진기(540)의 주파수 변화에 더욱 민첩하게 반응할 수 있다. 즉, 위상고정루프 장치(9)의 잡음 특성이 향상될 수 있으며, 위상 고정 시간이 단축될 수 있다.

이러한 위상고정루프 장치(9)는, 제1 부궤환 루프(100)와, 제2 부궤환 루프(200)의 이중 부궤환 루프를 포함할 수 있다.

제1 부궤환 루프(100)는 위상 주파수 검출기(110), 차지 펌프(120), 제1 루프 필터(130), 전압 제어 발진기(540) 및 분주기(150)를 포함할 수 있다. 제2 부궤환 루프(200)는 주파수-전압 변환기(550) 및 제2 루프 필터(560)를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제2 루프 필터(560)는 생략될 수 있다.

도 23은 본 발명의 제7 실시예에 따른 위상고정루프 장치의 블럭도이다.

도 23을 참조하면, 위상고정루프 장치(10)는 복수의 주파수-전압 변환기(650~659)와 복수의 제2 루프 필터(660~669)를 포함할 수 있다. 전압 제어 발진기(640)는 복수의 주파수-전압 변환기(650~659)로부터 피드백을 받을 수 있다.

주파수-전압 변환기(650)는 앞서 도 22를 참조하여 설명한 주파수-전압 변환기(550)와 실질적으로 동일한 기능을 수행할 수 있다.

주파수-전압 변환기(651~659)는 앞서 도 13을 참조하여 설명한 주파수-전압 변환기(351~359)와 실질적으로 동일한 기능을 수행할 수 있다.

이러한 위상고정루프 장치(9)는, 제1 부궤환 루프(100)와, 제2 부궤환 루프(200)와 제3 부궤환 루프(300)를 포함할 수 있다.

제1 부궤환 루프(100)는 위상 주파수 검출기(110), 차지 펌프(120), 제1 루프 필터(130), 전압 제어 발진기(640) 및 분주기(150)를 포함할 수 있다. 제2 부궤환 루프(200)는 주파수-전압 변환기(650) 및 제2 루프 필터(660)를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제2 루프 필터(560)는 생략될 수 있다. 제3 부궤환 루프(300)는 주파수-전압 변환기(651~659) 및 제2 루프 필터(661~669)를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 제2 루프 필터(661~669)는 생략될 수 있다.

도 24는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블럭도이다.

도 24를 참조하면, 전자 장치(1000)는 위상고정루프 장치(1010)와 처리부(1020)를 포함할 수 있다.

위상고정루프 장치(1010)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1010)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.

위상고정루프 장치(1010)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1000) 내부에서 생성할 수도 있다.

이러한 위상고정루프 장치(1010)로는 예를 들어, 앞서 설명한 본 발명의 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.

처리부(1020)는 위상고정루프 장치(1010)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.

실시예에서, 입력 신호(IS)는 전자 장치(1000)의 외부로부터 제공되고, 출력 신호(OS)는 전자 장치(1000) 내부에 배치된 다른 장치(미도시)로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

도 25는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블럭도이다.

도 25를 참조하면, 전자 장치(1100)는 위상고정루프 장치(1110)와 처리부(1120)를 포함할 수 있다.

위상고정루프 장치(1110)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1110)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.

위상고정루프 장치(1110)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1100) 내부에서 생성할 수도 있다.

이러한 위상고정루프 장치(1110)로는 예를 들어, 앞서 설명한 본 발명의 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.

처리부(1120)는 위상고정루프 장치(1110)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.

실시예에서, 입력 신호(IS)는 전자 장치(1100)의 내부의 다른 장치(미도시)로부터 제공되고, 출력 신호(OS)는 전자 장치(1100) 외부로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

110: 위상 주파수 검출기 120: 차지 펌프
130: 제1 루프 필터 140: 전압 제어 발진기
150: 분주기 250: 주파수-전압 변환기 260: 제2 루프 필터

Claims (37)

1. 삭제
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제
12. 삭제
13. 삭제
14. 외부로부터 제공되는 기준 신호와, 전압 제어 발진기로부터 출력되는 출력 신호의 분주 신호를 비교하고, 이를 기초로 한 비교 신호를 이용하여, 상기 출력 신호의 주파수 및 위상을 상기 기준 신호에 고정시키는 제1 부궤환 루프;
    상기 전압 제어 발진기에 포함된 제1 지연회로의 제1 출력 신호를 입력받고 이에 대한 제1 피드백 신호를 상기 제1 지연회로에 전달하는 제1 주파수-전압 변환기를 포함하는 제1 서브 부궤환 루프와, 상기 전압 제어 발진기에 포함되고, 상기 제1 지연회로와 다른 제2 지연회로의 제2 출력 신호를 입력받고 이에 대한 제2 피드백 신호를 상기 제2 지연회로에 전달하는 제2 주파수-전압 변환기를 포함하는 제2 서브 부궤환 루프를 포함하는 제2 부궤환 루프를 포함하되,
    상기 제1 지연회로 및 상기 제2 지연회로는, 상기 전압 제어 발진기에 포함된 링 오실레이터에 포함되는 위상고정루프 장치.
15. 제14 항에 있어서,
    전하가 충전 또는 방전되는 커패시터와,
    제1 제어 신호에 의해 온오프되고, 상기 커패시터의 일단에 위치한 제1 노드의 전압을 풀다운 시키는 제1 스위치와,
    상기 제1 노드와 연결되고, 상기 커패시터에 전하를 제공하는 전류원과,
    제2 제어 신호에 의해 온오프되고, 일단이 상기 제1 노드와 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함하는 위상고정루프 장치.
16. 제14 항에 있어서,
    상기 제1 피드백 신호는, 상기 제1 지연회로에만 전달되고,
    상기 제2 피드백 신호는, 상기 제2 지연회로에만 전달되는 위상고정루프 장치.
17. 제14 항에 있어서,
    상기 제1 및 제2 피드백 신호는, 상기 제1 또는 제2 지연회로에 함께 전달되는 위상고정루프 장치.
18. 제14 항에 있어서,
    상기 제1 부궤환 루프의 상기 분주 신호를 입력받고, 상기 제1 부궤환 루프에 포함된 제1 루프 필터에 피드백 신호를 전달하는 부궤환 회로를 포함하는 제3 부궤환 루프를 더 포함하는 위상고정루프 장치.
19. 제18 항에 있어서,
    상기 부궤환 회로는,
    상기 기준 신호와 상기 분주 신호를 기초로 한 비교 신호의 검출 여부에 따라, 스위칭 신호를 생성하는 부궤환 제어부와,
    상기 스위칭 신호에 의해 온오프되며 상기 제1 루프 필터와 연결되는 생성 스위치와, 상기 생성 스위치와 접지 사이에 배치되는 생성 커패시터를 포함하는 부궤환 생성부를 포함하는 위상고정루프 장치.
20. 부여되는 기준 신호와 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상 주파수 검출기;
    상기 위상 주파수 검출기에서 출력되는 상기 업신호 또는 상기 다운신호에 비례하는 전류를 출력하는 차지 펌프;
    상기 차지 펌프에서 출력되는 전류를 전압으로 변환하는 제1 루프 필터;
    상기 제1 루프 필터에서 출력되는 전압에 상응하는 주파수를 출력하는 전압 제어 발진기;
    상기 전압 제어 발진기의 출력 신호를 분주하여 상기 위상 주파수 검출기로 피드백시키는 분주기; 및
    상기 전압 제어 발진기의 출력 신호에 대응하는 신호을 생성하고, 생성된 상기 신호를 상기 전압 제어 발진기로 피드백시키는 주파수-전압 변환기를 포함하되,
    상기 전압 제어 발진기는, 제1 지연회로 및 상기 제1 지연회로와 다른 제2 지연회로를 포함하는 링 오실레이터를 포함하고,
    상기 주파수-전압 변환기는,
    상기 제1 지연회로의 제1 출력 신호를 입력받고 이에 대한 제1 피드백 신호를 상기 제1 지연회로에 전달하는 제1 주파수-전압 변환기와,
    상기 제2 지연회로의 제2 출력 신호를 입력받고 이에 대한 제2 피드백 신호를 상기 제2 지연회로에 전달하는 제2 주파수-전압 변환기를 포함하는 위상고정루프 장치.
21. 제20 항에 있어서,
    상기 주파수-전압 변환기와 상기 전압 제어 발진기를 통과하는 내부 루프는, 상기 전압 제어 발진기와 상기 분주기를 통과하는 폐루프와는 독립적으로 부귀환 폐루프를 구성하는 위상고정루프 장치.
22. 제20 항에 있어서,
    상 상기 주파수-전압 변환기는,
    일단이 전류원에 연결되고, 타단이 접지에 연결되며, 제1 제어 신호에 의해 온오프되는 제1 스위치와,
    상기 제1 스위치와 병렬로 연결되는 커패시터와,
    일단이 상기 전류원과 연결되고, 타단이 상기 전압 제어 발진기와 전기적으로 연결되는 제2 스위치를 포함하는 위상고정루프 장치.
23. 제20 항에 있어서,
    상기 제1 피드백 신호는, 상기 제1 지연회로에만 전달되고,
    상기 제2 피드백 신호는, 상기 제2 지연회로에만 전달되는 위상고정루프 장치.
24. 제20 항에 있어서,
    상기 제1 및 제2 피드백 신호는, 상기 제1 또는 제2 지연회로에 함께 전달되는 위상고정루프 장치.
25. 제20 항에 있어서,
    상기 주파수-전압 변환기와 상기 전압 제어 발진기 사이에 연결되고, 상기 주파수-전압 변환기에서 출력되는 전류를 전압으로 변환하여 상기 전압 제어 발진기에 전달하는 제2 루프 필터를 더 포함하는 위상고정루프 장치.
26. 제20 항에 있어서,
    상기 주파수-전압 변환기는,
    상기 분주기의 분주된 출력 신호를 입력 받고, 상기 피드백 신호에 상응하는 전압을 생성하여, 생성된 상기 전압을 상기 전압 제어 발진기로 피드백 시키는 위상고정루프 장치.
27. 제20 항에 있어서,
    상기 분주기의 분주된 출력 신호를 입력 받고, 상기 제1 루프 필터에 피드백 신호를 전달하는 부궤환 회로를 더 포함하는 위상고정루프 장치.
28. 제27 항에 있어서,
    상기 부궤환 회로는,
    상기 기준 신호와 분주 신호를 기초로 한 비교 신호의 검출 여부에 따라, 스위칭 신호를 생성하는 부궤환 제어부와,
    상기 스위칭 신호에 의해 온오프되며 상기 제1 루프 필터와 연결되는 생성 스위치와, 상기 생성 스위치와 접지 사이에 배치되는 생성 커패시터를 포함하는 부궤환 생성부를 포함하는 위상고정루프 장치.
29. 삭제
30. 삭제
31. 삭제
32. 삭제
33. 삭제
34. 삭제
35. 삭제
36. 삭제
37. 삭제

Images