KR20110130330A - 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 - Google Patents

자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 Download PDF

Info

Publication number
KR20110130330A
KR20110130330A KR1020100087469A KR20100087469A KR20110130330A KR 20110130330 A KR20110130330 A KR 20110130330A KR 1020100087469 A KR1020100087469 A KR 1020100087469A KR 20100087469 A KR20100087469 A KR 20100087469A KR 20110130330 A KR20110130330 A KR 20110130330A
Authority
KR
South Korea
Prior art keywords
frequency
controlled oscillator
voltage controlled
voltage
loop
Prior art date
Application number
KR1020100087469A
Other languages
English (en)
Other versions
KR101252048B1 (ko
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Publication of KR20110130330A publication Critical patent/KR20110130330A/ko
Application granted granted Critical
Publication of KR101252048B1 publication Critical patent/KR101252048B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기(Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프를 제공하기 위한 것으로서, 주파수-위상고정루프{Frequency-Phase-Locked Loop)에 부여되는 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상주파수검출기와, 상기 위상주파수검출기에서 출력되는 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 평활하여 전압을 출력하는 루프필터와, 상기 루프필터에서 출력되는 전압에 기초한 주파수를 출력하는 전압제어발진기와, 상기 전압제어발진기의 출력 주파수를 분주하여 상기 위상주파수검출기로 피드백시키는 분주기와, 상기 전압제어발진기에 출력 주파수에 상응하는 전압을 생성하고, 생성된 전압을 상기 전압제어발진기로 피드백시켜 전압제어발진기의 잡음을 제거하는 주파수-전압 변환기를 포함하여 구성되는데 있다.

Description

자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프{A Frequency-Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator}
본 발명은 기존의 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기(Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프에 관한 것이다.
위상고정루프(PLL : Phase Locked Loop)는 대표적인 피드백 시스템의 하나로서, 이러한 피드백 시스템은 동기식 반도체 메모리장치에서 메모리 컨트롤러와 같은 외부장치로부터 입력되는 외부 클록신호에 동기되어 락킹(locking)된 내부 클록신호를 이용하여 외부의 장치들과 데이터의 전송을 수행한다. 즉, 반도체 메모리와 메모리 컨트롤러간의 안정적인 데이터 전송을 위해서는 기준 클록신호와 데이터 간의 시간적 동기가 매우 중요하다.
이러한 위상고정루프(PLLs)는 통신시스템에서의 주파수 체배기와 집적화된 디지털 칩에서의 고속 클록신호 생성기로 널리 사용되고 있다.
도 1 은 종래의 위상 고정루프의 구조를 나타낸 구성도이다.
도 1과 같이, 위상 고정루프(PLL)는 PLL에 부여되는 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상주파수검출기(PFD)(10)와, 상기 위상주파수검출기(10)에서 출력되는 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프(CP)(20)와, 상기 차지 펌프(20)에서 출력되는 전류를 평활하여 전압을 출력하는 루프필터(LPF)(30)와, 상기 루프필터에서 출력되는 전압에 기초한 주파수를 출력하는 전압제어발진기(VCO)(40)와, 상기 전압제어발진기(40)의 출력 주파수를 분주하여 상기 위상주파수검출기(10)로 피드백시키는 분주기(50)를 포함하여, PLL로 입력되는 클록신호에 따라 주파수를 변화시키게 된다.
이와 같이 구성되는 일반적인 PLL은, 인가된 기준 클록(또는 입력 클록)의 고주파 지터(Jitter) 성분을 필터링함으로써, 출력될 클록신호에 포함되는 지터 성분이 작아지도록 제어하고 있다.
위상고정루프(PLLs)는 통신시스템에서의 주파수 체배기와 집적화된 디지털 칩에서의 고속 클록신호 생성기로 널리 사용되고 있다. 그리고 전압제어발진기(VCO)는 전압을 조절하여 주파수를 조절함으로써 원하는 주파수의 출력을 얻는 오실레이터 회로이다.
이때, 상기 PLL에 구성되는 전압제어발진기(VCO)(40)는 루프 필터 출력 전압인 제어 전압에 의해 특정 주파수를 생성하는 회로로서, 현재 많이 사용되고 있는 발진기 형태는 LC 발진기 또는 링 발진기가 있다.
상기 LC 발진기는 링 발진기보다 위상잡음 특성이 더 좋기 때문에 통신 시스템에 적합하다. 그러나 일반적인 CMOS 공정에서 인덕터는 표준 소자가 아닐뿐더러 특성이 좋은 주파수를 생성하기 위해 넓은 면적이 필요하기 때문에 전체 칩의 면적이 커져 칩 가격이 상승하게 된다. 또한, 인덕터의 부정확한 소자 변수는 칩으로 구현된 후에 회로 설계자들이 시뮬레이션 결과와 다른 결과를 가질 수도 있는 문제점이 있다.
이에 반해, 링 발진기는 고유의 작은 면적 때문에 디지털 칩에 사용되는 신호 발생기로 적합하다. 즉, 링 발진기는 위상잡음특성이 엄격하지 않는 회로에 사용 할 수 있으며, 표준 CMOS공정으로 쉽게 만들 수 있다. 게다가 링 발진기는 넓은 주파수 동작 범위를 가진다. 그러나 위상잡음과 지터특성은 LC 발진기 보다 좋지 못하여, 다양한 구조의 링 발진기들이 위상잡음과 지터를 개선하기 위해 시도되고 있지만 여전히 LC 발진기에 비해 떨어지는 성능을 가진다.
따라서 링 형태의 발진기가 위상고정루프에서 사용되어질 때, 위상고정루프의 VCO 잡음을 제거하는 일반적인 방법은 넓은 대역폭을 갖게 하는 것이다. 그러나 넓은 대역폭의 위상고정루프는 저역통과 전달특성을 갖는 다른 블록의 잡음이 그대로 출력되는 문제점을 가지고 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 위상고정루프에서 가장 큰 잡음의 원천인 전압제어발진기를 새로운 구조의 자기잡음제거 전압제어발진기(Self-noise suppressing voltage controlled oscillator)로 대체하여 위상고정루프 잡음 특성을 향상시킨 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프를 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 주파수-전압 변환기와 링 발진기로 구성되는 자기잡음제거 전압제어 발진기를 통해 LC 발진기보자 작은 면적으로 넓은 주파수 동작 범위를 가지고 저항 값을 정확하게 구현하게 하여 루프 필터의 커패시터의 용량도 크게 줄여 PLL을 용이하게 하나의 칩으로 구현할 수 있는 주파수-위상고정루프를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프의 특징은 주파수-위상고정루프{Frequency-Phase-Locked Loop)에 부여되는 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상주파수검출기와, 상기 위상주파수검출기에서 출력되는 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 평활하여 전압을 출력하는 루프필터와, 상기 루프필터에서 출력되는 전압에 기초한 주파수를 출력하는 전압제어발진기와, 상기 전압제어발진기의 출력 주파수를 분주하여 상기 위상주파수검출기로 피드백시키는 분주기와, 상기 전압제어발진기에 출력 주파수에 상응하는 전압을 생성하고, 생성된 전압을 상기 전압제어발진기로 피드백시켜 전압제어발진기의 잡음을 제거하는 주파수-전압 변환기를 포함하여 구성되는데 있다.
바람직하게 상기 전압제어발진기는 링 발진기, LC 발진기 중 어느 하나인 것을 특징으로 한다.
바람직하게 상기 주파수-전압 변환기와 전압제어발진기의 내부 루프는 주파수-위상고정루프 전체의 폐루프와는 독립적으로 부귀환 폐루프로 구성되는 것을 특징으로 한다.
바람직하게 상기 루프필터는 저항(Rz)과 제 1 캐패시터(Cz)가 직렬 접속된 RC 필터와, 상기 RC 필터와 병렬로 연결된 제 2 캐패시터(Cp)로 연결되는 RC 2차 루프필터로 구성되는 것을 특징으로 한다.
바람직하게 상기 루프필터는 일 단은 전하펌프의 출력단과 접촉되고, 다른 일 단은 접지 전위와 접속되는 하나의 커패시터(C)로 구성되는 것을 특징으로 한다.
바람직하게 상기 루프필터는 저항(Rz)과 제 1 캐패시터(Cz)가 직렬 접속된 RC 필터와, 상기 RC 필터와 병렬로 각각 연결된 제 2 캐패시터(Cp) 및 제 3 캐패시터(C3)와 상기 제 1 RC 루프필터 및 제 2 RC 루프필터 사이에 저항(R3)이 직렬로 접속된 RC 2차 루프필터로 구성되는 것을 특징으로 한다.
바람직하게 상기 루프필터는 전하펌프(200)의 출력단과 병렬로 각각 연결된 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3)와 상기 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3) 사이에 저항(R3)이 직렬로 접속된 RC 루프필터로 구성되는 것을 특징으로 한다.
바람직하게 상기 루프필터는 전하펌프의 출력단과 병렬로 각각 연결된 제 1 캐패시터(Cp), 제 2 캐패시터(C3) 및 제 2 캐패시터(C4)와, 상기 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3) 사이에 제 1 저항(R3)이 직렬로 접속되고, 상기 제 2 캐패시터(C3) 및 제 3 캐패시터(C4) 사이에 제 2 저항(R4)이 직렬로 접속된 RC 루프필터로 구성되는 것을 특징으로 한다.
바람직하게 상기 주파수-전압 변환기는 드레인 단이 서로 연결되고 일 측이 접지전위와 접속되는 인버터 회로로 구성되며, 게이트 단으로 입력되는 전압제어발진기에서 출력되는 주파수를 통해 스위칭되는 PMOS 트랜지스터 및 게이트 단으로 입력되는 제어신호 생성부에서 생성된 제 2 제어신호를 통해 스위칭되는 NMOS 트랜지스터와, 적어도 하나 이상의 보상 트랜지스터를 양쪽으로 덧붙여 변형시킨 CMOS 트랜스미션 게이트로 구성되며, 일 측은 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 드레인 단에 연결되고 다른 일 측은 전압제어발진기로 피드백되는 출력단에 연결되며, 게이트 단으로 입력되는 제어신호 생성부에서 생성된 제 1 제어신호 및 제 1 제어신호의 인버터를 통해 스위칭되는 샘플링 스위치와, 상기 샘플링 스위치 앞단과 뒷단에 각각 일 측이 연결되고, 다른 일 측은 접지 전위와 접속되는 두 개의 커패시터를 포함하는 것을 특징으로 한다.
바람직하게 상기 제어신호 생성부는 3개의 인버터와 2개의 논리곱 게이트로 구성되어, 상기 전압제어발진기에서 출력되는 주파수를 입력으로 제 1 제어신호(Φ1)와, 상기 제 1 제어신호(Φ1)보다 소정시간 지연되는 제 2 제어신호(Φ2)를 생성하는 것을 특징으로 한다.
바람직하게 상기 제어신호 생성부에서 생성되는 제 1 제어신호(Φ1) 및 제 2 제어신호(Φ2)는 서로 중첩되는 부분이 없는 것을 특징으로 한다.
바람직하게 상기 제어신호 생성부는 2분주기를 이용하여 전압제어발진기 출력의 하이/로우 비율이 일정하게 유지시키는 것을 특징으로 한다.
이상에서 설명한 바와 같은 본 발명에 따른 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프는 주파수-전압 변환기와 링 발진기로 구성되는 자기잡음제거 전압제어발진기를 통해 넓은 주파수 동작 범위를 가지고 잡음특성은 LC 발진기와 동등하나 LC 발진기보다 작은 면적으로 구현할 수 있다.
또한 자기잡음제거 전압제어 발진기가 전체 PLL에서 저항 역할을 하므로 저항 값을 정확하게 구현하게 해주며 루프 필터의 캐패시터의 용량도 크게 줄여 PLL을 용이하게 하나의 칩으로 구현할 수 있다.
그러므로 PLL 칩 크기가 줄어들어 가격 경쟁력을 확보할 수 있는 효과가 있다.
[도 1] 종래의 위상 고정루프의 구조를 나타낸 구성도
[도 2] 본 발명의 실시예에 따른 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프의 구조를 나타낸 구성도
[도 3 내지 도 7] 도 2의 루프필터 구조의 바람직한 실시예를 상세히 나타낸 회로도
[도 8a] 도 2 의 주파수-전압 변환기(FVC) 구조를 상세히 나타낸 회로도
[도 8b] 주파수-전압 변환기(FVC)에 입력되는 제어신호 생성 회로도
[도 8c] 도 8(b)의 제어신호 생성 회로에서 생성된 제어 신호 타이밍도
[도 9] 본 발명의 실시예에 따른 주파수-위상고정루프에서 루프필터와 주파수-전압 변환기의 출력 신호와 발진의 개념적인 입력 전압을 나타낸 타이밍도
[도 10] 본 발명에 따른 주파수-위상고정루프와 기존의 위상고정루프의 전달 함수를 나타낸 그래프
본 발명의 다른 목적, 특성 및 이점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 2 는 본 발명의 실시예에 따른 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프의 구조를 나타낸 구성도이다.
도 2와 같이, 주파수-위상고정루프(Frequency-Phase-Locked Loop)는 주파수-위상고정루프에 부여되는 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상주파수검출기(PFD)(100)와, 상기 위상주파수검출기(100)에서 출력되는 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프(CP)(200)와, 상기 차지 펌프(200)에서 출력되는 전류를 평활하여 전압을 출력하는 루프필터(LPF)(300)와, 상기 루프필터(300)에서 출력되는 전압에 기초한 주파수를 출력하는 전압제어발진기(VCO)(400)와, 상기 전압제어발진기(400)의 출력 주파수를 분주하여 상기 위상주파수검출기(100)로 피드백시키는 분주기(500)와, 상기 전압제어발진기(400)의 출력 주파수에 상응하는 전압을 생성하고, 생성된 전압을 상기 전압제어발진기(400)로 피드백시켜 전압제어발진기(400)의 잡음을 제거하는 주파수-전압 변환기(FVC)(600)를 포함한다. 이때, 상기 전압제어발진기(400)는 링 발진기인 것이 바람직하다.
이처럼 상기 주파수-전압 변환기(600)와 전압제어발진기(400)의 내부 루프는 주파수-위상고정루프 전체의 폐루프와는 독립적으로 전압제어발진기(400)의 잡음을 제거할 수 있는 부궤환 폐루프로 구성된다.
도 3 내지 도 7은 도 2의 루프필터 구조의 바람직한 실시예를 상세히 나타낸 회로도이다.
먼저, 도 3과 같이, 루프필터(300)는 단순하게 하나의 캐패시터(C)로 구성되어, 일 단은 전하펌프(200)의 출력단과 접촉되고, 다른 일 단은 접지 전위와 접속되는 커패시터(C)로 구성된다.
이처럼 구성되는 도 3의 루프필터(300)에서 출력되는 전압을 기반으로 전달 함수를 구하면, 다음 수학식 1과 같이 나타난다.
Figure pat00001
여기서 Ip는 전하펌프(200)에서 공급되는 전류의 양, KVCO1과 KVCO2는 전압제어발진기(400)의 이득이다. C는 저역통과필터의 수동소자 값이다. K는 주파수-전압 변환기(FVC)(600)의 이득이며, CY는 주파수-전압 변환기에 사용된 저역통과필터의 수동소자 값이다 . N은 분주기(500)의 분주비이다.
이에 반해 기존의 위상 고정루프는 다음 수학식 2와 같이 전달함수를 나타낸다.
Figure pat00002
이때 z=1/RzCz이고 p=1/RzCp이다.
여기서 Ip는 전하펌프(20)에서 공급되는 전류의 양, KVCO는 전압 제어발진기(40)의 이득이며, Rz과 Cz, Cp는 각각 저역통과필터(30)의 수동소자 값이다. N은 분주기의 분주비이다.
이처럼 상기 수학식 1과 수학식 2를 비교하면, 수학식 1의 가 수학식 2의 R과 같은 동등한 변수임을 알 수 있다. 즉 위상 고정루프 관점에서 보면 이 R 역할을 하여 낮은 주파수 값을 가지는 영점을 만들어 줌으로 본 발명에서 제안한 구조가 안정하게 동작됨을 알 수 있다. 또한 전압제어 발진기(400)와 위상 지연단의 이득 값은 공정 변화에 같은 방향으로 움직이므로 공정 변화에 영향을 받지 않는 저항 값을 구현 할 수 있게 해준다.
다른 실시예로, 도 4(a)와 같이, 루프필터(300)는 저항(Rz)과 제 1 캐패시터(Cz)가 직렬 접속된 RC 필터와, 상기 RC 필터와 병렬로 연결된 제 2 캐패시터(Cp)로 연결되는 RC 2차 루프필터로 구성된다.
이처럼 구성되는 도 3의 루프필터(300)에서 출력되는 전압을 기반으로 전달 함수를 구하면, 다음 수학식 3과 같이 나타난다.
Figure pat00003
이때,
Figure pat00004
이고,
Figure pat00005
이다.
상기 수학식 2와 수학식 3을 비교하면, 주파수-압 변환기가 위상고정루프를 더욱 안정하게 동작하도록 한다. Routh-Hurwitz 안정도 판별법에 의하면 루프필터(300)의 저항(Rz), 제 1 캐패시터(Cz)와 제 2 캐패시터(Cp)의 크기에 관계없이 안정하게 동작한다.
따라서 도 4(b)와 같이, 상기 위상주파수검출기(100)가 두 입력 신호의 차이를 감지하면 업/다운 출력 신호를 생성하고, 상기 생성된 업/다운 출력 신호가 차지 펌프(200)의 전류를 상기 루프필터(300)로 흐르게 한다. 이 전류는 상기 루프필터(300)의 저항(Rz) 및 제 1, 2 캐패시터(Cz)(Cp)에 전압이 발생하도록 한다. 이때, 저항(Rz) 값에 비례하는 전압이 “Vproportional”이고, 제 1, 2 커패시터(Cz)(Cp)에 축적되는 전압이 “Vintergral"일 때, 이 두 전압의 합이 전압제어발진기(400)의 출력 주파수와 위상을 결정한다.
또 다른 실시예로, 도 5와 같이, 루프필터(300)는 저항(Rz)과 제 1 캐패시터(Cz)가 직렬 접속된 RC 필터와, 상기 RC 필터와 병렬로 각각 연결된 제 2 캐패시터(Cp) 및 제 3 캐패시터(C3)와 상기 제 1 RC 루프필터 및 제 2 RC 루프필터 사이에 저항(R3)이 직렬로 접속된 RC 2차 루프필터로 구성된다.
이처럼 구성되는 도 5의 루프필터(300)에서 출력되는 전압을 기반으로 전달 함수를 구하면, 다음 수학식 4와 같이 나타난다.
Figure pat00006
이때,
Figure pat00007
이고,
Figure pat00008
이고,
Figure pat00009
이다.
상기 수학식 2와 수학식 4를 비교하면, 주파수-전압 변환기가 위상고정루프를 더욱 안정하게 동작하도록 한다.
Figure pat00010
의 위치를
Figure pat00011
에 가깝게 하여 잡음 제거를 더 잘할 수 있도록 한다.
또 다른 실시예로, 도 6과 같이, 루프필터(300)는 전하펌프(200)의 출력단과 병렬로 각각 연결된 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3)와 상기 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3) 사이에 저항(R3)이 직렬로 접속된 RC 루프필터로 구성된다.
이처럼 구성되는 도 6의 루프필터(300)에서 출력되는 전압을 기반으로 전달 함수를 구하면, 다음 수학식 5와 같이 나타난다.
Figure pat00012
주파수-전압 변환기가 없는 기존의 위상고정루프 구조에서는 도 6의 루프 필터를 사용하면 위상고정루프가 안정하게 동작을 하지 못한다. 상기 수학식 2와 수학식 5를 비교하면, Routh-Hurwitz 안정도 판별법을 사용하여 주파수-전압 변환기가 포함된 위상고정루프가 안정하게 동작 할 수 있는 조건을 구할 수 있다. 이 구조는 잡음 제거를 더 잘할 수 있도록 한다.
또 다른 실시예로, 도 7과 같이, 루프필터(300)는 전하펌프(200)의 출력단과 병렬로 각각 연결된 제 1 캐패시터(Cp), 제 2 캐패시터(C3) 및 제 2 캐패시터(C4)와 상기 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3) 사이에 제 1 저항(R3)이 직렬로 접속되고, 상기 제 2 캐패시터(C3) 및 제 3 캐패시터(C4) 사이에 제 2 저항(R4)이 직렬로 접속된 RC 루프필터로 구성된다.
이처럼 구성되는 도 7의 루프필터(300)에서 출력되는 전압을 기반으로 전달 함수를 구하면, 다음 수학식 6과 같이 나타난다.
Figure pat00013
이때,
Figure pat00014
이고,
Figure pat00015
이다.
주파수-전압 변환기가 없는 기존의 위상고정루프 구조에서는 도 7의 루프 필터를 사용하면 위상고정루프가 안정하게 동작을 하지 못한다. 상기 수학식 2와 수학식 6을 비교하면, Routh-Hurwitz 안정도 판별법을 사용하여 주파수-전압 변환기가 포함된 위상고정루프가 안정하게 동작 할 수 있는 조건을 구할 수 있다. 이 구조는 -80dBc/Hz의 기울기로 잡음 제거를 할 수 있도록 한다.
도 8(a)는 도 2 의 주파수-전압 변환기(FVC) 구조를 상세히 나타낸 회로도이고, 도 8(b)는 주파수-전압 변환기(FVC)에 입력되는 제어신호 생성 회로도이며, 도 8(c)는 도 8(b)의 제어신호 생성 회로에서 생성된 제어 신호 타이밍도이다.
도 8(a)와 같이, 주파수-전압 변환기(FVC)(600)는 두 개의 NMOS(mn) 및 PMOS 트랜지스터(mp)와, 두 개의 커패시터(Cx)(Cy)와, 하나의 샘플링 스위치로 구성된다.
이때, 상기 두 개의 NMOS 트랜지스터(mn) 및 PMOS 트랜지스터(mp)는 드레인 단이 서로 연결되고 일 측이 접지전위와 접속되는 인버터 회로로 구성되며, 상기 PMOS 트랜지스터(mp)는 게이트 단으로 입력되는 전압제어발진기(400)에서 출력되는 주파수(Fout)를 통해 스위칭되고, 상기 NMOS 트랜지스터(mn)는 게이트 단으로 입력되는 제어신호 생성부에서 생성된 제 2 제어신호(Φ2)를 통해 스위칭된다.
상기 샘플링 스위치는 적어도 하나 이상의 보상 트랜지스터를 양쪽으로 덧붙여 변형시킨 CMOS 트랜스미션 게이트로 구성되며, 일 측은 상기 NMOS 트랜지스터(mn) 및 PMOS 트랜지스터(mp)의 드레인 단에 연결되고 다른 일 측은 전압제어발진기(400)로 피드백되는 출력단에 연결된다. 그리고 게이트 단으로 입력되는 제어신호 생성부에서 생성된 제 1 제어신호(Φ1) 및 제 1 제어신호(Φ1)의 인버터를 통해 스위칭된다.
그리고 상기 두 개의 커패시터(Cx)(Cy)는 상기 샘플링 스위치 앞단과 뒷단에 각각 일 측이 연결되고, 다른 일 측은 접지 전위와 접속되어 있다.
또한 상기 제어신호 생성부는 도 8(b)와 같이, 3개의 인버터와 2개의 논리곱 게이트로 구성되어, 상기 전압제어발진기(400)에서 출력되는 주파수(Fout)를 입력으로 도 8(c)와 같이 제 1 제어신호(Φ1)와, 상기 제 1 제어신호(Φ1)보다 소정시간 지연되는 제 2 제어신호(Φ2)를 생성한다. 즉 제 1 제어신호(Φ1) 및 제 2 제어신호(Φ2)를 서로 중첩되는 부분이 없도록 하여 제 1 제어신호(Φ1) 및 제 2 제어신호(Φ2)를 생성한다.
이처럼, 상기 제어신호 생성부는 간단한 2분주기를 이용하여 전압제어발진기(400) 출력의 하이/로우 비율이 일정하게 되도록 한다.
이와 같이 구성된 본 발명에 따른 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 9 는 본 발명의 실시예에 따른 주파수-위상고정루프에서 루프필터와 주파수-전압 변환기의 출력 신호와 발진의 개념적인 입력 전압을 나타낸 타이밍도이다.
도 9에서 보여주는 것과 같이, 위상주파수검출기(100)에서 출력되는 업신호에 따라 차지 펌프(200)의 전류가 루프필터(300) 내의 제 2 캐패시터(Cp)로 흘러가 전압상승을 가져온다. 그리고 전압이 상승하면 전압제어발진기(400)의 출력 주파수(Fout)가 증가하는데, 이 증가된 주파수에 의해 주파수-전압 변환기(600)의 출력 전압(VFVC)은 하강한다. 그리고 이 출력 전압(VFVC)은 전압제어발진기(400)의 출력 주파수(Fout)를 낮아지게 한다.
한편, 상기 주파수-전압 변환기(600)는 전압제어발진기(400)에서 출력되는 주파수(Fout)의 값이 로우(low)일 때, PMOS 트랜지스터(mp)가 동작되고, 커패시터 Cx에 전하가 충전된다. 그리고 전압제어발진기(400)에서 출력되는 주파수(Fout)의 값이 하이(high)일 때, NMOS 트랜지스터(mn)는 동작을 멈추고, 제 1 제어신호(Φ1)에 의해 커패시터 Cx에 충전된 전하가 Cy와 공유하며, 제 2 제어신호(Φ2)에 의해 커패시터 Cx에 있던 전하가 방전된다.
따라서 주파수-전압 변환기(600)의 출력 전압(VFVC)은 전압제어발진기(400)에서 출력되는 주파수(Fout)의 주기에 의해 결정된다. 즉, 상기 주파수(Fout)가 상승하면 주파수-전압 변환기(600)의 출력 전압은 상승하여 링 발진의 출력 주파수가 감소하도록 한다. 그리고 주파수(Fout)가 하강하면 주파수-전압 변환기(600)의 출력 전압은 하강하여 링 발진의 출력 주파수가 증가하도록 한다.
이처럼, 링 발진기 출력 주파수가 변하면 주파수-전압 변환기(600)는 보상기로 동작하여 잡음을 줄이는 역할을 하게 된다.
다음 수학식 7을 이용하여 기존의 RC 루프 필터를 가진 위상고정루프(PLL) 전달함수와 본 발명에 따른 주파수-위상고정루프(F-PLL)의 전달함수를 비교하면 다음과 같은 유효 저항(R)을 구할 수 있다.
Figure pat00016
여기서, N은 분주비, Ip는 전하펌프의 전류, K는 주파수-전압 변환기의 이득, Kvco2는 주파수-전압 변환기(600)에 의한 발진기 이득이며, Kvco1은 루프 필터에 의한 발진기 이득이다.
이때, 상기 주파수-전압 변환기(600)의 이득(K)은 다음 수학식 8을 통해 계산된다.
Figure pat00017
여기서 IFVC는 Cx,로 공급되는 전류이며, Tout은 PMOS 트랜지스터(mp)에 인가되는 입력신호의 주기, K’는 Cx와 Cy와의 비율이다.
이처럼, 본 발명에 따른 주파수-위상고정루프에서 전압-주파수 변환기(600)는 루프필터(300)의 유효 저항(R)의 역할도 하고, 위상고정루프에서 가장 잡음원인 전압제어발진기(400)의 잡음도 줄여주는 기능도 가지고 있다.
도 10 은 본 발명에 따른 주파수-위상고정루프와 기존의 위상고정루프의 전달 함수를 나타낸 그래프이다.
도 10과 같이, 본 발명에 따른 주파수-위상고정루프의 전달함수는 기존의 위상고정루프의 전달함수의 크기보다 대역폭 근처에서 최대 25dB 이상의 작은 값을 가지는 것을 알 수 있다. 이는 본 발명의 구조가 대역폭 근처의 주파수 영역에서는 모든 잡음들의 크기를 줄일 수 있다는 것을 뜻한다.
그러므로 전압제어발진기(400)를 제외한 잡음을 줄이기 위해 전체 위상고정루프를 좁은 대역폭을 가지게 하고 링 발진기인 전압제어발진기(400)와 주파수-전압 변환기(600) 루프는 넓은 대역폭을 갖게 하여 전압제어발진기(400) 잡음을 줄일 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술적 분야의 통상의 지식을 가진자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (12)

  1. 주파수-위상고정루프{Frequency-Phase-Locked Loop)에 부여되는 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DOWN)를 출력하는 위상주파수검출기와,
    상기 위상주파수검출기에서 출력되는 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프와,
    상기 차지 펌프에서 출력되는 전류를 평활하여 전압을 출력하는 루프필터와,
    상기 루프필터에서 출력되는 전압에 기초한 주파수를 출력하는 전압제어발진기와,
    상기 전압제어발진기의 출력 주파수를 분주하여 상기 위상주파수검출기로 피드백시키는 분주기와,
    상기 전압제어발진기에 출력 주파수에 상응하는 전압을 생성하고, 생성된 전압을 상기 전압제어발진기로 피드백시켜 전압제어발진기의 잡음을 제거하는 주파수-전압 변환기를 포함하여 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  2. 제 1 항에 있어서,
    상기 전압제어발진기는 링 발진기, LC 발진기 중 어느 하나인 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  3. 제 1 항에 있어서,
    상기 주파수-전압 변환기와 전압제어발진기의 내부 루프는 주파수-위상고정루프 전체의 폐루프와는 독립적으로 부귀환 폐루프로 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  4. 제 1 항에 있어서, 상기 루프필터는
    저항(Rz)과 제 1 캐패시터(Cz)가 직렬 접속된 RC 필터와,
    상기 RC 필터와 병렬로 연결된 제 2 캐패시터(Cp)로 연결되는 RC 2차 루프필터로 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  5. 제 1 항에 있어서,
    상기 루프필터는 일 단은 전하펌프의 출력단과 접촉되고, 다른 일 단은 접지 전위와 접속되는 하나의 커패시터(C)로 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  6. 제 1 항에 있어서, 상기 루프필터는
    저항(Rz)과 제 1 캐패시터(Cz)가 직렬 접속된 RC 필터와,
    상기 RC 필터와 병렬로 각각 연결된 제 2 캐패시터(Cp) 및 제 3 캐패시터(C3)와 상기 제 1 RC 루프필터 및 제 2 RC 루프필터 사이에 저항(R3)이 직렬로 접속된 RC 2차 루프필터로 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  7. 제 1 항에 있어서, 상기 루프필터는
    전하펌프(200)의 출력단과 병렬로 각각 연결된 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3)와 상기 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3) 사이에 저항(R3)이 직렬로 접속된 RC 루프필터로 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  8. 제 1 항에 있어서, 상기 루프필터는
    전하펌프의 출력단과 병렬로 각각 연결된 제 1 캐패시터(Cp), 제 2 캐패시터(C3) 및 제 2 캐패시터(C4)와, 상기 제 1 캐패시터(Cp) 및 제 2 캐패시터(C3) 사이에 제 1 저항(R3)이 직렬로 접속되고, 상기 제 2 캐패시터(C3) 및 제 3 캐패시터(C4) 사이에 제 2 저항(R4)이 직렬로 접속된 RC 루프필터로 구성되는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  9. 제 1 항에 있어서, 상기 주파수-전압 변환기는
    드레인 단이 서로 연결되고 일 측이 접지전위와 접속되는 인버터 회로로 구성되며, 게이트 단으로 입력되는 전압제어발진기에서 출력되는 주파수를 통해 스위칭되는 PMOS 트랜지스터 및 게이트 단으로 입력되는 제어신호 생성부에서 생성된 제 2 제어신호를 통해 스위칭되는 NMOS 트랜지스터와,
    적어도 하나 이상의 보상 트랜지스터를 양쪽으로 덧붙여 변형시킨 CMOS 트랜스미션 게이트로 구성되며, 일 측은 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 드레인 단에 연결되고 다른 일 측은 전압제어발진기로 피드백되는 출력단에 연결되며, 게이트 단으로 입력되는 제어신호 생성부에서 생성된 제 1 제어신호 및 제 1 제어신호의 인버터를 통해 스위칭되는 샘플링 스위치와,
    상기 샘플링 스위치 앞단과 뒷단에 각각 일 측이 연결되고, 다른 일 측은 접지 전위와 접속되는 두 개의 커패시터를 포함하는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  10. 제 9 항에 있어서,
    상기 제어신호 생성부는 3개의 인버터와 2개의 논리곱 게이트로 구성되어, 상기 전압제어발진기에서 출력되는 주파수를 입력으로 제 1 제어신호(Φ1)와, 상기 제 1 제어신호(Φ1)보다 소정시간 지연되는 제 2 제어신호(Φ2)를 생성하는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  11. 제 10 항에 있어서,
    상기 제어신호 생성부에서 생성되는 제 1 제어신호(Φ1) 및 제 2 제어신호(Φ2)는 서로 중첩되는 부분이 없는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
  12. 제 10 항에 있어서,
    상기 제어신호 생성부는 2분주기를 이용하여 전압제어발진기 출력의 하이/로우 비율이 일정하게 유지시키는 것을 특징으로 하는 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프.
KR1020100087469A 2010-05-27 2010-09-07 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프 KR101252048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100049864 2010-05-27
KR20100049864 2010-05-27

Publications (2)

Publication Number Publication Date
KR20110130330A true KR20110130330A (ko) 2011-12-05
KR101252048B1 KR101252048B1 (ko) 2013-04-12

Family

ID=45499186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087469A KR101252048B1 (ko) 2010-05-27 2010-09-07 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프

Country Status (1)

Country Link
KR (1) KR101252048B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480621B1 (ko) * 2013-06-21 2015-01-08 부경대학교 산학협력단 지연 고정 루프를 이용하는 클럭 발생기
KR20160093953A (ko) * 2015-01-30 2016-08-09 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치
CN114759916A (zh) * 2022-03-28 2022-07-15 北京时代民芯科技有限公司 一种sram用快速热启动pll结构及快速热启动方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101647407B1 (ko) 2014-04-30 2016-08-23 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치
WO2015167109A1 (ko) * 2014-04-30 2015-11-05 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR101664796B1 (ko) 2014-08-19 2016-10-11 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR101624629B1 (ko) 2014-08-29 2016-05-26 부경대학교 산학협력단 위상고정루프 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012923B1 (ko) * 1994-09-16 1996-09-25 삼성전자 주식회사 위상 고정 루프
US6483388B2 (en) * 2000-06-21 2002-11-19 Research In Motion Limited Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101480621B1 (ko) * 2013-06-21 2015-01-08 부경대학교 산학협력단 지연 고정 루프를 이용하는 클럭 발생기
KR20160093953A (ko) * 2015-01-30 2016-08-09 부경대학교 산학협력단 복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치
CN114759916A (zh) * 2022-03-28 2022-07-15 北京时代民芯科技有限公司 一种sram用快速热启动pll结构及快速热启动方法
CN114759916B (zh) * 2022-03-28 2023-11-21 北京时代民芯科技有限公司 一种sram用快速热启动pll结构及快速热启动方法

Also Published As

Publication number Publication date
KR101252048B1 (ko) 2013-04-12

Similar Documents

Publication Publication Date Title
KR101190313B1 (ko) 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
US8085101B2 (en) Spread spectrum clock generation device
KR101252048B1 (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
JP6121749B2 (ja) フェーズロックドループ
US7602253B2 (en) Adaptive bandwidth phase locked loop with feedforward divider
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
US8890626B2 (en) Divider-less phase locked loop (PLL)
CN107634759A (zh) 一种自适应环路带宽的锁相环电路
US9231604B2 (en) Multi-phase clock generator
US6674824B1 (en) Method and circuitry for controlling a phase-locked loop by analog and digital signals
JP2006295343A (ja) スイッチトキャパシタフィルタ及びフィードバックシステム
US10389368B1 (en) Dual path phase-locked loop circuit
US8547150B2 (en) Phase-locked loop with two negative feedback loops
US6529084B1 (en) Interleaved feedforward VCO and PLL
US8344812B2 (en) Loop filter and voltage controlled oscillator for a phase-locked loop
US8643402B2 (en) Phase frequency detector circuit
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
RU2455755C1 (ru) Кольцевой кмоп генератор, управляемый напряжением
KR100531457B1 (ko) 다 위상 클럭신호 발생을 위한 발진기가 배제된 지연 동기루프
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
US8664991B1 (en) Apparatus and methods for phase-locked loops
US8106687B2 (en) Spread spectrum clock system and spread spectrum clock generator
US9787249B2 (en) System and method for controlling a voltage controlled oscillator
US9559709B1 (en) Digitally controlled oscillator (DCO) for a phase locked loop (PLL) system
JP2013016995A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 7