CN114759916B - 一种sram用快速热启动pll结构及快速热启动方法 - Google Patents

一种sram用快速热启动pll结构及快速热启动方法 Download PDF

Info

Publication number
CN114759916B
CN114759916B CN202210316283.5A CN202210316283A CN114759916B CN 114759916 B CN114759916 B CN 114759916B CN 202210316283 A CN202210316283 A CN 202210316283A CN 114759916 B CN114759916 B CN 114759916B
Authority
CN
China
Prior art keywords
voltage
frequency
input
hot start
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210316283.5A
Other languages
English (en)
Other versions
CN114759916A (zh
Inventor
陆时进
刘劭璠
陈雷
刘琳
胡春艳
刘晨静
任荣康
赵佳
郑涛
黄新壮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202210316283.5A priority Critical patent/CN114759916B/zh
Publication of CN114759916A publication Critical patent/CN114759916A/zh
Application granted granted Critical
Publication of CN114759916B publication Critical patent/CN114759916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。

Description

一种SRAM用快速热启动PLL结构及快速热启动方法
技术领域
本发明涉及一种SRAM用快速热启动PLL结构及快速热启动方法，属于集成电路技术领域。
背景技术
PLL(Phase Locked Loop：锁相环)电路包括鉴相器、电荷泵和压控振荡器、分频器等，由它们构成环路。SRAM中应用的PLL锁相环，输入频率信号要求较高的频率稳定度。在SRAM同步时序电路中，随着纳米工艺技术的应用，电路的相互干扰和寄生电容等因素的影响使得输入频率信号容易产生异常，如出现输入信号中断变为固定信号或频率大幅漂移、相位漂移等异常信号导致PLL失锁，PLL需要从新开始调整，在反复经历相位比较和频率调整之后最终锁定，需要重新调节产生稳定的频率信号输出就需要几十毫秒的延时，导致器件初始化或中断重启需要等待的时间较长。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，针对在SRAM中输入频率信号异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，提供了一种SRAM用快速热启动PLL结构及快速热启动方法，在现有PLL的结构上加入了热启动控制电路，放置于电荷泵和压控振荡器之间，当PLL的输入频率信号异常时，热启动控制电路产生一个可设定的基础电压，通过压控振荡器产生一个基础频率，在这个基础上频率开始调频调相可以大幅减少PLL锁定时间。本发明的快速热启动PLL结构，可以大幅减少PLL锁定时间。
本发明目的通过以下技术方案予以实现：
一种SRAM用快速热启动PLL结构，包括鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器；
鉴相器，用于比较输入的时钟信号和反馈信号；
电荷泵，用于根据鉴相器的输出信号生成电压信号，输出给热启动控制电路；
热启动控制电路，用于生成控制电压输出给压控振荡器；当输入频率异常时，热启动电路输出一个固定的基础电压；
压控振荡器，用于根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；
分频器，产生反馈信号到鉴相器。
优选的，所述鉴相器检测输入频率及相位差，然后输出。
优选的，所述分频器还用于分出SRAM所需要的频率。
优选的，所述热启动控制电路包括运放电路、热启动负反馈电路、负反馈电压调节电路；
运放电路包括运算放大器、输入电压产生模块、NMOS管M5；
热启动负反馈电路包括PMOS管M1和PMOS管M2；
负反馈电压调节电路包括NMOS管M3和NMOS管M4；
输入电压产生模块输出端Vm连接运算放大器的正输入端，输入电压产生模块输出端Vn连接M5的源极，M1和M2的漏极连接运算放大器的负输入端Vb，电荷泵生成的电压信号控制M5的栅极，运算放大器输出节点为Vo；
M1的源极接电源VDD，漏极与M2的漏极连接，M2的源极接地，Vo控制M1的栅极，参考电压Vref控制M2的栅极；
M4的源极接地，M4的漏极与M3的源极连接，M3的漏极接Vb，外部输入调节码ADJ控制M3的栅极，参考电压Vref控制M4的栅极。
优选的，输入电压产生模块中的电源电压通过电阻分压产生两个输入电压信号Vm和Vn，其中Vm直接连接运算放大器的正输入端，Vn通过M5接入运算放大器的负输入端。
优选的，输入频率正常时，电荷泵产生的Vi信号控制M5导通；输入频率异常时，电荷泵产生的Vi信号控制M5关闭，运算放大器输出节点Vo电平降低，M1导通，运算放大器的正负输入端比较后输出Vo，形成负反馈回路，其中Vo为基础电压。
优选的，所述基础频率根据PLL的自激功耗、再定锁定时间进行设定。
一种PLL结构快速热启动方法，采用上述的PLL结构，包括：
利用鉴相器，比较输入的时钟信号和反馈信号，检测输入频率及相位差后输出；
电荷泵根据鉴相器的输出信号生成电压信号，输出给热启动控制电路；
热启动控制电路生成控制电压输出给压控振荡器；
压控振荡器根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；
分频器产生反馈信号到鉴相器。
优选的，当鉴相器的输入频率异常时，压控振荡器产生基础频率，在输入频率正常后，PLL在基础频率上开始调频调相。
优选的，对于所述压控振荡器，当输入固定的基础电压时，输出基础频率。
本发明相比于现有技术具有如下有益效果：
(1)本发明所述电路结构在PLL的输入频率发生异常(输入信号频率低于基础频率或直接变为固定信号)时能够提供一个可控的基础电压，通过压控振荡器产生一个持续振荡的基础频率，当输入恢复后，PLL将在这个频率基础上开始调频调相，可以大幅减少PLL再次锁定时间；
(2)本发明所述电路结构提供了一个可调节基础电压的控制电路，通过ADJ调节码及Vref参考电压调整结构获取基础电压，从而控制输出的基础频率，满足实际需求；
(3)本发明所述ADJ调节码是可外部输入的控制信号码，用于控制M3的手指导通个数，用于调整调整PLL失锁后的自稳频率，是一种细调；
(4)本发明所述Vref信号为外部输入参考电压，一般用LDO的基准提供电压，用于控制M2、M4的导通电流，为热启动控制电路提供参考基准电压。
附图说明
图1为本发明实施例提供的快速热启动PLL结构的结构示意图；
图2位热启动控制电路示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步详细描述。
高速SRAM在高频工作模式下时钟输入频率异常(输入信号频率低于基础频率或直接变为固定信号)后重启PLL需要较长时间，本发明提供了一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器。热启动控制电路是一个产生基础频率的控制电压产生模块。SRAM输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，热启动控制电路会产生一个基础频率的控制电压给压控振荡器，保持PLL在一个设定的基础频率上进行自激振荡，当外部输入频率正常后，PLL将在这个频率基础上开始调频调相，快速进入再次锁定状态，该结构可以让SRAM更快速的进入正常工作状态。
实施例1：
图1为本发明实施例一提供的快速热启动PLL结构的结构示意图。
如图1所示，本实施例提供的一种SRAM用快速热启动PLL结构，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器；其中，
鉴相器有输入时钟频率信号和分频信号两个输入，比较两者频率及相位之后，把差值输出。
电荷泵连接鉴相器的输出，把相位差转化为电压输出。
运放电路101的输入信号Vi由前级电荷泵输出的压力控制，参考电压Vref作为运放电路101工作时的电压基准，Vi控制运算放大器的一端输入电压Vb，另一端输入电压为Vm,两者进行比较并生成一个控制电压信号Vo。Vo成为压控振荡器的输入，再经过分频器分频为电路提供各种需要的频率信号，并负反馈一个频率信号给鉴相器，完成锁相。Vo信号除了成为压控振荡器的控制电压外，还会连接一个热启动控制电路，形成负反馈回路产生一个在输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时有效的基础频率的控制电压。
如图2所示，本实施例提供的一种热启动控制电路，热启动控制电路包括：运放电路101、热启动负反馈电路102、负反馈电压调节电路103。运放电路101包括运算放大器、输入电压产生模块和NMOS管M5；热启动负反馈电路102包括PMOS管M1和M2；负反馈电压调节电路103包括NMOS管M3、M4。
运放电路101中，输入电压产生模块输出端Vm连接运算放大器的正输入端，输入电压产生模块输出端Vn连接NMOS管M5源极，PMOS管漏极连接运算放大器的负输入端，负输入端节点为Vb,Vi信号控制NMOS管栅极，运算放大器输出节点为Vo。
热启动负反馈电路102中，PMOS管源极接电源VDD，漏极接NMOS管M2漏极，NMOS管M2源极接地，M1、M2漏极输出节点连接节点Vb，Vo控制PMOS管栅极，Vref信号控制NMOS管M2栅极。
负反馈电压调节电路103中，NMOS管M4源极接地，漏接接NMOS管M3源极，NMOS管M3漏极接节点Vb，ADJ信号控制NMOS管M3栅极，Vref信号控制NMOS管M4栅极。
进一步说明，输入频率正常时，Vi为一可控的电平值，控制NMOS管M5导通状态，NMOS源极是输入电压产生模块的电阻分压电路产生，漏极输出连接运算放大器的负输入端，漏极节点电压为Vb，Vb和Vm输入通过运算放大器进行放大输出Vo。
在输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，Vi为低电平，控制的NMOS管M5关断，运算放大器输出Vo为低电平，此时Vo控制的PMOS管M1打开，输出电压Vb，Vb节点电压和Vm输入通过运算放大器放大产生Vo信号，形成负反馈回路，控制压控振荡器输出基础频率。
节点电压Vb可以通过ADJ调节，PMOS管M1和NMOS管M3分压，调节Vb处的电压值，控制输出的控制电压Vo从而调节压控振荡器的频率输出。Vref通过控制NMOS管M2、M4来调节反馈节点Vb的电压。这样可以在输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时获得一个可调节的控制电压Vb和基础频率f，维持压控振荡器的振荡，当外部输入恢复时，则压控振荡器能快速变化调节，PLL能快速进入锁定状态。
实施例2：
一种SRAM用快速热启动PLL结构及快速热启动方法，包括：鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器；其中，
所述鉴频鉴相器，用于比较输入的时钟信号的频率与相位和反馈信号的频率与相位以检测频率与相位差，并转换成电压信号输出；
所述电荷泵，用于根据所述鉴相器输出信号生成电压；
所述热启动控制电路，是一个基础频率的控制电压产生模块，在输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，产生一个控制电压输出给压控振荡器，得到一个基础频率，在输入频率正常后可以快速完成锁相功能，达到热启动的目的。
所述压控振荡器，用于输出与控制电压相应的频率，随之变化。
所述分频器，用于分出SRAM各模块所需要的频率，并产生反馈信号到鉴相器。
所述热启动控制电路由运放电路101、热启动负反馈电路102、负反馈电压调节电路103。
运放电路101中的输入电压产生模块，由电源电压通过电阻分压的电路产生两个输入电压信号Vm和Vn，作为运算放大器的正负输入端。因为电源电压VDD数值实际上会有波动，所以NMOS管M5的源极来源是可调节的电阻分压，用来抵消VDD的波动，从而输出稳定的Vo信号，使压控振荡器输出稳定的频率信号。
运放电路101中的运算放大器，比较电阻分压的Vm和Vb的电压值，并将结果放大输出产生Vo信号，即为控制压控振荡器的电压控制信号。输入频率正常时，电流泵产生的Vi信号控制NMOS管M5,输出电压Vb，Vi降低，Vb降低，运算放大器输出Vo升高，例如Vi≤0.7V，Vo≥0.4V，压控振荡器产生＜200MHz的频率；Vi升高，Vb升高，运算放大器输出Vo降低，例如Vi>0.7V，Vo＜0.4V时，压控振荡器产生≥200MHz的频率，可以通过Vi输入使频率变化。
运放电路101中的运算放大器，所述Vi和Vo数值为举例，不是实际值，实际值可调。
所述热启动负反馈模块是一个基础频率的控制电压产生模块，在输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时发挥作用。
当输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时，例如Vi降为低电平，NMOS管M5关闭，运算放大器输出Vo电平降低，控制PMOS管M1导通，PMOS管M1输出节点电压Vb，Vb和电阻分压Vm输入运算放大器，输出一个Vo信号，形成负反馈回路并趋于稳定。这个反馈回路在输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时可以迅速产生一个基础控制电压Vb，并产生一个基础频率f(如200MHz)，在恢复供电后快速完成频率恢复和锁相功能。
所述Vb节点电压值可以通过ADJ信号调节，从而控制输入频率异常(输入信号频率低于基础频率或直接变为固定信号)时输出的基础电压信号Vo，最终控制输出的基础频率f。
ADJ信号为外部输入调节码，用于芯片制造完成后，通过外部码对M3的宽长比进行调节，实现对M3漏极电压Vb的微调，以确定要稳定的输出频率。其中Vref信号为外部输入参考电压，为热启动控制电路提供参考基准电压。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种SRAM用快速热启动PLL结构，其特征在于，包括鉴相器、电荷泵、热启动控制电路、压控振荡器、分频器；
鉴相器，用于比较输入的时钟信号和反馈信号；
电荷泵，用于根据鉴相器的输出信号生成电压信号Vi，输出给热启动控制电路；
热启动控制电路，用于生成控制电压Vo输出给压控振荡器；当鉴相器的输入频率异常时，热启动电路输出一个固定的基础电压；具体的，热启动控制电路包括运放电路、热启动负反馈电路、负反馈电压调节电路；
运放电路包括运算放大器、输入电压产生模块、NMOS管M5；
热启动负反馈电路包括PMOS管M1和NMOS管M2；
负反馈电压调节电路包括NMOS管M3和NMOS管M4；
输入电压产生模块输出端Vm连接运算放大器的正输入端，输入电压产生模块输出端Vn连接M5的源极，M1和M2的漏极连接运算放大器的负输入端Vb，电荷泵生成的电压信号Vi控制M5的栅极，运算放大器输出节点为Vo；M5的漏极连接负输入端Vb；
M1的源极接电源VDD，漏极与M2的漏极连接，M2的源极接地，Vo控制M1的栅极，参考电压Vref控制M2的栅极；
M4的源极接地，M4的漏极与M3的源极连接，M3的漏极接Vb，外部输入调节码ADJ控制M3的栅极，参考电压Vref控制M4的栅极；
输入频率正常时，电荷泵产生的Vi信号控制M5导通；输入频率异常时，电荷泵产生的Vi信号控制M5关闭，运算放大器输出节点Vo电平降低，M1导通，运算放大器的正负输入端比较后输出Vo，形成负反馈回路，其中Vo为基础电压；
压控振荡器，用于根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；
分频器，产生反馈信号到鉴相器。
2.根据权利要求1所述的PLL结构，其特征在于，所述鉴相器检测输入频率及相位差，然后输出。
3.根据权利要求1所述的PLL结构，其特征在于，所述分频器还用于分出SRAM所需要的频率。
4.根据权利要求1所述的PLL结构，其特征在于，输入电压产生模块中的电源电压通过电阻分压产生两个输入电压信号Vm和Vn，其中Vm直接连接运算放大器的正输入端，Vn通过M5接入运算放大器的负输入端。
5.根据权利要求1所述的PLL结构，其特征在于，所述基础频率根据PLL的自激功耗、再定锁定时间进行设定。
6.一种PLL结构快速热启动方法，其特征在于，采用权利要求1至5中任一项所述的PLL结构，包括：
利用鉴相器，比较输入的时钟信号和反馈信号，检测输入频率及相位差后输出；
电荷泵根据鉴相器的输出信号生成电压信号，输出给热启动控制电路；
热启动控制电路生成控制电压输出给压控振荡器；
压控振荡器根据热启动控制电路的输出，产生相应的频率；当鉴相器的输入频率异常时，压控振荡器产生基础频率，以使得在输入频率正常后尽快完成锁相；
分频器产生反馈信号到鉴相器。
7.根据权利要求6所述的快速热启动方法，其特征在于，当鉴相器的输入频率异常时，压控振荡器产生基础频率，在输入频率正常后，PLL在基础频率上开始调频调相。
8.根据权利要求6所述的快速热启动方法，其特征在于，对于所述压控振荡器，当输入固定的基础电压时，输出基础频率。
CN202210316283.5A 2022-03-28 2022-03-28 一种sram用快速热启动pll结构及快速热启动方法 Active CN114759916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210316283.5A CN114759916B (zh) 2022-03-28 2022-03-28 一种sram用快速热启动pll结构及快速热启动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210316283.5A CN114759916B (zh) 2022-03-28 2022-03-28 一种sram用快速热启动pll结构及快速热启动方法

Publications (2)

Publication Number Publication Date
CN114759916A CN114759916A (zh) 2022-07-15
CN114759916B true CN114759916B (zh) 2023-11-21

Family

ID=82327585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210316283.5A Active CN114759916B (zh) 2022-03-28 2022-03-28 一种sram用快速热启动pll结构及快速热启动方法

Country Status (1)

Country Link
CN (1) CN114759916B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110130330A (ko) * 2010-05-27 2011-12-05 부경대학교 산학협력단 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
CN110855291A (zh) * 2019-10-07 2020-02-28 珠海市一微半导体有限公司 一种应用于锁相环系统的锁相加速电路及锁相环系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110130330A (ko) * 2010-05-27 2011-12-05 부경대학교 산학협력단 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
CN110855291A (zh) * 2019-10-07 2020-02-28 珠海市一微半导体有限公司 一种应用于锁相环系统的锁相加速电路及锁相环系统

Also Published As

Publication number Publication date
CN114759916A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
CN101572549B (zh) 自偏置锁相环和锁相方法
US5912574A (en) Dual loop PLL with secondary loop to achieve 50% duty cycle
US10635130B2 (en) Process, voltage and temperature tolerant clock generator
EP4044437A1 (en) Control signal pulse width extraction-based phase-locked acceleration circuit and phase-locked loop system
JP2008219513A (ja) Ｐｌｌ回路
CN100458639C (zh) 一种补偿mos器件栅极漏电流的装置及方法
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
CN109194328B (zh) 高精度片上振荡器
US5463352A (en) Supply voltage tolerant phase-locked loop circuit
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
CN114759916B (zh) 一种sram用快速热启动pll结构及快速热启动方法
JP3561035B2 (ja) 同期クロック生成回路
JP2003173212A (ja) Ｃｍｏｓ基準電圧発生回路及び電源監視回路
CN115395888A (zh) 一种基于周期检测的低功耗高精度rc振荡器
CN116414173B (zh) 减小ldo输出纹波的方法和电路
US9490744B2 (en) Oscillator regulation circuitry and method
CN116827318A (zh) 一种短锁定时间的dcc电路
US20090189650A1 (en) PLL circuit including voltage controlled oscillator having voltage-current conversion circuit
US8598955B2 (en) Phase locked loop with adaptive loop filter
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
JP5338148B2 (ja) 半導体集積回路、温度変化検出方法
CN105099441B (zh) 电荷泵电路和锁相环电路
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
JP2003173213A (ja) バイアス電圧発生回路、半導体装置、ｃｍｏｓ基準電圧発生回路及び電源監視回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant