KR960012923B1 - 위상 고정 루프 - Google Patents

위상 고정 루프 Download PDF

Info

Publication number
KR960012923B1
KR960012923B1 KR1019940023724A KR19940023724A KR960012923B1 KR 960012923 B1 KR960012923 B1 KR 960012923B1 KR 1019940023724 A KR1019940023724 A KR 1019940023724A KR 19940023724 A KR19940023724 A KR 19940023724A KR 960012923 B1 KR960012923 B1 KR 960012923B1
Authority
KR
South Korea
Prior art keywords
frequency
voltage
controlled oscillator
output
voltage controlled
Prior art date
Application number
KR1019940023724A
Other languages
English (en)
Other versions
KR960012733A (ko
Inventor
유승빈
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019940023724A priority Critical patent/KR960012923B1/ko
Publication of KR960012733A publication Critical patent/KR960012733A/ko
Application granted granted Critical
Publication of KR960012923B1 publication Critical patent/KR960012923B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용없음

Description

위상 고정 루프
제1도는 본 발명의 위상 고정 루프의 블럭도이다.
제2A-C도는 제1도에 나타낸 2체배기와 2분주기의 각각의 출력파형을 나타내는 것이다.
제3A-C도는 제1도에 나타낸 위상 비교기의 위상 비교 범위를 나타내는 것이다.
제4도는 제1도에 나타낸 주파수-전압 변환기의 입력 주파수에 대한 전압 출력을 나타내는 그래프이다.
제5도는 제1도에 나타낸 다중 비교기의 시간에 다른 비교기 출력을 나타내는 그래프이다.
제6도는 제1도에 나타낸 조절 스위치 내장형 전압 제어 발진기의 회로도이다.
제7A도는 종래의 전압 제어 발진기의 발진 주파수에 대한 에러 전압의 관계를 나타내는 그래프이다.
제7B도는 제6도에 나타낸 전압 제어 발진기의 발진 주파수에 대한 에러 전압의 관계를 나타내는 그래프이다.
제8A도는 제6도에 나타낸 전압 제어 발진기의 입력단을 바이폴라 트랜지스터로 구성하였을 경우 입력 전압에 대한 출력전류의 관계를 나타내는 그래프이다.
제8B도는 제6도에 나타낸 전압 제어 발진기의 입력단을 MOSFET로 구성하였을 경우 입력 전압에 대한 출력 전류의 관계를 나타내는 그래프이다.
본 발명은 위상 고정 루프에 관한 것으로, 특히 조절 스위치 전압 제어 발진기를 이용한 무조정 위상 고정 루프에 관한 것이다.
종래의 위상 고정 루프에서 고정 주파수 범위가 넓어지는 경우 전압 제어 발진기의 선형 영역이 넓어져야 한다. 이때 전압 제어 발진기의 선형성 및 잡음 특성이 저하되는 문제가 발생한다.
일반적으로, 영상 신호계의 위상 고정 루프의 입력 주파수에 대한 펄스폭과 주기의 비는 약 92퍼센트를 가지고 있어 고정 주파수의 범위가 작게 되고, 펄스폭과 주기의 비가 50퍼센트에 비해 위상 비교되는 폭이 매우 좁은 관계로 루프 필터, 및 에러 전압을 제어하기에 어려움이 따른다.
또한, 종래의 바이폴라 트랜지스터로 전압 제어 발진기의 입력단을 구성하는 경우에는 선형 영역이 ±2VT즉, 100mV로 고정된다는 문제점이 있었다.
본 발명의 목적은 발진 주파수의 기존 선형 범위를 만족하면서 조절 스위치에 따른 발진 주파수를 천이시킬 수 있는 위상 고정 루프를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 위상 고정 루프는 입력되는 신호를 2분주하기 위한 주파수 2분주수단, 상기 2분주수단의 출력신호를 2체배하기 위한 2체배수단, 소정 주파수로 발진하는 전압 제어 발진기, 상기 2체배수단과 상기 전압 제어 발진기의 출력신호의 위상을 비교하기 위한 위상 검파수단, 상기 위상 검파수단의 출력신호를 필터링하여 상기 전압 제어 발진기에 인가하기 위한 루프 필터, 상기 2체배수단의 출력 주파수 신호를 전압신호로 변환하기 위한 주파수-전압 변환수단, 상기 주파수-전압 변환수단의 출력신호를 다중 비교하여 상기 전압 제어 발진기의 제1,2조절 스위치 제어신호를 발생하기 위한 다중 비교수단을 구비한 것을 특징으로 한다.
첨부된 도면을 참고로 하여 본 발명의 위상 고정 루프를 설명하면 다음과 같다.
제1도는 본 발명의 조절 스위칭 내장형 위상 고정 루프의 블럭도이다.
제1도에 있어서, 위상 고정 루프는 위상 검파기(10), 루프 필터(20), 전압 제어 발진기(30), 다중 비교기(40), 주파수-전압 변환기(50), 2체배기(60), 및 2분주기(70)으로 구성되어 있다.
상기 구성의 기능을 설명하면 다음과 같다.
2분주기(70)는 입력 주파수를 2분주한다. 2체배기(60)는 2분주된 신호를 2체배한다. 전압 제어 발진기(30)는 입력 제어전압(Ve)에 의해서 발진한다. 위상 검파기(10)는 2체배기(60)와 전압 제어 발진기(30)의 출력신호를 각각 입력하여 위상을 비교하여 위상차 신호를 출력한다. 루프 필터(20)는 위상차 신호를 입력하고 고조파 성분이 제거된 에러 전압(Ve)을 전압 제어 발진기(30)로 출력한다. 주파수-전압 변환기(50)는 2체배기(60)의 출력 주파수신호를 전압신호로 변환한다. 다중 비교기(40)는 주파수-전압 변환기(50)의 전압신호를 입력하여 전압 단계를 형성하여 전압 제어 발진기(30)를 제어한다.
제2A도는 제1도에 나타낸 블럭도의 입력 주파수를 나타내는 것이고, 제2B도는 제1도에 나타낸 블럭도의 2분주기(70)의 출력파형을 나타내는 것이고, 제2C도는 제1도에 나타낸 블럭도의 2체배기(60)의 출력파형을 나타내는 것이다.
제3A도는 기존의 위상 고정 루프에서 2분주기(70)와 2체배기(60)가 없을 때, 위상 검파기(10)로 입력되는 파형을 나타내는 것이고, 제3B도는 전압 제어 발진기(30)의 출력으로, 위상 검파기(10)로 입력되는 파형을 나타내는 것이다. 제3C도는 2분주기(70)와 2체배기(60)를 통과하였을 경우에 위상 검파기(10)로 입력되는 파형을 나타내는 것이다.
본 발명에서는 위상 검파기(10)가 제3B도와 제3C도의 파형의 위상을 비교하는 기능을 수행한다.
제4도는 입력 주파수 대 주파수-전압 변환기 출력의 관계를 나타내는 그래프이다.
제4도에 있어서, 입력 주파수(f2)에서는 전압(V1)이고, 입력 주파수(f3)에서는 전압(V2)가 된다. 즉, 주파수에 따라 전압이 선형적으로 증가하게 된다.
제5도는 시간에 따른 비교기의 출력의 변화를 나타내는 그래프이다.
제5도에 있어서, 시간(t1)에서 전압이 직선적으로 상승하다가 일정하게 되고, 시간(t2)에서 전압이 직선적으로 상승하다가 일정하게 된다. 즉, 비교기는 멀티 문턱 전압 다중 비교기로 구현하여 전압 스텝을 형성하여 전압 제어 발진기의 조절 스위치를 제어하게 된다.
제6도는 본 발명의 위상 고정 루프의 전압 제어 발진기의 회로도이다.
제6도에 있어서, 전압 제어 발진기는 전압 제어 발진기 입력단(100), 조절 스위치 및 바이어스단(200), 조절스위치(A,B), 정전류원(10,11,13), 저항(R5,R6,R11,R15), 트랜지스터들(Q9,Q11,Q7,Q12,Q13,Q14), 및 캐패시터(C)로 구성되어 있다.
전압 제어 발진기 입력단(100)은 MOS 트랜지스터(M1,M2)와 정전류원(I)로 구성되고, 조절 스위치 및 바이어스단(200)은 트랜지스터들(Q1,Q2,Q3,Q4,Q5,Q6,Q8,Q10,Q15,Q16,Q17), 저항들(R1,R2,R3,R4,R7,R8,R9,R10,R12,R13,R14), 및 정전류원(14,15,16)으로 구성되어 있다.
상기 구성의 동작을 설명하면 다음과 같다.
제6도의 전압 제어 발진기는 에미터 커플드 멀티 바이브레이터(emitter coupled multi vibrator)형으로 발진 주파수로 되어 I*의 값에 따라 주파수가 결정된다. 이때 조절 스위치(A,B)를 온 또는 오프 동작하게 하여 I*값을 I0, I1, I2로 흐르게 할 수 있어서 발진 주파수가 제6B도에 나타낸 것과 같이 f1, f2, f3로 변화시킬 수 있게 하였다.
이는 조절 스위치로 발진기의 선형성을 유지하면서 발진 주파수를 천이시킴으로 종래 회로의 선형성 문제를 해결하였다.
무조정 위상 고정 루프를 위하여 입력 주파수를 주파수-전압 변환기(50)와 다중 비교기(40)를 거친 후 전압 제어 발진기(30)의 스위치단에 연결하였다.
전압-주파수 변환기(50)는 적분기로 구현하고, 다중 비교기(40)는 멀티-문턱 전압 다중 비교기(40)로 구현하여 제5도에 나타낸 것과 같이 입력 주파수에 따른 전압 출력을 다중 비교기(40)를 거쳐 전압 스텝을 형성하여 발진기 스위치를 제어할 수 있게 구현하였다.
제6도의 전압 제어 발진기의 입력단을 MOSFET로 구성하였고, 종래의 바이폴라 트랜지스터로 입력단을 구성하면 전류 Io는 IC1-IC2, 전압 Vid는 Vi1-Vi2가 된다.
전류가 되어 선형 영역이 ±2VT=102mV로 고정된다. 즉, 제8A도와 같이 나타내어진다.
입력단을 MOSFET로 구성하면에서 제8B도에 나타낸 것과 같이 된다. 이 식은 Vid=±에서 제8B도와 같이 된다. 따라서, ISS값을 변화시켜 선형 영역을 변화시킬 수 있게 하였다.
이것은 전압 제어 발진기의 선형 영역을 제어할 수 있게 되어 위상 고정 루프의 고정 주파수 범위를 제어할 수 있게 된다.
입력 주파수 범위가 넓게 되면 발진기의 선형 영역도 넓어져야 한다. 이때 실제 회로에서는 제7A도의 A에 나타낸 것과 같은 선형 영역의 선형성 문제가 발생한다.
따라서, 본 회로에서는 전압 제어 발진기를 제6도에 나타낸 것과 같이 설계하여 제6도의 조절 스위치(100)를 이용하여 제7B도에 나타낸 것과 같이 발진 주파수를 조절할 수 있게 구현하였다.
따라서, 본 발명의 위상 고정 루프는 전압 제어 발진기에 조절 스위치를 부가하여 발진 주파수의 기존 선형 범위를 만족하면서 조절 스위치에 따른 발진 주파수를 천이시킬 수 있게 하였다.
입력 주파수에 따라 주파수-전압 변환기의 다중 비교기를 이용하여 입력 주파수에 따라 각기 다른 문턱전압을 가진 다중 비교기의 출력으로 전압 제어 발진기의 각기 다른 조절 스위치를 선택하도록 하여 발진 주파수를 변화시킬 수 있다.
또한, 위상 고정 루프의 입력단에 주파수 2분주기, 주파수 2체배기를 연결하여 위상 고정 루프의 안정도를 향상시키고, 입력 주파수의 펄스폭과 주기의 비가 50퍼센트로 되어 비교되는 위상이 ø에서 ø+Δø로 넓어지게 되어 고정 주파수 범위가 넓어지게 되어 위상 고정 루프를 보다 안정화시킬 수 있게 하였다.

Claims (4)

  1. 입력되는 신호를 2분주하기 위한 주파수 2분주수단; 상기 2분주수단의 출력신호를 2체배하기 위한 2체배수단; 소정 주파수로 발진하는 전압 제어 발진기; 상기 2체배수단과 상기 전압 제어 발진기의 출력신호의 위상을 비교하기 위한 위상 검파수단; 상기 위상 검파수단의 출력신호를 필터링하여 상기 전압 제어 발진기에 인가하기 위한 루프 필터; 상기 2체배수단의 출력 주파수 신호를 전압신호로 변환하기 위한 주파수-전압 변환수단; 상기 주파수-전압 변환수단의 출력신호를 다중 비교하여 상기 전압 제어 발진기의 제1, 제2조절 스위치 제어신호를 발생하기 위한 다중 비교수단을 구비한 것을 특징으로 하는 위상 고정 루프.
  2. 제1항에 있어서, 상기 주파수-전압 변환수단은 상기 다중 비교수단의 출력 주파수 신호에 대하여 선형적으로 증가하는 전압 출력신호를 발생하는 것을 특징으로 하는 위상 고정 루프.
  3. 제1항에 있어서, 상기 전압 제어 발진기는 상기 제1, 제2제어전압에 응답하여 다단으로 발진기의 선형성을 그대로 유지하면서 발진 주파수를 천이시키는 것을 특징으로 하는 위상 고정 루프.
  4. 제1항에 있어서, 상기 전압 제어 발진기의 입력단은 모스 트랜지스터로 구성된 것을 특징으로 하는 위상 고정 루프.
KR1019940023724A 1994-09-16 1994-09-16 위상 고정 루프 KR960012923B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940023724A KR960012923B1 (ko) 1994-09-16 1994-09-16 위상 고정 루프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940023724A KR960012923B1 (ko) 1994-09-16 1994-09-16 위상 고정 루프

Publications (2)

Publication Number Publication Date
KR960012733A KR960012733A (ko) 1996-04-20
KR960012923B1 true KR960012923B1 (ko) 1996-09-25

Family

ID=19393134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940023724A KR960012923B1 (ko) 1994-09-16 1994-09-16 위상 고정 루프

Country Status (1)

Country Link
KR (1) KR960012923B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010084475A (ko) * 2000-02-25 2001-09-06 송승구 저밀도 중공 세라믹 구의 제조
KR101252048B1 (ko) * 2010-05-27 2013-04-12 부경대학교 산학협력단 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프

Also Published As

Publication number Publication date
KR960012733A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
KR970068174A (ko) 안정된 주파수를 얻기 위한 주파수변환기
KR970013772A (ko) 주파수 합성기
US4459560A (en) Plural phase locked loop frequency synthesizer
KR960012923B1 (ko) 위상 고정 루프
US4114075A (en) Rotation control system
KR890004160B1 (ko) 자동 튜닝 위상동기루우프 fm검파 시스템
JPS6130814A (ja) デジタル式位相検波器
JP3080007B2 (ja) Ｐｌｌ回路
JP2743133B2 (ja) 位相検出器
JPS60261281A (ja) 色信号処理装置
JPH1065525A (ja) Ｐｌｌ回路
JPH06303133A (ja) 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路
JP3417734B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JP2002280897A (ja) フルディジタルｐｌｌ回路
JP4244397B2 (ja) Ｐｌｌ回路
JP3712141B2 (ja) 位相同期ループ装置
KR0145860B1 (ko) 디지탈/아나로그 변환기를 이용한 주파수 체배기
JPS5938761Y2 (ja) Ｐｌｌ回路のロ−パスフィルタ
JP2631009B2 (ja) Ｐｌｌ回路
JPH10303708A (ja) 周波数逓倍回路
JPH03250814A (ja) 周波数シンセサイザ
JPH0758635A (ja) 周波数シンセサイザ
KR950030484A (ko) 피드 포워드(Feed Forward) 제어형 위상 동기 회로
KR100205626B1 (ko) 디지탈 주파수 합성기
KR930015358A (ko) Pll회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee