KR0145860B1 - 디지탈/아나로그 변환기를 이용한 주파수 체배기 - Google Patents

디지탈/아나로그 변환기를 이용한 주파수 체배기 Download PDF

Info

Publication number
KR0145860B1
KR0145860B1 KR1019950019798A KR19950019798A KR0145860B1 KR 0145860 B1 KR0145860 B1 KR 0145860B1 KR 1019950019798 A KR1019950019798 A KR 1019950019798A KR 19950019798 A KR19950019798 A KR 19950019798A KR 0145860 B1 KR0145860 B1 KR 0145860B1
Authority
KR
South Korea
Prior art keywords
frequency
output
input
phase difference
frequency multiplier
Prior art date
Application number
KR1019950019798A
Other languages
English (en)
Other versions
KR970008827A (ko
Inventor
조병선
임우택
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950019798A priority Critical patent/KR0145860B1/ko
Publication of KR970008827A publication Critical patent/KR970008827A/ko
Application granted granted Critical
Publication of KR0145860B1 publication Critical patent/KR0145860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
주파수 체배기에 관한 것으로, 특히 위상차를 디지탈화하여 집적화할시 공정상에서 발생될 수 있는 특성의 변화를 억제하고 회로의 면적을 축소할수 있는 주파수 체배기에 관한 것임.
2. 발명이 해결하려고 하는 기술적과제
위상차를 디지탈화하고, 이를 디지탈/아나로그변환기의 입력으로 활용하여 반도체 소자에 집적시켰을때 공정변수에 따른 특성의 변화를 억제하고, 반도체 소자의 면적을 축소하는 회로를 제공함.
3. 발명의 해결방법의 요지
상기 프리스켈러(300)의 출력을 소정 분주하여 상기 위상검출기(200)에 제공하는 궤한분주기(200) 및 전압제어발진기(700)를 구비한 주파수 체배기에 있어서,
상기 위상검출기(200)의 출력에 따라 업/다운 카운팅하여 클럭주파수의 위상차를 보정하기 위한 값을 발생하는 N비트 카운터와,
상기 N비트 카운터(212)의 출력을 아나로그신호로 변환하여 상기 전압제어발진기(700)에 제공하는 N비트 D/A변환기(213)로 구성된다.
4. 발명의 중요한 용도
주파수 체배기.

Description

디지탈/아나로그 변환기를 이용한 주파수 체배기
제1도는 종래의 PLL회로를 이용한 주파수 체배회로도.
제2도는 본 발명의 실시예에 따른 디지털/아나로그 변환기를 이용한 주파수체배회로도.
제3, 4도는 본 발명의 실시예에 따른 동작파형도.
본 발명은 PLL(Phase Locked Loop)방식을 이용한 주파수 체배회로에 관한 것으로, 특히 상기 PLL의 위상검출기의 출력 위상차를 디지탈하여 집적화할시 공정상에서 발생될 수 있는 특성의 변화를 억제할 수 있는 디지탈/아나로그 변환기를 이용한 주파수 체배기에 관한 것이다.
종래의 PLL회로를 이용한 주파수 체배기는 제1도에 도시한 바와 같다. 제1도에서 전압제어발진기(700)의 출력을 궤환시켜 프리스켈러(300)와 분주기(900)을 통해 특정한 값으로 나눈 궤한주파수(FA)와 기준주파수(Fref)를 분주기(100)에서 특정값으로 나눈 입력주파수(FB)와의 위상차를 위상검출기(200)에서 검출한다. 상기 위상검출기(200)의 위상차 검출값은 차아지펌프(400)에서 전하를 펌핑하여 출력되고(CF), 이값은 적분기(500)를 통해 적분시킴으로서 직류전압(VF)를 얻는다. 상기 적분기(500)의 출력값은 전압제어발진기(700)의 입력으로 사용하여 원하는 특정 주파수(FVCO)을 얻되, 계속해서 주파수가 안정이 될 때까지 궤한시킨다. 즉, 궤환주파수(FA)와 입력주파수(FB)의 위상차에 대한 적분 동작의 반복을 통해 원하는 안정된 주파수를 얻도록 구성되어 있다. 이를 간단한 수식으로 표현하면 다음 (1)식과 같다.
출력주파수(Fout)=(기준주파수×궤환분주값×프리스켈러값)/((입력분주값×출력분주값)-------(1)
상기 (1)식의 기준주파수는 Ferf이다.
상기 위상검출기(200)에서 검출된 위상차의 검출결과는 궤한주파수(FA)와 입력주파수(FB)의 위상차에 의해 그 앞섬과 뒤섬이 결정되며, 즉, 제1도의 차아지펌프(400)와 적분기(500)로 구성된 점선부분이 위상차를 직류전압으로 바변환하는 기능을 수행한다. 상기 궤한주파수(FA)가 입력주파수(FB)보다 그 위상이 앞설경우 위상검출기(200)의 제1검출단(U1)으로 그 결과가 구형파로 나타나며, 제2검출단(U2)으로는 직류 하이전압이 유지된다. 상기 궤환주파수(FA)가 입력주파수(FB)보다 그 위상이 뒤설경우 위상검출기(200)의 제1검출단(U1)으로는 직류 하이전압이 유지되며, 상기 위상검출(200)의 제2검출단(U2)으로는 그 결과가 구형파로 나타난다. 위상검출기(200)의 제1,2검출단(U1, U2)의 출력을 차아지 펌프(400)의 입력으로 활용하면, 위상차만큼 적분기(500)에 전하를 가감할수 있고, 상기 적분기(500)의 출력(VF)를 전압제어발전기(700)의 입력으로 하여 원하는 주파수를 얻을 수 있게 된다. 여기서 사용되는 적분기(500)는 통상 저항과 연산증폭기, 캐피시터등으로 구성되는데, 이는 반도체 소자로 집적시킬 경우 캐패시터가 차지하는 면적이 커지며, 공정변수에 민감하게 변화되는 문제점이 있었다.
따라서 본 발명의 목적은 입력주파수와 궤환주파수의 위상차를 디자털하고 이를 다시 아나로그로 변환하여 활용하되, 이를 반도체 소자에 집적시켰을 때 공정변화에 따른 특성의 변화를 억제하고, 반도체 소자의 면적을 축소하는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 회로도로서,
입력기준주파수(Fref)를 소정 분주하는 입력분주기(100)와, 상기 입력분주기(100)에서 출력되는 위상검출기(200)의 입력주파수(FB)와 궤환주파수(FA)의 위상차를 비교하여 상기 궤환주파수(FA)가 입력주파수(FB)보다 위상이 앞설 때 제1검출단(U1)으로 위상차 펄스를 발생하고 상기 궤환주파수(FA)가 입력주파수(FB)보다 위상이 뒤설 때 제2검출단(U2)으로 위상차 펄스를 발생하는 위상검출기(200)와, 입력전압 제어신호에 따라 소정 주파수를 발생하는 전압 제어발진기(700)와, 상기 전압제어발진기(700)의 출력을 분주하여 출력하는 출력분주기(800)와, 상기 전압제어발진기(700)의 출력을 소정의 값으로 프리스케링하는 프리스켈러(300)와, 상기 프리스켈러(300)의 출력을 소정 분주하여 상기 위상검출기(200)에 상기 궤환주파수(FA)를 제공하는 궤환분주기(200)를 구비한 주파수 체배기에 있어서,
상기 위상검출기(200)의 제1,2검출단(U1, U2)의 궤환주파수(FA)와 입력주파수(FB)의 위상차의 검출출력에 따라 업/다운 카운팅한 값을 발생하는 N비트 카운터(212)와,
상기 N비트 카운터(212)의 출력을 아나로그신호로 변환하여 상기 전압 제어발진기(700)에 제공하는 N비트 D/A변환기(213)로 구성된다.
제3도는 본 발명에 따른 위상검출기(200)의 궤환주파수(FA)가 입력주파수(FB)보다 뒤설 때 위상검출기(200)의 출력상태를 도시한 파형 예이고,
제4도는 본 발명에 따른 위상검출기(200)의 궤환주파수(FA)가 입력주파수(FB)보다 빠를 때 위상검출기(200)의 출력예시도이다.
따라서 본 발명의 구체적 일실시예를 제2도-제4도를 참조하여 상세히 설명하면,
본 발명은 제2도에서 점선으로 표기된 바와같이 제1도의 점선부분, 즉 차아지펌프(400), 적분기(500)의 부분을 N비트카운터(212)와, N비트 D/A변환기(213)으로 교체하여 설계되어 있다. 상기 위상검출기(200)에서는 궤환주파수(FA)와 분주기(100)로부터 발생되는 위상검출기(200)의 입력주파수(FB)와의 위상의 앞섬과 뒤섬을 판정하되, 제3도와 같이 상기 궤환주파수(FA)가 입력주파수(FB)보다 위상이 뒤설때는 제2검출단(U2)에 궤환주파수(FA)와 입력주파수(FB)의 위상차에 의한 구형파가 나타나는데, 이 파형은 궤환주파수(FA)의 폴링에지에서 입력주파수(FB)의 폴링에지 사이의 전압레벨이 다른 구간 만큼 L가 되고, 전압레벨이 같은 구간에서는 H가 된다. 상기 제2검출단(U2)의 발생주파수를 N비트 카운터(212)의 다운(DOWN)제어 입력에 입력하여, 상기 제2검출단(U2)이 L로 발생하는 주기펄스에 따라 N비트카운터(212)를 다운(DOWN)카운팅을 하며, 제2검출단(U2)가 H가 되는 구간에서 그 결과값을 N비트 D/A변환기(213)로 전달하여 전달된 디지탈값 만큼의 아나로그 전압제어값을 얻어, 전압제어발진기(700)에 인가하면 그에 해당하는 주파수를 발생한다. 이때 제1검출단(U1)은 H상태로 계속해서 남아 있게 된다.
한편, 궤환주파수(FA)가 입력주파수(FB)의 보다 위상이 앞설때는 제4도와 같이 제1검출단(U1)으로 궤환주파수(FA)와 입력주파수(FB)의 위상차에 의한 구형파가 나타나며, 이는 입력주파수(FB)의 폴링에지와 궤환주파수(FA)의 폴링에지에서 전압 레벨이 다른 구간, 즉 해당위상차 만큼 제1검출단(U1)에 L로 발생되는 주기에 따라 N비트카운터(212)를 업(UP)카운팅을 한다. 즉, 상기 제1검출단(U1)의 신호를 N비트 카운터(212)의 업(UP)카운팅 제어입력에 연결하여, 상기 제1검출단(U1)이 L로 발생하는 펄스주기에따라 N비트카운터(212)를 업 카운팅시키고, 제1검출단(U1)이 H가 되는 구간에서 그 결과값을 N비트 디지탈/아나로그변환기(213)로 전달하여 전달된 디지탈값 만큼의 전압제어값(VDAC)을 얻어 전압제어발진기(700)에 인가하면 그에 해당하는 주파수를 발생시킨다. 이때 제2검출단(U2)은 H상태로 계속해서 남아있게 된다. N비트 카운터(212)는 T플립플롭으로 구성되며, 제1,2검출단(U1)혹은(U2)의 폴링에지를 플립플롭의 클럭입력으로 사용한다. 이때 위상동기까지 소요되는 시간의 최소화를 위하여 카운터의 오동작을 방지한다.
상술한 바와같이 본 발명은 궤환주파수(FA)와 입력주파수(FB)의 위상차를 디지탈화하는 데 있으며, 디지탈/아날로그변환기(DAC)를 통해 전압제어발진기(700)를 구동시킴으로, 반도체 소자에 집적시 면적을 줄이고, 상기DAC의 IREF(current reference)회로를 이용하여, 공정변화에 따라 특성의 변화를 억제할 수 있는 이점이 있다.

Claims (2)

  1. 입력기준주파수(Fref)를 소정분주하는 입력분주기(100)와, 상기입력분주기(100)의 출력과 궤환신호를 입력하여 위상차를 검출하는 위상검출기(200)와, 입력전압 제어신호에 따라 소정 주파수를 발생하는 전압 제어발진기(700)와, 상기 전압제어발진기(700)의 출력을 분주하는 출력분주기(800)와, 상기 전압제어기(700)의 출력을 소정의 값으로 프리스케링하는 프리스켈러(300)와 상기 프리스켈러(300)의 출력을 소정 분주하여 상기 위상검출기(200)에 제공하는 궤환분주기(200)를 구비한 주파수 체배기에 있어서, 상기 위상검출기(200)의 출력에 따라 업/다운 카운팅하여 클럭주파수와 기준주파수의 위상차를 보정하기 위한 값을 발생하는 N비트 카운터(212)와, 상기 N비트 카운터(212)의 출력을 아나로그신호로 변환하여 상기 전압제어발진기(700)에 제공하는 N비트 D/A변환기(213)로 구성됨을 특징으로 하는 디지탈/아나로그 변환기를 이용한 주파수 체배기.
  2. 제1항에 있어서, 상기 N비트 카운터(212)는 T플립플롭으로 구성됨을 특징으로 하는 디지탈/아나로그 변환기를 이용한 주파수 체배기.
KR1019950019798A 1995-07-06 1995-07-06 디지탈/아나로그 변환기를 이용한 주파수 체배기 KR0145860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950019798A KR0145860B1 (ko) 1995-07-06 1995-07-06 디지탈/아나로그 변환기를 이용한 주파수 체배기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019798A KR0145860B1 (ko) 1995-07-06 1995-07-06 디지탈/아나로그 변환기를 이용한 주파수 체배기

Publications (2)

Publication Number Publication Date
KR970008827A KR970008827A (ko) 1997-02-24
KR0145860B1 true KR0145860B1 (ko) 1998-12-01

Family

ID=19419965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019798A KR0145860B1 (ko) 1995-07-06 1995-07-06 디지탈/아나로그 변환기를 이용한 주파수 체배기

Country Status (1)

Country Link
KR (1) KR0145860B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351057B1 (ko) * 2000-09-26 2002-09-05 삼성전자 주식회사 주파수의 체배성능을 향상시키기 위한 검출제어부를구비하는 주파수 체배회로
KR100464824B1 (ko) * 2002-10-30 2005-01-05 강창민 고속체배 위치측정기 및 그의 오차보상방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351057B1 (ko) * 2000-09-26 2002-09-05 삼성전자 주식회사 주파수의 체배성능을 향상시키기 위한 검출제어부를구비하는 주파수 체배회로
KR100464824B1 (ko) * 2002-10-30 2005-01-05 강창민 고속체배 위치측정기 및 그의 오차보상방법

Also Published As

Publication number Publication date
KR970008827A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US5594631A (en) Digital pulse width modulator for power supply control
US4510461A (en) Phase lock loop having switchable filters and oscillators
JP3796109B2 (ja) デジタル制御の周波数増倍発振器を備えた位相同期ループ
US5351014A (en) Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator
KR970013772A (ko) 주파수 합성기
JPH0525401B2 (ko)
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
US7005928B2 (en) Phase-locked loop circuit with switched-capacitor conditioning of the control current
US20060261870A1 (en) Clock generation circuit
GB1456046A (en) Automatic pulse phase shifter
US4878231A (en) N-PI phase/frequency detector
JPH066212A (ja) 位相比較回路およびこれを用いた位相同期発振回路
EP0164785A1 (en) Electric circuit arrangement comprising a phase control-circuit
US4972446A (en) Voltage controlled oscillator using dual modulus divider
US7394322B2 (en) Phase locked loop
KR0145860B1 (ko) 디지탈/아나로그 변환기를 이용한 주파수 체배기
US4884035A (en) Wide range digital phase/frequency detector
US6002302A (en) Frequency generator
US5027373A (en) N-pi phase/frequency detector
US6593815B2 (en) Full digital phase locked loop and circuitry for utilizing the same
US6298106B1 (en) Frequency synthesiser
JP2963552B2 (ja) 周波数シンセサイザ
JP2855618B2 (ja) 位相同期ループ回路
JP3144497B2 (ja) 周波数シンセサイザ
Nanda A novel error detection strategy for a low power low noise all-digital phase-locked loop

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee