KR970013772A - 주파수 합성기 - Google Patents

주파수 합성기 Download PDF

Info

Publication number
KR970013772A
KR970013772A KR1019960032488A KR19960032488A KR970013772A KR 970013772 A KR970013772 A KR 970013772A KR 1019960032488 A KR1019960032488 A KR 1019960032488A KR 19960032488 A KR19960032488 A KR 19960032488A KR 970013772 A KR970013772 A KR 970013772A
Authority
KR
South Korea
Prior art keywords
frequency
phase error
phase
integrator
output
Prior art date
Application number
KR1019960032488A
Other languages
English (en)
Other versions
KR100237539B1 (ko
Inventor
겐로 히라따
Original Assignee
기따오까 다까시
미쯔비시 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시 덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR970013772A publication Critical patent/KR970013772A/ko
Application granted granted Critical
Publication of KR100237539B1 publication Critical patent/KR100237539B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 위상 비교 주파수를 그다지 높게 하지 않고 충분한 주파수 전환 성능과 스프리어스 특성을 얻을 수 있고, 저렴하고 낮은 소비전력의 분수 분주 방식 주파수 합성기를 제공한다. 가변 분주기(7)는 분주수 발생 수단(8)에서 발생하는 정수의 분주수에 따라 분주수를 전환하면서 VCO(6)의 발진 신호를 분주하고, 또한 루프 필터(5)의 출력으로 VCO(6)을 제어하고, 분주수 발생 수단(8)은 종속 접속된 복수의 적분기와 그 캐리아웃 신호를 미분하는 미분기를 구비하고, 상기 가변 분주기(7)에서 발생하는 위상 오차를 분주수 발생 수단(8)의 최종단의 적분기에 포함되는 가산기의 출력으로부터 구하여 위상 오차 보상 값을 출력하고 또한 위상 오차를 보증하기 위한 신호 펄스 폭을 상기 위상 오차 보상값에 기초하여 변화시켜 상기 위상 오차의 보상을 행한다. 따라서, 종래와 같이 극히 높은 위상 비교 주파수를 사용하지 않고 비교적 낮은 위상 비교 주파수를 사용하는 경우에도 스프리어스 성능을 현저히 향상키기고 또한 주파수 전환의 고속화를 행할 수 있다. 또, 위상 오차를 보상을 D/A 변환기 등의 복잡한 아날로그 회로를 사용하지 않고 행하기 때문에 저렴하고 저소비 전력의 고속 전환 주파수 합성기를 실현할 수 있다. 본 발명은 무선 통신기의 국부 발진기의 주파수를 고속으로 변환시키는 것이 가능하게 하는 무선 통신기의 주파수 합성기에 사용될 수 있다.

Description

주파수 합성기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 주파수 합성기의 일 실시형태의 구성을 도시하는 블럭도.

Claims (3)

  1. 수정 발진기와, 상기 수정 발진기의 출력을 분주하여 기준 주파수로서 출력하는 고정 분주기와, 전압 제어 발진기와, 상기 전압 제어 발진기의 출력을 분주수 발생 수단이 부여하는 분주수로서 분주하는 가변 분주기와, 기준 주파수와 가변 분주기의 출력의 위상차를 검출하여 출력하는 위상 비교기와, 상기 위상 비교기로부터 출력되는 위상차 신호를 평활화하여 상기 전압 제어 발진기를 제어하는 신호로서 출력하는 루프 필터와, 상기 가변 분주기에 정수의 분주수를 부여하여 제어하는 분주수 발생 수단을 구비하고, 상기 루프 필터의 출력으로 전압 제어 발진기를 제어하여 위상동기 루프를 구성하는 주파수 합성기에 있어서, 상기 분주수 발생 수단은 종속 접속된 n단(n=1, 2, 3···)의 적분기와 그 캐리아웃 신호를 미분하는 n-1개의 미분기를 구비하고, 상기 가변 분주기에서 발생하는 위상오차를 분주수 발생 수단의 최종단의 적분기에 포함되는 가산기의 출력에서 구하여 위상 오차 보상값을 출력하도록구성되고, 또한 상기 분주수 발생 수단으로부터 출력되는 위상 오차 보상값에 기초하여 위상 오차를 보상하기 위한신호의 펄스폭을 변화시켜 위상 오차 보상을 행하는 위상 오차 보상 수단을 구비하는 것을 특징으로 하는 주파수 합성기.
  2. 제1항에 있어서, 상기 주파수 합성기에 배치하는 주파수 발생 수단은 적븐기 및 미분기와 1개의 가산기로 구성되며, 각 적분기는 n단까지 종속으로 접속되어 있고 i단째 적분기의 캐리아웃 신호는 (i-1)계 미분을 행하며, 각 미분기 출력은 모두 가산기에 입력되어, 분주수의 정수부분과의 합을 취하여 가변 분주기의 분주수로서 입력되고, 또 n단째 적분기의 적분 결과를 (n-1)계 미분함으로써 위상 오차 보상값을 추출하여 위상 오차 보상 수단에 입력하는 것을 특징으로 하는 주파수 합성기.
  3. 제1항에 있어서, 상기 주파수 합성기의 위상 오차 보상 수단에서 고정 분주기가 카운트한 값에 따라 전류원 혹은 전압원의 동작, 비동작을 전환함으로써 위상 오차를 보상하기 위한 신호의 펄스폭을 변화시켜 위상 오차를 보상하는 것을 특징으로 하는 주파수 합성기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960032488A 1995-08-08 1996-08-03 주파수 합성기 KR100237539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-202269 1995-08-08
JP20226995A JP3319677B2 (ja) 1995-08-08 1995-08-08 周波数シンセサイザ

Publications (2)

Publication Number Publication Date
KR970013772A true KR970013772A (ko) 1997-03-29
KR100237539B1 KR100237539B1 (ko) 2000-01-15

Family

ID=16454750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032488A KR100237539B1 (ko) 1995-08-08 1996-08-03 주파수 합성기

Country Status (8)

Country Link
US (1) US5847611A (ko)
EP (1) EP0758166B1 (ko)
JP (1) JP3319677B2 (ko)
KR (1) KR100237539B1 (ko)
CN (1) CN1139187C (ko)
CA (1) CA2182248A1 (ko)
DE (1) DE69635573T2 (ko)
NO (1) NO963235L (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784485B2 (ja) * 1997-02-12 2006-06-14 富士通株式会社 出力パルス幅制御システム
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
JPH11225072A (ja) * 1998-02-05 1999-08-17 Fujitsu Ltd スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ
US6130561A (en) * 1998-12-28 2000-10-10 Philips Electronics North America Corporation Method and apparatus for performing fractional division charge compensation in a frequency synthesizer
DE19947095A1 (de) * 1999-09-30 2001-05-03 Siemens Ag Vorrichtung zur Synchronisierung des Rahmentaktes in Einheiten/Knoten datenübertragender Systeme
JP4198303B2 (ja) * 2000-06-15 2008-12-17 富士通マイクロエレクトロニクス株式会社 Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ
FR2811166B1 (fr) * 2000-06-30 2005-01-28 Cit Alcatel Procede et dispositif de synthese de frequence au moyen d'une boucle a phase asservie
JP2002027282A (ja) * 2000-07-10 2002-01-25 Matsushita Electric Ind Co Ltd 同期分離回路
JP2002217723A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 小数点分周方式ｐｌｌ周波数シンセサイザ
KR20010069610A (ko) * 2001-04-20 2001-07-25 유흥균 고속 저전력 직접 디지털 주파수 합성기 구동형 위상 고정루프(DDFS-driven PLL) 주파수 합성기 설계 기술
US6693468B2 (en) * 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
JP4493887B2 (ja) * 2001-08-03 2010-06-30 セイコーＮｐｃ株式会社 フラクショナルｎ周波数シンセサイザ及びその動作方法
US6946884B2 (en) * 2002-04-25 2005-09-20 Agere Systems Inc. Fractional-N baseband frequency synthesizer in bluetooth applications
KR100468734B1 (ko) * 2002-06-11 2005-01-29 삼성전자주식회사 노이즈를 감소시키기 위한 주파수 합성 회로
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7288998B2 (en) * 2003-05-02 2007-10-30 Silicon Laboratories Inc. Voltage controlled clock synthesizer
US7295077B2 (en) * 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US7068110B2 (en) * 2004-06-28 2006-06-27 Silicon Laboratories Inc. Phase error cancellation
US7983922B2 (en) * 2005-04-15 2011-07-19 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Apparatus and method for generating multi-channel synthesizer control signal and apparatus and method for multi-channel synthesizing
JP4855129B2 (ja) * 2006-04-26 2012-01-18 ルネサスエレクトロニクス株式会社 デジタル放送受信装置およびデジタル放送システム
JP2011151473A (ja) * 2010-01-19 2011-08-04 Panasonic Corp 角度変調器、送信装置及び無線通信装置
CN103067001B (zh) * 2011-10-24 2016-03-02 中国科学院微电子研究所 高效率射频电源的相位同步电路
US8618841B1 (en) 2012-10-30 2013-12-31 Hittite Microwave Corporation Method for reducing spurious for a clock distribution system
US9531358B2 (en) * 2014-10-27 2016-12-27 Mediatek Inc. Signal generating system and signal generating method
EP3243277B1 (en) * 2015-01-05 2022-07-20 Telefonaktiebolaget LM Ericsson (publ) Method and radio network node for compensation for local oscillator pulling or pushing
CN104990616B (zh) * 2015-06-26 2018-01-19 广州能源检测研究院 基于级联自适应陷波器的多路不同步脉冲计数补偿方法
CN107911103B (zh) * 2017-12-04 2020-12-18 中国电子科技集团公司第四十一研究所 一种采用全分频的1MHz-6GHz信号产生电路及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2026268B (en) * 1978-07-22 1982-07-28 Racal Communcations Equipment Frequency synthesizers
GB2228840B (en) * 1989-03-04 1993-02-10 Racal Dana Instr Ltd Frequency synthesisers
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
US5093632A (en) * 1990-08-31 1992-03-03 Motorola, Inc. Latched accumulator fractional n synthesis with residual error reduction
US5256981A (en) * 1992-02-27 1993-10-26 Hughes Aircraft Company Digital error corrected fractional-N synthesizer and method
JP2666682B2 (ja) * 1993-05-28 1997-10-22 日本電気株式会社 Ｐｌｌ回路
US5495206A (en) * 1993-10-29 1996-02-27 Motorola, Inc. Fractional N frequency synthesis with residual error correction and method thereof

Also Published As

Publication number Publication date
NO963235D0 (no) 1996-08-02
DE69635573T2 (de) 2006-10-26
CA2182248A1 (en) 1997-02-09
DE69635573D1 (de) 2006-01-19
NO963235L (no) 1997-02-10
CN1151637A (zh) 1997-06-11
KR100237539B1 (ko) 2000-01-15
EP0758166B1 (en) 2005-12-14
CN1139187C (zh) 2004-02-18
JPH0951268A (ja) 1997-02-18
US5847611A (en) 1998-12-08
EP0758166A1 (en) 1997-02-12
JP3319677B2 (ja) 2002-09-03

Similar Documents

Publication Publication Date Title
KR970013772A (ko) 주파수 합성기
CA2125443C (en) Digitally controlled fractional frequency synthesizer
KR930005352A (ko) 반도체 집적회로
US6249235B1 (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency
JP3611589B2 (ja) フラクショナルｎ分周器
JPH04260219A (ja) 位相同期ループシンセサイザ
KR960016812B1 (ko) 하이브리드 주파수 합성기(Hybrid Frequency Synthesizer)
JPH04356804A (ja) デジタル信号合成方法及び装置
US6275101B1 (en) Phase noise reduction circuits
US4972446A (en) Voltage controlled oscillator using dual modulus divider
KR920020855A (ko) 초고주파 위상동기루프용 디지탈 부호 위상 주파수 변환기
JPS62210731A (ja) 周波数シンセサイザ
JPH06303133A (ja) 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路
KR0145860B1 (ko) 디지탈/아나로그 변환기를 이용한 주파수 체배기
EP0223812A1 (en) Phase modulators
JPH0832350A (ja) 周波数シンセサイザ
JP2001237700A (ja) 位相同期ループ回路
KR19980080410A (ko) 디지털클록 신시사이저
JPS62146020A (ja) Ｐｌｌ周波数シンセサイザ
KR950016030A (ko) 주파수 신서사이저
JPH0336114Y2 (ko)
JPH04324716A (ja) 周波数シンセサイザ
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ
KR930009255A (ko) 주파수 변환회로
JPH0537370A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960803

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960803

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19981120

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990709

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991008

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991009

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030924

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041004

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050926

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20060925

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20060925

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080910