DE69635573T2

DE69635573T2 - Frequenzsynthetisierer

Info

Publication number: DE69635573T2
Application number: DE69635573T
Authority: DE
Inventors: Kenro Chiyoda-ku Hirata
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1995-08-08
Filing date: 1996-08-06
Publication date: 2006-10-26
Anticipated expiration: 2016-08-07
Also published as: CN1139187C; CN1151637A; DE69635573D1; NO963235L; EP0758166B1; KR100237539B1; KR970013772A; JP3319677B2; CA2182248A1; US5847611A; EP0758166A1; NO963235D0; JPH0951268A

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf einen Frequenzsynthetisierer, der in einem lokalen Oszillator einer Funkkommunikationsausrüstung zu verwenden ist.
Beschreibung des Standes der Technik
Bei einer Funkkommunikationsausrüstung für Mobiltelefone oder dergleichen erfordert das Senden und Empfangen ein schnelles Umschalten vieler Frequenzkanäle. Um dies zu erreichen, ist ein Frequenzsynthetisierer unerlässlich, um die Frequenz eines lokalen Oszillators einer Funkkommunikationsausrüstung mit hoher Geschwindigkeit zu ändern.
Bisher wurden verschiedene Verfahren vorgeschlagen, um das Schalten von Frequenzen in Frequenzsyntheti sierern zu beschleunigen. Die Japanische Patent-Offenlegungsschrift Nr. Hei 5-503827 offenbart ein Verfahren, bei dem Daten für eine Phasenfehlerkompensation erzeugt werden anhand einer Differenz zwischen einem Additionsergebnis eines Integrators in einer Endstufe aus Integratoren, die in einer Frequenzteilungsverhältnis-Erzeugungsvorrichtung enthalten sind, und einem Additionsergebnis eines Integrators der vorhergehenden Stufe hiervon, und diese Daten werden in einem D/A-Wandler umgewandelt, um eine Phasenfehlerkompensation durchzuführen.
Weiterhin zeigt 11 einen Frequenzsynthetisierer vom Bruchteilungstyp, der von Adachi, Kosugi, Ueno und Nakabe in "High-Speed Frequency Switching Synthesizer Using a Fractional Divider Method" in Electronic Communication Information Journal C-1, Band J76-C-I, November 1996, Nr. 11, Seiten 445-452, beschrieben ist. In dem in 11 gezeigten Frequenzsynthetisierer wird das Bezugsfrequenzsignal eines Quarzoszillators 1 in einem festen Frequenzteiler 2 geteilt und dann in einen Phasenkomparator 3 eingegeben. Weiterhin bezeichnen die Zahlen jeweils in 11: 4 eine Ladungspumpe zum Umwandeln und Ausgeben eines Ausgangssignals des Phasenkomparators 3 in einen Strom oder eine Spannung; 5 ein Schleifenfilter zum Filtern des von der Ladungspumpe 4 ausgegebenen Signals; und 6 einen spannungsgesteuerten Oszillator (VCO) in welchem eine Oszillationsfrequenz durch ein Ausgangssignal des Schleifenfilters 5 gesteuert wird. Ein Ausgangssignal des spannungsgesteuerten Oszillators 6 wird durch einen variablen Frequenzteiler 7 zu dem Phasenkomparator 3 zurückgeführt. Eine Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 ist im Einzelnen in 12 gezeigt und weist einen Addierer 10 und einen aus einem Addierer 11 und einer Verrieg lungsschaltung 15 bestehenden Integrator 100 auf. Der Addierer 11 hat ein Austragsignal CO, das ausgegeben wird, wenn das Additionsergebnis gleich 2^M oder größer ist. Dieses Ausgangssignal und ein voreingestellter Frequenzteilungsverhältniswert N des variablen Frequenzteilers 7 werden im Addierer 10 addiert und das Additionsergebnis wird in den variablen Frequenzteiler 7 eingegeben. Ein Takt für die Verriegelungsschaltung 15 wird von dem festen Frequenzteiler 2 geliefert.
Die Arbeitsweise der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 nach dem vorbeschriebenen Stand der Technik wird nachfolgend beschrieben. N ist der integrale Teil des zu setzenden Frequenzteilungsverhältnisses und λ ist der Dezimalteil derart, dass das zu setzende Frequenzteilungsverhältnis durch N + λ ausgedrückt werden kann. Bei dem vorbeschriebenen herkömmlichen Beispiel ist ein Inkrementschritt des dezimalen Teils λ gleich 1/2^M und λ = m/2M für einen beliebigen voreingestellten Wert m, wobei m eine ganze Zahl im Bereich von 0 ≤ m ≤ 2^M ist. Der Addierer 11 addiert m zu dem Ausgangssignal der Verriegelungsschaltung 15, und wenn das Additionsergebnis 2^M erreicht und einen Überlauf bewirkt, gibt er das Austragsignal CO aus. Wenn eine ganze Zahl m zu einem Eingang des den Addierer 11 und die Verrieglungsschaltung 15 aufweisenden Integrators 100 geführt wird, tritt ein Überlauf mit einer Rate von einmal für jeweils 2^M/m Takte auf, und das Austragsignal CO wird ausgegeben. Dieses wird auf 1 gesetzt und im Addierer 10 zu dem Frequenzteilungsverhältnis N addiert, um ein Frequenzteilungsverhältnis für den va riablen Frequenzteiler 7 zu bilden. Als ein Ergebnis ist das Frequenzteilungsverhältnis gleich N für 2^M/m-1-male aus 2^M/m Takten, und N + 1 für das verbleibende eine Mal. Daher wird das durchschnittliche Frequenzteilungsverhältnis gleich N + m/2^M und das gewünschte Frequenzteilungsverhältnis kann erhalten werden durch zweckmäßiges Setzen von m.
13 ist ein Wellenformdiagramm, das eine Operation zeigt, wenn M = 2 und m = 1 sind. In diesem Fall werden ein voreingestellter Wert m = 1 und das Ausgangssignal der Verriegelungsschaltung 15 zu den Eingangsanschlüssen des Addierers geführt, der ein 2-Bit-Addierer ist. Das Additionsergebnis des Addierers 11 wird jedes Mal, wenn ein Takt zugeführt wird, um 1 erhöht, wie in 13(b) gezeigt ist, und wenn dieser Wert 4 erreicht, gibt der Addierer 11 ein Austragsignal CO aus, wie in (c) derselben Figur gezeigt ist, und das Additionsergebnis des Addierers 11 wird 0. Die Addition des Austragssignals CO und das Frequenzteilungsverhältnis N beim Addierer 10 wird ausgegeben, wie in (d) derselben Figur gezeigt ist.
Der Phasenfehler in dem Fall der vorgenannten Zusammensetzung wird eine gestufte Konfiguration, wie in 13(e) gezeigt ist. Dies erfolgt, da das Frequenzteilungsverhältnis, das im Entwurf immer N + 1/4 sein sollte, angemessen in N und N + 1 geändert wird und eine Periode von 2_M mal der Taktperiode hat, dessen Amplitude einen Wert des Integrationswertes des Frequenzteilungsverhältnisfehlers multipliziert mit 2π(rad) annimmt. Der Phasenfehler wird im Phasenkomparator 3 und der Ladungspumpe in eine Spannung oder einen Strom umgewandelt, tritt dann durch das Schleifenfilter 5 in den VCO 6 ein und ein Ausgangssignal des VCO 6 wird so moduliert, dass unerwünschte Emis sionen in einem Intervall von 1/2^M mal der Bezugsfrequenz f_ref erzeugt werden.
14 zeigt eine z-Transformation der in 12 gezeigten Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8. Bei diesem herkömmlichen Beispiel ergibt der Integrator 100 eine Multiplikation von 1/2^M mit der ganzen Zahl m und der Durchführung eine Integration, so dass ein Wert λ, der durch einen Addierer 34 in die z-Transformation der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 eingegeben wird, = m/2^M ist. Der Addierer 11 der in 12 gezeigten Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 gibt das Austragsignal jedes Mal, wenn ein Überlauf stattfindet, aus, und das Ausgangssignal des Addierers 11 nimmt einen Wert für den gegenwärtigen Integrationswert an, von dem 2^M subtrahiert wird, so dass die Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 in der z-Transformation, wie in 14 gezeigt ist, eine Eintakt-Verzögerungsschaltung 35 in der z-Transformation, einen Addierer 36 n der z-Transformation und einen Quantisierer 37 in der z-Transformation aufweist. Daher wird der Dezimalteil λ', der von der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 nach 14 ausgegeben wird, in der nachfolgenden Formen (1) ausgedrückt. λ' = λ + Q1 (1 – Z–1) (1)
Hier entspricht Q₁(1 – Z^–1) einem Fehler des Frequenzteilungsverhältnisses, und der Phasenfehler Q₁ wird das Zeitintegral, Wie aus 14 ersichtlich ist, wird der Phasenfehler Q₁ das Ausgangssignal des Addierers 11 mit invertierter Polarität und geteilt durch 2^M.
Bei einem Bruchteilungsverfahren mit der vorbeschriebenen Zusammensetzung ist es erforderlich, das Schleifenband zu verengen, um die unerwünschten Emissionen zu unterdrücken. Als eine Folge ist es schwierig, das Schalten von Frequenzen in Frequenzsynthetisierern zu beschleunigen.
Der vorgenannte Stand der Technik beschreibt auch einen Frequenzsynthetisierer vom Bruchteilungstyp, der diese Typen von Schwierigkeiten, die bei dem herkömmlichen Beispiel auftreten, löst. 15 zeigt eine Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 mit derselben Zusammensetzung wie der im Stand der Technik beschriebenen. Obgleich die Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 in diesem Fall ähnlich denjenigen in dem vorbeschriebenen herkömmlichen Beispiel dadurch ist, dass sie einen aus dem Addierer 10, dem Addierer 11 und der Verriegelungsschaltung 15 bestehenden Integrator 100 hat, enthält sie weiterhin einen Integrator 101 bestehend aus einem Addierer 12 und einer Verriegelungsvorrichtung 16 sowie einen Differenziator 102 bestehend aus einem Addierer 13 und einer Verriegelungsschaltung 17, wobei ein Ausgangssignal des Differenziators 102 in den Addierer 10 eingegeben wird. Das Ausgangssignal des Addierers 11 wird in den Addierer 12 geführt und eine Integration wird durchgeführt, und sein Austragsignal CO wird im Differenziator 102 zeitdifferenziert, dann im Addierer 10 mit dem Austragsignal CO des Addierers 11 addiert. Der Takt für die Verriegelungsschaltungen 15, 16 und 17 wird von dem festen Frequenzteiler 2 geliefert.
Ein Ergebnis der z-Transformation bei der vorbeschriebenen Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 ist in 16 gezeigt und weist einen Addierer 34 in der z-Transformation, eine Eintakt-Verzögerungsschaltung 35 in der z-Transformationen, einen Addierer 36 in der z-Transformation und einen Quantisierer 37 in der z-Transformation auf. Obgleich dies ähnlich 14 ist, sind weiterhin Addierer 38, 39, 41 und 43 in der z-Transformation, 1-Takt-Verzögerungsschaltungen 40 und 44 in der z-Transformation und en Quantisierer 42 in der z-Transformation enthalten. Von dieser Figur sind ein Ausgangssignal X₁ des Quantisierers 37 und ein Ausgangssignal X₂ des Addierers 43 jeweils X1 = λ – Z–1Q1 + Q1 = λ + (1 – Z–1)Q1 (2) X2= (1 – Z–1)(-Q1 – Z–1Q2 + Q2) = –(1 – Z–1)Q1 + (1 – Z–1)2Q2 (3) X1 + X2 = λ' = λ + (1 – Z1)2Q2 (4)
Wie aus den vorstehenden Formeln ersichtlich ist, wird durch Zusammensetzen der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 nach 16 der Fehler des Frequenzteilungsverhältnisses gleich Q₂(1 – Z^–1)², so dass der Phasenfehler sein Integrationswert Q_Z(1 – Z^–1) wird. Verglichen mit dem vorbeschriebenen herkömmlichen Beispiel werden, da Q₁ gelöscht ist und eine Zeitdifferenzierung bei Q₂ durchgeführt wird, die Frequenzcharakteristiken des Phasenfehlers zu dem hohen Band hin verschoben. Somit kann, das die PLL mit Niederfrequenz-Bandpasscharakteristiken die leichte Entfernung von unerwünschten Emissionen ermöglicht, das Schleifenband breiter gesetzt werden als bei dem vorbeschriebenen herkömmlichen Beispiel, was eine Hochgeschwindigkeits-Frequenzumschaltung ermöglicht.
Ausgangswellenformen, die eine Operation in jedem Element der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 zeigen, sind in 17 gezeigt, in der das Austragsignal CO des Addierers 12 gleich 17(e) ist, das Ausgangssignal des Addierers 13 gleich (f) derselben Figur ist, das Ausgangssignal des Addierers 10 gleich (g) derselben Figur ist und der Phasenfehler gleich (h) derselben Figur ist. Die Frequenzcharakteristiken werden zu dem hohen Band hin verschoben, so dass unerwünschte niederfrequente Emissionen unterdrückt werden können.
Obgleich in dem vorbeschriebenen herkömmlichen Beispiel ein Fall beschrieben wurde, bei dem Integratoren in Kaskade in zwei Stufen verbunden waren, wird, wenn Integratoren in n Stufen verbunden sind, wie in 18 gezeigt ist, wobei das Austragsignal CO eines Integrators 106 der n-ten Stufe zu der (n – 1)-ten Ordnung differenziert wird und die Summe der Differenzialwerte für alle Stufen genommen wird, die z-Transformation des Dezimalteils λ' des Frequenzteilungsverhältnisses gleich Λ' = λ + (1 – Z–1)nQn (5)und ein Phasenfehler θ_E wird θE = 2π (1 – Z–1)n–1Qn (6)
Daher können unerwünschte Emissionen des niedrigen Bandes weiter unterdrückt werden.
Jedoch ist es erforderlich, um die unerwünschten Emissionen bei dem vorbeschriebenen Stand der Technik ausreichend zu reduzieren, die Bezugsfrequenz f_ref die das Ausgangssignal des Frequenzteilers ist, auf einen extrem hohen Wert zu setzen; um dies zu tun, ist es erforderlich, einen Phasenkomparator zu verwenden, der zu Phasenvergleichsoperationen bei einer hohen Frequenz in der Lage ist. Daher stellte die Verwendung eines Phasenkomparator, der in herkömmlichen PLL-ICs verwendet und durch einen Prozess wie CMOS mit langsamen Operationen hergestellt wurde, eine Schwierigkeit dar, und niedriger Leistungsverbrauch und geringe Kosten waren schwierig zu erzielen.
Die EP 0 557 799 A1 beschreibt einen digitalen fehlerkorrigierten Bruchteils-N-Synthetisierer enthaltend einen Bezugsfrequenzgenerator zum Liefern eines Bezugsfrequenzsignals und einen VCO zum Liefern eines Ausgangssignals mit einer Frequenz gleich einem Bruchteilsvielfachen des Bezugsfrequenzsignals. Das Ausgangssignal des Bruchteils-N-Synthetisierers enthält ein Restfehlersignal, das durch ein von einer Fehlersignal-Kompensationsschaltung erzeugtes Korrektursignal gelöscht wird.
In der GB 2 026 268 A ist ein Phasenverriegelungsschleifen-Frequenzsynthetisierer offenbart, der Teiler mit einstellbarer Teilungsrate enthält, um die Frequenz eines VCO in kleineren Schritten als einer Bezugsfrequenz einzustellen und eine Schleifenbandbreite aufrechtzuerhalten, die größer als die Schrittgröße mit guter Unterdrückung unerwünschter Emissionen enthält. Um eine Sägezahn-Wellenform des Phasenfehlersignals zu eliminieren, initiiert eine Steuereinheit eine Phasendifferenz, die ein entgegengesetztes Vorzeichen zu der Phasendifferenz der Frequenzen hat, die dazu führen, dass das Phasenfehlersignal nur Restveränderungen unterzogen wird.
ZUSAMMENFASSUNG DER ERFINDUNG
Es ist daher eine Aufgabe dieser Erfindung, einen Frequenzsynthetisierer vom Bruchteilungstyp mit niedrigem Leistungsverbrauch und geringen Kosten vorzusehen, der in der Lage ist, unerwünschte Emissionen bei einer Phasenvergleichsfrequenz, die niedriger als die von Frequenzsynthetisierern vom Bruchteilungstyp bei herkömmlichen Beispielen sind, ausreichend zu reduzieren.
Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
In der Phasenfehler-Kompensationsvorrichtung wird die Impulsbreite des für die Kompensation des Phasenfehlers zu verwendenden Signals variiert, um den Phasenfehler durch Umschaltung zwischen Operation oder Nichtoperation einer Stromzuführung oder Spannungszuführung gemäß einem durch den festen Frequenzteiler gezählten Wert zu kompensieren. Weiterhin enthält die Phasenfehler-Kompensationsvorrichtung einen Addierer zum Addieren eines Phasenfehler-Kompensationswertes, der von der Frequenzteilungsverhältnis-Erzeugungsschaltung herausgezogen wurde, mit einem voreingestellten Wert und zum Ausgeben des Ergebnisses; eine Subtraktionsvorrichtung zum Subtrahieren des von der Frequenzteilungsverhältnis-Erzeugungsschaltung herausgezogenen Phasenfehler-Kompensationswertes von einem voreingestellten Wert und zum Ausgeben des Ergebnisses; und mehrere Komparatoren zum Durchführen von Vergleichen zwischen Ausgangssignalen des Addierers und der Subtraktionsvorrichtung und dem von dem festen Frequenzteiler gezählten Wert, so dass die Impulsbreite eines zum Kompensieren des Phasenfehlers verwendeten Signals variiert wird, um den Phasenfeh ler zu kompensieren durch Hindurchführen von Ausgangssignalen der Komparatoren durch Gatter und Flipflops und Ausgeben eines Steuersignals zum Umschalten zwischen Operation und Nichtoperation der Stromzuführung oder Spannungszuführung.
Die Ausgangssignale des Phasenkomparators und der Phasenfehler-Kompensationsvorrichtung werden als Stromausgangssignale gehandhabt, und der Phasenkomparator und die Phasenfehler-Kompensationsvorrichtung sind direkt verbunden. Das Schleifenfilter enthält eine Frequenzfalle, die an eine vorbestimmte Frequenz angepasst ist. Ein Ausgangssignal eines Bezugsfrequenzteilers wird um eine Periode des von dem Quarzoszillator ausgegebenen Signals verzögert. Weiterhin sind ein Komparator zum Vergleichen des von dem Bezugsfrequenzteiler gezählten Wertes mit einem vorbestimmten Wert und ein Flipflop für die Aufnahme des Ausgangssignals des Komparators, während es das Quarzoszillator-Ausgangssignal als einen Takt verwendet, enthalten, wobei das Ausgangssignal des Flipflops als ein Takt für die Integratoren und Differentiatoren der Frequenzteilungsverhältnis-Erzeugungsvorrichtung verwendet wird.
Die Frequenzteilungsverhältnis-Erzeugungsvorrichtung nach dieser Erfindung ist in der Lage, das zu dem variablen Frequenzteiler zu liefernde Frequenzteilungsverhältnis zeitlich zu verändern und ein spezifisches Dezimalfrequenzteilungsverhältnis als ein durchschnittliches Frequenzteilungsverhältnis zu dem variablen Frequenzteiler zu liefern. Der variable Frequenzteiler teilt das Oszillationssignal von dem spannungsgesteuerten Oszillator (VCO) gemäß dem von der Frequenzteilungsverhältnis-Erzeugungsvorrichtung erzeugten Frequenzteilungsverhältnis und gibt das Er gebnis zu dem Phasenkomparator aus. Der Phasenkomparator vergleicht die von dem festen Frequenzteiler ausgegebene Bezugsfrequenz mit der Phase des von dem variablen Frequenzteiler ausgegebenen Signals und steuert die Ladungspumpe gemäß der Phasendifferenz. Die Ladungspumpe führt eine Ladung und Entladung des Schleifenfilters durch gemäß dem Ausgangssignal des Phasenkomparators und führt eine Steuerung des VCO durch. Die Phasenfehler-Kompensationsvorrichtung steuert die Impulsbreite des zum Kompensieren der Phase verwendeten Signals auf der Grundlage des Phasenfehler-Kompensationswertes, der von der Frequenzteilungsverhältnis-Erzeugungsvorrichtung ausgegeben wird, und kompensiert den durch Änderungen des Frequenzteilungsverhältnisses des variablen Frequenzteilers bewirkten Phasenfehler.
Die Frequenzteilungsverhältnis-Erzeugungsvorrichtung weist n (2, 3 ...) Integratoren, n – 1 Differentiatoren und mehrere Addierer auf, so dass die Frequenzcharakteristiken der Phasenfehler zu dem hohen Band hin verschoben werden. Da die PLL mit Niederfrequenz-Bandpasscharakteristiken die leichte Entfernung unerwünschter Emissionen ermöglicht, kann das Schleifenband sogar weiter gesetzt werden, um eine Hochgeschwindigkeits-Frequenzumschaltung zu ermöglichen. Es ist nicht erforderlich, die Bezugsfrequenz f_ref das Ausgangssignal des Frequenzteilers, besonders hoch zu setzen, und unerwünschte Emissionen können ausreichend reduziert werden, bei einer Phasenvergleichsfrequenz, die sogar niedriger als die bei dem herkömmlichen Beispiel ist, was zu einem Frequenzteiler vom Bruchteilungstyp mit niedrigem Leistungsverbrauch und geringen Kosten führt.
KURZBESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltbild, das ein Ausführungsbeispiel eines Frequenzsynthetisierers gemäß dieser Erfindung zeigt.
2 ist ein Schaltungsdiagramm, das eine bei dem in 1 gezeigten Ausführungsbeispiel zu verwendende Frequenzteilungsverhältnis-Erzeugungsvorrichtung zeigt.
3 ist ein Schaltungsdiagramm, das ein Ausführungsbeispiel für eine bei dem in 1 gezeigten Ausführungsbeispiel zu verwendende Phasenfehler-Kompensationsvorrichtung zeigt.
4 zeigt einen festen Frequenzteiler bei dem in 1 gezeigten Ausführungsbeispiel.
5 zeigt eine Takterzeugungsvorrichtung bei dem in 1 gezeigten Ausführungsbeispiel.
6 zeigt eine Wellenform eines Phasenfehlers, der zu dem Phasenkomparator nach dem in 1 gezeigten Ausführungsbeispiel ausgegeben wird, und eine Ausgangswellenform der Phasenfehler-Kompensationsvorrichtung,
7 ist ein Wellenformdiagramm, das die Arbeitsweise der in 3 gezeigten Phasenfehler-Kompensationsvorrichtung zeigt.
8 ist ein Schaltungsdiagramm, das ein zweites Ausführungsbeispiel einer gemäß dieser Erfindung zu verwendenden Frequenztei lungsverhältnis-Erzeugungsvorrichtung zeigt.
9 zeigt Frequenzcharakteristiken eines gemäß dieser Erfindung zu verwendenden Schleifenfilters bei einem dritten Ausführungsbeispiel.
10 zeigt die Arbeitsweise eines vierten Ausführungsbeispiels dieser Erfindung.
11 ist ein Blockschaltbild, das einen herkömmlichen Synthetisierer zeigt.
12 ist ein Schaltungsdiagramm, das ein Beispiel für eine herkömmliche Frequenzteilungsverhältnis-Erzeugungsvorrichtung zeigt.
13 ist ein Wellenformdiagramm, das die Arbeitsweise einer herkömmlichen Frequenzteilungsverhältnis-Erzeugungsvorrichtung zeigt.
14 zeigt eine z-Transformation der in 12 gezeigten Frequenzteilungsverhältnis-Erzeugungsvorrichtung.
15 ist ein Schaltungsdiagramm, das ein anderes Beispiel für eine herkömmliche Frequenzteilungsverhältnis-Erzeugungsvorrichtung zeigt.
16 zeigt eine z-Transformation der in 15 gezeigten Frequenzteilungsverhältnis-Erzeugungsvorrichtung.
17 ist ein Wellenformdiagramm, das die Arbeitsweise der in 15 gezeigten Frequenzteilungsverhältnis-Erzeugungsvorrichtung zeigt.
18 ist ein Schaltungsdiagramm, das ein anderes Beispiel für eine herkömmliche Frequenzteilungsverhältnis-Erzeugungsvorrichtung zeigt.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Erstes Ausführungsbeispiel
Im Folgenden wird ein erstes Ausführungsbeispiel dieser Erfindung beschrieben. 1 ist ein Blockschaltbild, das ein erstes Ausführungsbeispiel dieser Erfindung zeigt, in welchem die Zahlen jeweils bezeichnen: 1 einen Quarzoszillator, 2 einen festen Frequenzteiler zum Teilen des Ausgangssignals des Quarzoszillators 1 und zum Liefern einer Bezugsfrequenz f_ref zu einem Phasenkomparator 3; 4 eine Ladungspumpe; 5 ein Schleifenfilter; 6 einen spannungsgesteuerten Oszillator; 7 einen variablen Frequenzteiler zum Durchführen einer Frequenzteilung bei dem Ausgangssignal des spannungsgesteuerten Oszillators 6 gemäß einem Frequenzteilungsverhältnis. Diese Zusammensetzung ist dieselbe wie die des in 11 gezeigten herkömmlichen Beispiels. Weiterhin bezeichnet in 1 die Zahl 8 eine Frequenzteilungsverhältnis-Erzeugungsvorrichtung. Die Zahl 9 bezeichnet eine Phasenfehler-Kompensationsvorrichtung, und bei diesem Ausführungsbeispiel ist der Ausgang der Phasenfehler-Kompensationsvorrichtung 9 mit dem Ausgang der La dungspumpe 4 verbunden. Die Zahl 109 bezeichnet eine Takterzeugungsvorrichtung zum Liefern eines Takts zu der Frequenzteilungsverhältnis-Erzeugungsvorrichtung.
Wie in 2 gezeigt ist, enthält die Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 nach diesem Ausführungsbeispiel einen Integrator 100 bestehend aus einem Addierer 11 und einer Verriegelungsschaltung 15, einen Integrator 101 bestehend aus einem Addierer 12 und einer Verriegelungsschaltung 16, einem Differentiator 102 bestehend aus einem Addierer 13 und einer Verriegelungsschaltung 17, einem Differentiator 103 bestehend aus einem Addierer 14 und einer Verriegelungsschaltung 18, und einem Addierer 10, der die Ausgangssignale des Integrators 100 und des Differentiators 102 mit einem Frequenzteilungsverhältnis N addiert und das Ergebnis zum variablen Frequenzteiler 7 ausgibt. Die Unterschiede zu dem in 12 gezeigten herkömmlichen Beispiel sind die neue Hinzufügung des Differentiator 103 bestehend aus dem Addierer 14 und der Verriegelungsschaltung 18 sowie die Verbindungen des Ausgangssignals des Addierers 12 mit den Eingängen des Addierers 14 und der Verriegelungsschaltung 18 des Differentiators 103.
Die Arbeitsweise der vorbeschriebenen Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 wird nachfolgend beschrieben.
Die Arbeitsweise des Integrators 100, des Integrators 101, des Differentiators 102 und des Addierers 10 ist dieselbe wie bei dem vorbeschriebenen herkömmlichen Beispiel, und das ausgegebene Frequenzteilungsverhältnis ist auch dasselbe. Weiterhin verbindet der bei diesem Ausführungsbeispiel zu verwendende Phasenkomparator 3 eine Ladungspumpe 4 vom Stromausgabetyp, und der Stromwert ihrer Stromzuführung ist I_D(A). Anhand 16 ist der Phasenfehler θ_E, der von der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 ausgegeben wird, gleich θE = 2π(1 – Z–1)Q2 (7)
Wie aus der Figur ersichtlich ist, die die in 16 gezeigte z-Transformation zeigt, ist Q₂ die invertierte Polarität des Ausgangssignals des in dem Integrator 101 enthaltenen Addierers 12, und multipliziert mit 2^M. Bei diesem Ausführungsbeispiel wird, da das Ausgangssignal des Addierers 12, nachdem es durch den Differentiator 103 differenziert wurde, als Phasenfehler-Kompensationswert E_θ zu verwenden ist, das Ausgangssignal des Addierers 12 in den Differentiator 103 eingegeben, und das Ausgangssignal des Differentiators 103 wird in die Phasenfehler-Kompensationsvorrichtung 9 eingegeben, um eine Kompensation des Phasenfehlers durchzuführen. Wenn der tatsächliche Phasenfehler gleich θ_E ist, wird der Wert des Phasenfehler-Kompensationswerts E_θ gleich#
Ein Beispiel für eine Kompensation einer Phasenfehler-Kompensationsvorrichtung 9 wird nachfolgend auf der Grundlage von 3 beschrieben.
Ein Beispiel für die Zusammensetzung der Phasenfehler-Kompensationsvorrichtung 9 nach diesem Ausführungsbeispiel ist in 3 gezeigt. Die Phasenfehler-Kompensationsvorrichtung 9 enthält einen Komparator 19, einen Komparator 20, einen Komparator 21, einen Komparator 22, eine ODER-Schaltung 23, eine ODER- Schaltung 24, ein UND-Glied 25, ein UND-Glied 26, eine Stromzuführung 28, eine Stromzuführung 29, einen Inverter 27, einen Addierer 30, einen Addierer 31, einen Addierer 32, einen Addierer 33, ein Flipflop 45 und ein Flipflop 46. Der Phasenkomparator 3 nach diesem Ausführungsbeispiel führt einen Phasenvergleich an einer hinteren Kante durch und die Ladungspumpe 4 ist vom Stromausgabetyp. Weiterhin können die Stromzuführung 28 und die Stromzuführung 29 zwischen einem Operationszustand und einem Nichtoperationszustand umschalten gemäß Steuersignalen, die von dem UND-Glied 25 und dem UND-Glied 26 geliefert werden. Wenn f_out die Frequenz des Ausgangssignals des VCO 6 und die Frequenz f_TCXO die Frequenz des Ausgangssignals des Quarzoszillators 1, das in den festen Frequenzteiler 2 eingegeben wird, sind, wird ein Stromwert Ic der Stromzuführung 28 und der Stromzuführung 29 gemäß Formel (9) bestimmt.
Unter den Signalen, die in diese Phasenkompensationsvorrichtung 9 eingegeben werden, ist LOAD ein Wert, der wieder das Laden durchführt, nachdem der Aufwärtszähler in dem festen Frequenzteiler 2 den Welligkeitsübertrag als ein Ausgangssignal des Frequenzteilers ausgegeben hat. Der Zählerinhalt stellt einen Wert dar, der von dem Aufwärtszähler in dem festen Frequenzteile 2 gezählt wurde, und vergleiche werden an dem Anschluss B mit dem Wert an einem Anschluss A des Komparators 19, Komparators 20, Komparators 21 und Komparators 22 durchgeführt. Der Komparator 19 und der Komparator 21 geben einen hohen Signalpegel aus, wenn der gezählte Wert am Anschluss A größer als der Wert am Anschluss B ist, und der Komparator 20 und der Komparator 22 geben einen hohen Signalpegel aus, wenn der gezählte Wert am Anschluss A kleiner als der Wert am Anschluss B ist. Von dem Addierer 30, dem Addierer 31, dem Addierer 32 und dem Addierer 33 geschaffene Werte werden an den Anschlüssen B eingegeben, wo ein Wert 2ⁿ – 1 – E_θ, der von Addierer 30 ausgegeben wird, ein Wert LOAD + E_θ, der von dem Addierer 31 ausgegeben wird, ein Wert 2ⁿ – 1 – E_θ, der von dem Addierer 32 ausgegeben wird, und ein Wert LOAD – E_θ, der von dem Addierer 33 ausgegeben wird, zu den Anschlüssen B des Komparator 19, des Komparators 20, des Komparators 21 bzw. des Komparators 22 geführt werden. Der hier gegebene E_θ ist ein Kompensationswert für den Phasenfehler in einer Darstellung von zwei Komplementen. Weiterhin stellt E_θ(MSB) das höchstwertigste Bit von E_θ dar.
4 zeigt ein Beispiel für die Zusammensetzung des festen Frequenzteilers 2 nach diesem Ausführungsbeispiel. Ein Block 110, ein herkömmlicher n-Bit-Aufwärtszähler, ist so ausgebildet, dass der LOAD-Wert, der jedes Mal vorher gesetzt wird, wenn der Welligkeitsübertrag ausgegeben wird, gelesen wird und der Aufwärtszähler wieder startet. Das Frequenzteilungsverhältnis des festen Frequenzteilers 2, der den Welligkeitsübertrag ausgibt ist 2ⁿ-LOAD. Ein Block 111 ist ein Flipflop, das den Welligkeitsübertrag des Aufwärtszählers zeitlich festlegt und um eine Periode verzögert, um die Phase mit dem Kompensationssignal zu synchronisieren.
5 zeigt ein Beispiel für die Zusammensetzung der Takterzeugungsvorrichtung 109, die den Takt für die Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8 nach diesem Ausführungsbeispiel erzeugt. ein Block 112 ist ein Komparator, der einen voreingestellten Wert 2ⁿ – 9 mit dem von dem Aufwärtszähler 110, der in dem festen Frequenzteiler 2 enthalten ist, gezählten Wert vergleicht und ein Hochpegelsignal nur ausgibt, wenn sie gleich sind, und ein Block 113 ist ein Flipflop, das die Zeit des Ausgangssignals des Komparators 112 wieder festlegt, während das Ausgangssignal des Quarzoszillators als ein Takt verwendet wird.
Die Arbeitsweise dieses Ausführungsbeispiels wird nachfolgend mit Bezug auf 6 und 7 beschrieben. In 6 zeigten (a) und (c) jeweils die durch Phasenfehler bewirkten Wellenformen, die von der Ladungspumpe 4 ausgegeben werden, wenn E_θ = 3 und E_θ = –2 sind, und (b) und (d) zeigen jeweils die Wellenformen der Phasenfehler-Kompensationssignale, die von der Phasenfehler-Kompensationsvorrichtung 9 ausgegeben werden, um diese Wellenformen zu kompensieren.
7 ist ein Wellenformdiagramm, das die Arbeitsweise verschiedener Teile zeigt. Als ein typisches Beispiel wird hier ein Fall beschrieben, in welchem E_θ= 3 ist. In 7 bezeichnen die Buchstaben jeweils: (a) Ausgangssignal des in der Takterzeugungsvorrichtung 109 enthaltenen Flipflops 113; (b) Ausgangssignal des in der Takterzeugungsvorrichtung 109 enthaltenen Komparators 112; (c) Phasenfehler-Kompensationswert, der zu der Phasenfehler-Kompensationsvorrichtung 9 geliefert wird; (d) Inhalt des in dem festen Frequenzteiler 2 enthaltenen Aufwärtszähler; (e) Welligkeitsübertrag des in dem festen Frequenzteiler 2 enthaltenen Aufwärtszählers; (f) Ausgangssignal des in dem festen Frequenzteiler 2 enthaltenen Flipflops 111; (g) Ausgangssignal des in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen Komparators 19; (h) Ausgangssignal des in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen Komparators 20; (i) Ausgangssignal der in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen ODER-Schaltung 23; (j) Ausgangssignal der in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen ODER-Schaltung 24; (k) Ausgangssignal des in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen UND-Glieds 25; (l) Ausgangssignal des in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen UND-Glieds 26; (m) Ausgangssignal des in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen Flipflops 45; (n) Ausgangssignal des in der Phasenfehler-Kompensationsvorrichtung 9 enthaltenen Flipflops 46; (o) MSB (höchstwertigstes Bit) von E_θ.
Es wird hier der Inhalt des Aufwärtszähler 110 erläutert. Wenn der Zählerinhalt des Aufwärtszählers 110 den Wert 2ⁿ – 9 erreicht, gibt der Komparator 112 ein Hochpegelsignal aus. Wenn der Inhalt des Aufwärtszählers 110 gleich 2ⁿ – 8 ist, führt das Flipflop 113 eine Zeiteinstellung des Komparatorausgangssignals durch und gibt ein Hochpegelsignal aus, das als ein Takt in der Frequenzteilungsverhältnis-Erzeugungsvorrichtung 8, in der die Integration durchgeführt wird, verwendet wird, und ein neuer Phasenfehler-Kompensationswert E_θ= 3 wird ausgegeben. Wenn der Zählerinhalt des Aufwärtszähler 110 gleich 2ⁿ – 3 wird, gibt der Komparator 19 ein Hochpegelsignal aus und das Ausgangssignal der ODER-Schaltung 23 nimmt den hohen Pegel an. Da E_θ eine Darstellung von zwei Komplementen ist und das MSB von E_θ niedrig ist, wenn E_θ= 3 ist, lässt das UND-Glied 25 das Ausgangssignal der ODER-Schaltung 23 durch. Wenn der Zählerinhalt des Aufwärtszählers 110 gleich 2ⁿ – 2 ist, führt das Flipflop 45 eine Zeiteinstellung durch und gibt das Ausgangssignal des UND-Glieds 25 zu der Stromzuführung 28 aus, um den Operationszustand zu steuern. Wenn der Zählerinhalt des Aufwärtszählers 110 gleich 2ⁿ – 1 wird, gibt der Aufwärtszähler 110 einen Welligkeitsübertrag aus und führt das Lesen von LOAD durch. Wenn der Zählerinhalt des Aufwärtszählers 110 gleich LOAD ist, führt das Flipflop 111 eine Zeiteinstellung durch und gibt den Welligkeitsübertrag des Aufwärtszählers 110 zur Verwendung als das Ausgangssignal des festen Frequenzteilers 2 aus. Wenn der Zählerinhalt des Aufwärtszählers 110 gleich LOAD wird, nimmt das Ausgangssignal des Komparators 19 den niedrigen Pegel an. Jedoch nimmt das Ausgangssignal des Komparators 20 den hohen Pegel an, so dass das Ausgangssignal der ODER-Schaltung 23 auf dem hohen Pegel verbleibt. Wenn der Zählerinhalt gleich LOAD + 3 wird, gibt der Komparator 20 ein Signal mit niedrigem Pegel aus, das Ausgangssignal des ODER-Glieds nimmt den niedrigen Pegel an und das Ausgangssignal des UND-Glieds nimmt den niedrigen Pegel an. Wenn der Zählerinhalt des Aufwärtszählers 110 gleich LOAD + 4 ist, wird das Ausgangssignal des UND-Glieds 25 durch das Flipflop 45 in der Zeit eingestellt, um die Stromzuführung 28 in den Nichtoperationszustand zu steuern. Durch diese Vorgänge wird die Impulsbreite gleich 6 Perioden des Quarzoszillators 1, und der Wert des Zeitintegrals des von der Stromzuführung 28 gelieferten Stroms wird wie folgt ausgedrückt:
wobei der Phasenfehler θ_E von f_out die von dem variablen Frequenzteiler 7 erzeugt wird, zu dieser Zeit
wird.
Die in dem Phasenkomparator 3 aus dem Phasenfehler θ_E erzeugte Wellenform ist die Wellenform (a) in 4 und der Integrationswert des Stroms dieser Wellenform wird in der nachfolgenden Formel (12) ausgedrückt.
Dieser Wert wird gleich dem Integrationswert des von der Phasenfehler-Kompensationsvorrichtung 9 ausgegebenen Stroms, der in Formel (10) ausgedrückt ist. Daher können, da der von dem Phasenfehler erzeugte Impuls nahe der hinteren Flanke des Ausgangssignals des festen Frequenzteilers 2 erzeugt wird, das Phasenfehler-Kompensationssignal und die Phase des von dem Phasenfehler erzeugten Impulses synchronisiert werden durch Wiedereinstellen der Zeit des Ausgangssignals des Aufwärtszählers 110 am Flipflop 111. Auf diese Weise führt die Phasenfehler-Kompensationsvorrichtung 9 eine Kompensation bei dem von dem Phasenkomparator 3 aufgrund des Phasenfehlers θ_E erzeugten Stroms durch.
Zweites Ausführungsbeispiel
Bei dem vorbeschriebenen Ausführungsbeispiel waren die Integratoren in zwei Kaskadenstufen verbunden. 8 zeigt ein Ausführungsbeispiel, bei den in Kaskade verbundenen Integratoren in größerer Anzahl vorhanden sind, so dass die Anzahl der Stufen gleich n ist. In diesem Fall wird der Dezimalteil λ' des Frequenzteilungsverhältnisses λ' = λ +(1 – Z1)"Q„ (13) und der Phasenfehler θ_E wird θE = 2π(1 – Z–1)n–1Qn (14)
Q_n ist das Ausgangssignal eines Addierers 104, der in einem Integrator 106 der n-ten Stufe, die die letzte Stufe ist, enthalten ist, und dieses Ausgangssignal wird zu der (n – 1)ten Ordnung in einem Differentiator 107 differenziert, dann in die Phasenfehler-Kompensationsvorrichtung 9 eingegeben, um eine Kompensation des Phasenfehlers durchzuführen.
Gemäß diesem Ausführungsbeispiel kann eine verbesserte Störunterdrückung erzielt werden, da die Ausgangssignale der mehreren Integratorstufen differenziert werden, um den Phasenfehler-Kompensationswert zu erhalten.
Drittes Ausführungsbeispiel
Wenn die Unterdrückung von unerwünschten Emissionen noch unzureichend ist, obgleich die Kompensation in dieser Weise durchgeführt wird, ist die Verwendung eines Filters mit in 9 gezeigten Amplitudenfrequenzcharakteristiken für das Schleifenfilter 5 wirksam. Dieses Filter weist ein Nacheil-/Voreil-Filter und eine Frequenzfalle mit extrem flachen Charakteristiken auf und kann eine ausreichende Unterdrückung von unerwünschten Emissionen durchführen, wenn die Frequenzfalle auf eine Frequenz gleich der besondere problematischen Verstimmfrequenz gesetzt ist, wenn unerwünschte Emissionen in dem Ausgangssignal des Frequenzsynthetisierers erzeugt werden.
Viertes Ausführungsbeispiel
Dieses Ausführungsbeispiel ist so ausgebildet, dass die Stromzuführung 28 und die Stromzuführung 29, die in der Phasenfehler-Kompensationsvorrichtung 9m enthalten sind, einen Strom I_B + I_C ausgeben, wenn das Steuersignal den hohen Pegel hat, und einen Strom I_B, wenn das Steuersignal den niedrigen Pegel hat.
10 erläutert die Arbeitsweise dieses Ausführungsbeispiels, wenn E = 3 in die Phasenfehler-Kompensationsvorrichtung 9 eingegeben wird. In dieser Figur ist (a) ein Ausgangssignal des Flipflops 45, das ein Steuersignal wird, (b) ist eine zeitliche Wellenform der Stromzuführung 28, (c) ist eine zeitliche Wellenform des Ausgangssignals der Stromzuführung 29, und (d) ist eine zeitliche Wellenform des Ausgangssignals der Phasenfehler-Kompensationsvorrichtung 9.
Wie aus 10 ersichtlich ist, ist, da der von der Phasenfehler-Kompensationsvorrichtung 9 ausgegebene Strom das Ergebnis der Subtraktion des Ausgangssignals der Stromzuführung 29 von dem Ausgangssignal der Stromzuführung 28 ist, der Stromwert des Signals (d), das von der Phasenfehler-Kompensationsvorrichtung 9 ausgegeben wird, äquivalent dem bei dem ersten Ausführungsbeispiel, und die Kompensation des von der Ladungspumpe 4 aufgrund des Phasenfehlers θ_E erzeugten Stroms kann durchgeführt werden.
Bei dem Frequenzsynthetisierer nach dieser Erfindung kann das Störunterdrückungsvermögen beträchtlich verbessert werden und die Frequenzumschaltung kann mit hohen Geschwindigkeiten durchgeführt werden, ohne dass wie bei herkömmlichen Verfahren eine extrem hohe Phasenvergleichsfrequenz verwendet wird, und selbst wenn eine relativ niedrige Phasenvergleichsfrequenz verwendet wird. Weiterhin kann ein Synthetisierer mit Hochgeschwindigkeits-Umschaltfrequenz und niedrigem Leistungsverbrauch zu geringen Kosten realisiert werden, da die Phasenfehlerkompensation ohne Verwendung einer komplexen analogen Schaltung wie D/A-Wandlern durchgeführt werden kann.
Während beschrieben wurde, was gegenwärtig als bevorzugte Ausführungsbeispiele der Erfindung angesehen werden, ist darauf hinzuweisen, dass verschiedene Modifikationen bei dieser innerhalb des Bereichs der durch die angefügten Ansprüche definierten Erfindung durchgeführt werden können.

Claims

Frequenzsynthetisierer, welcher aufweist: einen Frequenzgenerator; einen spannungsgesteuerten Oszillator (6), einen variablen Frequenzteiler (7) zum Teilen des Ausgangssignals des spannungsgesteuerten Oszillators (6) mit einem Frequenzteilungsverhältnis, einen Phasenkomparator (3) zum Erfassen und Ausgeben der Phasendifferenz der Bezugsfrequenz und des Ausgangssignals des variablen Frequenzteilers (7), ein Schleifenfilter (5) zum Glätten des Phasendifferenzsignals, das von dem Phasenkomparator (3) ausgegeben wird, als ein zum Steuern des spannungsgesteuerten Oszillators (6) ausgegebenes Signal, eine Frequenzteilungsverhältnis-Erzeugungsvorrichtung (8) zum Liefern eines Integralfrequenz-Teilungsverhältnisses zu dem und zum Steuern des variablen Frequenzteilers (7), und eine Phasenfehler-Kompensationsvorrichtung (9) zum Durchführen einer Phasenfehlerkompensation durch Variieren der Impulsbreite eines Signals, das zum Kompensieren des Phasenfehlers zu verwenden ist, dadurch gekennzeichnet, dass der Frequenzgenerator aufweist: einen Quarzoszillator (1) und einen festen Frequenzteiler (2) zum Teilen des Ausgangssignals des Quarzoszillators (1), um eine Bezugsfrequenz auszugeben, welche Frequenzteilungsverhältnis-Erzeugungsvorrichtung (8) n Stufen von Integratoren (100, 101, 106), die in Kaskade geschaltet sind, wobei n gleich 2, 3, ... ist, und n – 1 Differenzierschaltungen (102, 108) zum Differenzieren von Austragsignalen der Integratoren (100, 101, 106), einen Addierer (10) und eine weitere Differenzierschaltung (103, 107), die einen Phasenfehler-Kompensationswert ausgibt, aufweist, wodurch das Austragsignal des Integrators der iten Stufe zu der (i – 1)-ten Ordnung differenziert wird und Ausgangssignale der n – 1 Differenzierschaltungen sämtlich durch den Addierer (10) eingegeben werden und eine Summe mit dem Integralteil des Frequenzteilungsverhältnisses genommen wird, welche Summe durch den variablen Frequenzteiler (7) als Frequenzteilungsverhältnis eingegeben wird, und wodurch die weitere Differenzierschaltung (103, 107) das Integrationsergebnis des Integrators der n-ten Stufe zu der (n – 1)-ten Ordnung differenziert, welche Phasenfehler-Kompensationsvorrichtung (9) die Phasenfehlerkompensation durchführt durch Variieren der Impulsbreite eines für die Kompensation des Phasenfehlers zu verwendenden Signals auf der Grundlage des Phasenfehler-Kompensationswertes, der von der Frequenzteilungsverhältnis-Erzeugungsvorrichtung (8) ausgegeben wird,
Frequenzsynthetisierer nach Anspruch 1, bei dem die Phasenfehler-Kompensationsvorrichtung (9) des Frequenzsynthetisierers eine Variation der Impulsbreite des für die Kompensation des Phasenfehlers zu verwendenden Signals aufweist, um den Phasenfehler zu kompensieren, indem zwischen einer Betätigung und einer Nichtbetätigung einer Stromzuführung oder einer Spannungszuführung gemäß einem durch den festen Frequenzteiler (2) gezählten Wert umgeschaltet wird.
Frequenzsynthetisierer nach Anspruch 2, bei dem die Phasenfehler-Kompensationsvorrichtung (9) aufweist: einen Addierer zum Addieren des Phasenfehler-Kompensationswertes, der von der Frequenzteilungsverhältnis-Erzeugungsschaltung (8) herausgezogen wurde, zu einem voreingestellten Wert und zum Ausgeben des Ergebnisses, eine Subtraktionsvorrichtung zum Subtrahieren des Phasenfehler-Kompensationswertes, der von der Frequenzteilungsverhältnis-Erzeugungsschaltung (8) herausgezogen wurde, von einem voreingestellten Wert und zum Ausgeben des Ergebnisses, und mehrere Komparatoren (19, 20, 21, 22) zum Durchführen von Vergleichen bei Ausgangssignalen des Addierers und der Subtraktionsvorrichtung und bei dem von dem festen Frequenzteiler gezählten Wert, wodurch die Impulsbreite des für die Kompensation des Phasenfehlers zu verwendenden Signals variiert wird durch Hindurchführen von Ausgangssignalen der Komparatoren (19, 20, 21, 22) durch Tore (23, 24, 25, 26) und Flipflops (45, 46) und Ausgeben eines Steuersignals zum Umschalten zwischen Betätigung und Nichtbetätigung der Stromzuführung oder der Spannungszuführung.
Frequenzsynthetisierer nach Anspruch 1, bei dem der Frequenzsynthetisierer Stromausgangssignale von dem Phasenkomparator und der Phasenfehler-Kompensationsvorrichtung (9) sowie eine direkte Verbindung zwischen dem Phasenkomparator und der Phasenfehler-Kompensationsvorrichtung aufweist.
Frequenzsynthetisierer nach Anspruch 1, bei dem das Schleifenfilter (5) eine einer vorbestimmten Frequenz angepasste Frequenzfalle enthält.
Frequenzsynthetisierer nach Anspruch 1, bei dem das Ausgangssignal des festen Frequenzteilers (2) um eine Periode des von dem Quarzoszillator (1) ausgegebenen Signals verzögert wird.
Frequenzsynthetisierer nach Anspruch 2, bei dem die Phasenfehler-Kompensationsvorrichtung (9) aufweist: einen Addierer zum Addieren des von der Frequenzteilungsverhältnis-Erzeugungsschaltung (8) herausgezogenen Phasenfehler-Kompensationswertes zu einem voreingestellten Wert und zum Ausgeben des Ergebnisses, eine Subtraktionsvorrichtung zum Subtrahieren des von der Frequenzteilungsverhältnis-Erzeugungsschaltung (8) herausgezogenen Phasenfehler-Kompensationswertes von einem voreingestellten Wert und zum Ausgeben des Ergebnisses, und mehrere Komparatoren (19, 20, 21, 22) zum Durchführen von Vergleichen bei Ausgangssignalen des Addierers und der Subtraktionsvorrichtung und bei dem von dem festen Frequenzteiler gezählten Wert, wodurch die Impulsbreite des zum Kompensieren des Phasenfehlers zu verwendenden Signals vari iert wird durch Hindurchleiten von Ausgangssignalen der Komparatoren durch Tore (23, 24, 25, 26) und Flipflops (45, 46) und Ausgeben eines Steuersignals zum Umschalten der Größe des von der Stromzuführung ausgegebenen Stroms.