JPH11225072A - スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ - Google Patents

スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ

Info

Publication number
JPH11225072A
JPH11225072A JP10024465A JP2446598A JPH11225072A JP H11225072 A JPH11225072 A JP H11225072A JP 10024465 A JP10024465 A JP 10024465A JP 2446598 A JP2446598 A JP 2446598A JP H11225072 A JPH11225072 A JP H11225072A
Authority
JP
Japan
Prior art keywords
frequency
current
output
circuit
spurious
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10024465A
Other languages
English (en)
Inventor
Kazuaki Oishi
和明 大石
Kimitoshi Nirazuka
公利 韮塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10024465A priority Critical patent/JPH11225072A/ja
Priority to US09/143,654 priority patent/US6317476B1/en
Publication of JPH11225072A publication Critical patent/JPH11225072A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit

Abstract

(57)【要約】 【課題】フラクショナルＮシンセサイザのスプリアスの
チャンネル依存を防止することが可能なスプリアス抑制
装置および方法、並びに、そのような機能を有するフラ
クショナルＮシンセサイザを提供することを目的とす
る。 【解決手段】スプリアス抑制回路１７が、アキュムレー
タ１６の保持値に比例する電流Ｉｓｓを、位相比較器１
１の比較動作の度に、電圧制御発振器１４の出力周波数
ｆｏの周期に比例する期間だけチャージポンプ回路１２
の出力電流Ｉｃｐに加えるように構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スプリアス抑制装
置、スプリアス抑制方法およびフラクショナルＮシンセ
サイザに関し、詳しくは、フラクショナルＮシンセサイ
ザの発振出力の周波数スペクトルに発生するスプリアス
を抑制するための方法および装置、並びに、そのような
スプリアスを抑制する機能を備えたフラクショナルＮシ
ンセサイザに関する。
【０００２】
【従来の技術】近年、移動体通信技術や半導体製造技術
の発達によって、携帯電話、パーソナルハンディフォン
（ＰＨＳ：Personal Handy Phone）、コードレス電話等
の移動無線端末が先進国だけでなく発展途上国において
も爆発的に普及するようになってきている。このような
移動体通信技術分野に必要不可欠な技術要素として、Ｐ
ＬＬ周波数シンセサイザがある。
【０００３】ＰＬＬ周波数シンセサイザは、その内部に
ＰＬＬ（Phase-Locked Loop）を備えており、このＰＬ
Ｌの一つの構成要素である発振器の出力をコントロール
して各種周波数の信号を生成するものである。ＰＬＬ周
波数シンセサイザは、一般的に水晶発振器の出力に基づ
いた周波数の信号を基準信号として入力し、該基準信号
の周波数間隔で出力信号の周波数を切り換えることがで
きる。
【０００４】一方、上述のように移動無線端末の数が急
激に増大すると、これに比例して確保すべきチャンネル
数も急激に増大することになる。ところが、チャンネル
を識別するための周波数は、無線を利用する分野毎に使
用可能な周波数帯域が決められた有限な資源であるの
で、上述のＰＬＬ周波数シンセサイザにおいてもより細
かい周波数間隔で出力周波数を切り換えることができる
ようにして、より多くのチャンネルを確保するが要求さ
れている。
【０００５】このような要求に応えるために、フラクシ
ョナルＮ周波数シンセサイザが提案されている。以下
に、従来のフラクショナルＮ周波数シンセサイザの構造
を説明するが、その理解を容易にするために、まずその
基礎技術であるＰＬＬ周波数シンセサイザの構造を簡単
に説明する。図１４は従来の一般的なＰＬＬ周波数シン
セサイザの構成を示すブロック図である。同図に示すよ
うに、ＰＬＬ周波数シンセサイザは、位相比較器１、チ
ャージポンプ回路２、ループフィルタ３、電圧制御発振
器４および分周器５を備えている。位相比較器１では、
基準周波数ｆｒの信号と比較周波数ｆｐの信号の位相差
が検出され、該位相差に応じたパルス幅の電圧パルスが
チャージポンプ回路２に出力される。チャージポンプ回
路２では、位相比較器１の出力に応じて電流の吐き出
し、吸い込み、又はハイ・インピーダンスの３状態の何
れかの状態にあるチャージポンプ出力電流Ｉｃｐが生成
される。
【０００６】チャージポンプ２の出力電流Ｉｃｐはルー
プフィルタ３により平滑化され、かつ電圧に変換されて
出力される。ループフィルタ３から出力された電圧が制
御電圧として電圧制御発振器４には入力され、電圧制御
発振器４は制御電圧に応じた周波数ｆｏを発振する。電
圧制御発振器４の出力周波数ｆｏは分周器５により分周
数Ｎで分周され、位相比較器１に比較周波数ｆｐとして
フィードバックされる。なお、基準周波数ｆｒは、例え
ば図示しない水晶発振器の出力周波数ｆｏｓｃを分周器
６により分周することによって得ることができる。
【０００７】このように構成されるＰＬＬ周波数シンセ
サイザでは、ＰＬＬによって常にｆｒとｆｐが同一周波
数で同一位相になるように制御され、また分周器５によ
ってｆｐ＝ｆｏ／Ｎとなるので、
【０００８】
【数１】
【０００９】の関係が成り立つ。式（１）は、Ｎを変化
させることにより周波数ｆｒのステップでｆoを変化さ
せることができることを意味している。したがって、Ｐ
ＬＬ周波数シンセサイザは、水晶発振器等から１つの周
波数を入力するだけで、種々の周波数を発振することが
できる。一方、図１５はフラクショナルＮシンセサイザ
の構成を示すブロック図であり、同図から解るようによ
うに、フラクショナルＮシンセサイザは、図１４に示さ
れたＰＬＬ周波数シンセサイザにアキュムレータ７およ
びスプリアス抑制回路８を追加して構成されている。ア
キュムレータ７は、分周器６から基準周波数ｆｒをクロ
ック周波数として入力し、位相比較器１の比較周期毎
に、アキュムレータ７の一つ前の比較周期における保持
値ａｃｍと入力バイナリデータＦとの和をとる。この結
果、アキュムレータ７の保持値ａｃｍは、比較周期毎に
Ｆづつ増加する。図１５に示す例では、アキュムレータ
７はクロック周波数として基準周波数ｆｒを入力してい
るが、比較周波数ｆｐであってもよく、あるいは、位相
比較器１の比較周期に一致するものであれば他の周波数
信号を入力してもよい。
【００１０】アキュムレータ７がｎビット構成であれ
ば、保持値ａｃｍが２nになるとオーバフローが生じ、
オーバフロー信号Ｓｏｖを分周器５に出力する。分周器
５は、オーバーフローを検知した比較周期において、通
常はＮに設定されている分周数をＮ＋１に変化させる。
すなわち、比較周期２n回の間にＦ回だけ、分周器５の
分周数がＮ＋１になる。ｎ＝２、Ｆ＝１としたときのオ
ーバフロー信号Ｓｏｖの変化と、基準周波数ｆｒあるい
は比較周波数ｆｐで表される位相比較器１の比較周期と
の関係を図１６（ａ）〜（ｃ）に示す。
【００１１】分周器５の分周数がＮ＋１のときの電圧制
御発振器４の出力周波数ｆｏをｆｏ１、Ｎのときをｆｏ
２とすると、上述の式（１）により、出力周波数ｆｏは
比較周期２n回の間に、 Ｆ回は、 ｆｏ１＝（Ｎ＋１）×ｆｒ （２n−Ｆ）回は、 ｆｏ２＝ Ｎ×ｆｒ で表される。よって、 ｆｏの平均は、
【００１２】
【数２】
【００１３】となる。この式（２）は、Ｎの他にＦを変
更することによって、電圧制御発振器４の出力信号の平
均の周波数ｆｏを、基準周波数ｆｒよりも小さい周波数
間隔で切り換えることが可能になることを意味してい
る。ところが、ＰＬＬ周波数シンセサイザに上述のよう
なアキュムレータ７を追加しただけでは、電圧制御発振
器４の発振出力の周波数スペクトルにはスプリアスが発
生することが知られている。電圧制御発振器４の出力周
波数ｆｏの平均値は上記式（２）で表されているが、実
際には、ｆｏはｆｏ１＝（Ｎ＋１）×ｆｒとｆｏ２＝Ｎ
×ｆｒとの間で周期的に変動している。この変動によ
り、電圧制御発振器４の発振出力の周波数スペクトルに
おいて、中心周波数からｋ×（ｆｒ／２ n）（ただし、
ｋ＝１、２．．．）だけずれた位置に、スプリアスが発
生することが知られている。
【００１４】このようなスプリアスを抑制するために、
フラクショナルＮ周波数シンセサイザにはスプリアス抑
制回路８が設けられている。スプリアス抑制回路８は、
アキュムレータ７の保持値ａｃｍを入力し、これを電流
値に変換して電流Iａｄとして出力するＤ／Ａ変換器９
から構成される。チャージポンプ回路２の出力電流Ｉｃ
ｐには、Ｄ／Ａ変換器９の出力電流Ｉａｄが重ね合わさ
れて電流Ｄｏとなってループフィルタ３に入力される。
この出力電流ＩｃｐとＩａｄとの重ね合わせによって、
スプリアスを抑制することができる。
【００１５】このスプリアス抑制の原理を図１６のタイ
ミングチャートを参照して説明する。同図は、アキュム
レータ７が２ビット構成（ｎ＝２）、入力バイナリデー
タがＦ＝１である場合の例を示している。アキュムレー
タ７の保持値ａｃｍは、比較周期毎に１（＝Ｆ）づつ加
算され、オーバフローになると０に戻るので、０、１、
２、３、０、１、２、３．．．と変化する。したがっ
て、アキュムレータ７は４比較周期に１回だけオーバフ
ローを生じ、アキュムレータ７のオーバーフロー信号Ｓ
ｏｖは図１６（ｃ）に示すように変化する。この結果、
分周器５の分周数は４比較周期に１回だけＮからＮ＋１
に変化することになる。スプリアス抑制回路８が設けら
れていない場合、発振出力の周波数がｆｏ１＝（Ｎ＋
１）×ｆｒとｆｏ２＝Ｎ×ｆｒとの間で変動し、この周
期的な変動がスプリアスとなって電圧制御発振器４の発
振出力に現れる。
【００１６】ここで、チャージポンプ回路出力電流Ｉｃ
ｐの最小の出力電流（ジッタ）幅ｔ jは図１６（ｄ）に
示すように、比較周期毎に累積されて増大し、４比較周
期目に最小のジッタ幅に戻る。このチャージポンプ回路
出力電流のジッタ幅の変化は、アキュムレータ７の保持
値ａｃｍに連動するものである。そこで、図１６（ｅ）
に示すように、スプリアス抑制のために用いられるＤ／
Ａ変換器９の出力電流Ｉａｄが、チャージポンプ回路出
力電流Ｉｃｐとプラス・マイナス反対の電流値になるよ
うに設定され、またＤ／Ａ変換器出力電流Ｉａｄの電流
波形面積が、Ｉａｄをアキュムレータ７の保持値ａｃｍ
に比例させることによってチャージポンプ出力電流Ｉｃ
ｐの電流波形面積と等しくなるように設定されている。
このため、ループフィルタ３に入力される電流Ｄｏには
周期的な変動はなくなり、結果的に、電圧制御発振器４
の発振出力におけるスプリアスの発生は抑制されること
になる。
【００１７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のフラクショナルＮシンセサイザにあっては、
電圧制御発信器の発振出力のスプリアスにチャンネル依
存が現れるといった問題があった。スプリアスのチャン
ネル依存とは、チャンネルを切り換えた時、すなわち、
分周器５の分周数Ｎを変更してフラクショナルＮシンセ
サイザの発生周波数を切り換えた時に、スプリアス抑制
回路８によるスプリアス抑制効果が影響を受けることを
意味している。
【００１８】スプリアスにチャンネル依存が現れる理由
を以下に説明する。チャージポンプ回路２からの出力電
流Ｉｃｐの最小のジッタ幅ｔjは、次式により計算され
る。
【００１９】（以下余白）
【数３】
【００２０】ここで、Ｆ＝１とすると、上式は、
【００２１】
【数４】
【００２２】となる。このジッタ幅ｔjは、位相比較周
期毎に位相差が蓄積されるため図１６（ｆ）に示すよう
に、ｔj、２×ｔj、３×ｔjの順に変化する。ジッタを
打ち消すために、上述のようにチャージポンプ出力電流
Ｉｃｐの波形とＤ／Ａ変換器出力電流Ｉａｄの波形との
面積を等しくするようにしているので、Ｄ／Ａ変換器出
力の電流時間幅をｔａｄとすると、次式が成り立つ。
【００２３】
【数５】
【００２４】さらに、ｔjに式（３）を代入すると、
【００２５】（以下余白）
【数６】
【００２６】が成り立つ。ここで、分周器５の分周数Ｎ
を変更、すなわち周波数シンセサイザの設定チャンネル
を変更すると、 ｆｒ、ｎ、Ｉｃｐ、ｔａｄは一定値で
あるので、式（４）からＤ／Ａ変換器出力電流Ｉａｄは
分周数Ｎに依存してスプリアス抑制の適正値からずれる
ことが解る。したがって、従来のスプリアス抑制回路８
では、フラクショナル周波数シンセサイザのスプリアス
のチャンネル依存性を排除することができなかった。
【００２７】そこで、本発明は、チャンネル切換えによ
って分周数が変更がされた場合にもスプリアス抑制効果
を維持して、フラクショナルＮシンセサイザのスプリア
スにチャンネル依存が現れるのを防止することを目的と
する。
【００２８】
【課題を解決するための手段】第１の発明は、上記課題
を解決するため、二つの信号の位相差を検出する位相比
較器と、該位相比較器により検出された位相差に従って
変動する電流を出力するチャージポンプ回路と、該チャ
ージポンプ回路から出力される電流を電圧に変換するル
ープフィルタと、該ループフィルタの出力電圧に基づい
た周波数を出力する発振回路と、該発振回路の出力周波
数を所定の分周数で分周して、前記二つの信号のうちの
片方の信号として前記位相比較器に供給する分周器と、
前記位相比較器の比較動作に同期して増加あるいは減少
して一定の周期でオーバフローあるいはアンダフローす
る保持値を有し、該保持値がオーバフローあるいはアン
ダフローしたときだけ前記分周器の前記所定の分周数を
他の分周数に切換える分周数切換え回路と、を備えたフ
ラクショナルＮシンセサイザに発生するスプリアスを抑
制するスプリアス抑制装置であって、前記分周数切換え
回路の保持値に比例する電流を生成する電流生成手段
と、該電流生成手段により生成された電流を、前記位相
比較器の比較動作の度に、前記発振回路の出力周波数の
周期に比例する期間だけ前記チャージポンプ回路の出力
電流に加算する電流加算手段と、を備えたことを特徴と
するものである。
【００２９】上記の構成によれば、下記の原理によりス
プリアスのチャンネル依存を防止することができる。前
記式（４）のＩａｄを電流加算手段によりチャージポン
プ回路に加算する電流Ｉｓｓで置き換え、式（４）を、
Ｆ＝１と置いた式（２）により変形すると、
【００３０】
【数７】
【００３１】が成り立つ。ｔａｄは、電圧制御発振器の
出力信号の周期に比例する時間であるから、
【００３２】
【数８】
【００３３】で表される（ｍは任意の定数）。式（６）
を式（５）に代入すると、
【００３４】
【数９】
【００３５】となる。ここで、ｎ、ｍ、Ｉｃｐは全て定
数であるため、式（７）から解るように、Ｉｓｓは分周
数Ｎに依存しない値になる。したがって、電圧制御発振
器の周波数スペクトルにチャンネル依存が現れるのを防
止することができる。前記電流加算手段は、前記発振回
路の出力周波数の周期に比例する期間に相当する幅のパ
ルスを、前記位相比較器の比較動作に同期して形成する
パルス形成回路と、前記電流生成回路により生成された
電流をチャージポンプ回路の出力電流に加算するタイミ
ングと時間を、前記パルス形成回路により形成されたパ
ルスに従って調節する電流加算調節回路と、を有するよ
うに構成してもよい。このように構成した場合、前記発
振回路の出力周波数の周期に比例する期間を、比較的簡
単な回路構成のパルス形成回路によって容易に決めるこ
とができる。
【００３６】前記電流加算手段は、前記分周器を構成す
る回路に含まれる複数の信号ラインの一つから前記発振
回路の出力周波数に比例する周波数の信号を入力し、該
入力信号に基づいて前記発振回路の出力周波数の周期に
比例する期間を決めるようにしてもよい。このように構
成した場合、周波数変換のための特別なデバイスを設け
ることなく、発振回路の出力周波数の周期に比例した期
間を分周器内の種々の周波数から容易に得ることがで
き、またスプリアス抑制装置の構成を簡素化することが
できる。
【００３７】さらに、前記スプリアス抑制装置には、前
記分周器を構成する回路に含まれる少なくとも２つの信
号ラインから１つを切換え可能に選択して、選択された
信号ラインにより搬送される信号を前記電流加算手段に
供給する選択切換え手段を設けてよい。このように構成
した場合、スプリアスのチャンネル依存の防止ために、
よりいっそう効果の高い周波数信号を選択して利用する
ことができる。
【００３８】また、前記電流加算手段は、前記分周器か
ら前記位相比較器に供給される信号と同じ信号を入力
し、該入力信号に基づいて前記発振回路の出力周波数の
周期に比例する期間を決めるようにしてもよい。このよ
うに構成した場合、分周器の出力をそのまま利用してい
るのに加え、分周器の出力周波数はそのまま位相比較器
の比較周期に同期しているため、同期のための特別なデ
バイスも設ける必要がなくなり、簡単な回路構成によっ
てスプリアス抑制装置を構成することができる。
【００３９】あるいは、前記電流加算手段は、前記発振
回路の出力周波数を入力して、該入力周波数に基づいて
前記発振回路の出力周波数の周期に比例する期間を決め
るようにしてもよい。このように構成した場合、発振回
路の出力周波数の周期に比例する期間を正確に割り出す
ことができ、また発振回路の出力周波数の周期と同一の
周期を利用する場合には最も適した装置構成を提供する
ことができる。
【００４０】あるいはまた、前記電流加算手段は、前記
発振回路の出力周波数を所定の分周数で分周して出力す
る分周器を有し、該分周器の出力に基づいて前記発振回
路の出力周波数の周期に比例する期間を決めるようにし
てもよい。このように構成した場合、適切な分周数の分
周器を設けることにより、フラクショナルＮシンセサイ
ザの分周器の分周に依存しない所望の周期を得ることが
できる。
【００４１】前記電流加算手段の前記分周器は、自身の
前記所定の分周数を変化させることが可能な可変分周器
であってもよい。このように構成した場合、発振回路の
発振出力の周期に比例した期間を可変に設定することが
できる。また一方、前記電流加算手段は、前記発振回路
の出力周波数を入力して整数倍して出力する周波数逓倍
器を有し、該周波数逓倍器の出力に基づいて前記発振回
路の出力周波数の周期に比例する期間を決めるようにし
てもよい。このように構成した場合、発振回路の周波数
出力の周期よりも短い期間を容易に得ることができる。
【００４２】第２の発明は、上記課題を解決するため、
二つの信号の位相差を検出する位相比較器と、該位相比
較器により検出された位相差に従って変動する電流を出
力するチャージポンプ回路と、該チャージポンプ回路か
ら出力される電流を電圧に変換するループフィルタと、
該ループフィルタの出力電圧に基づいた周波数を出力す
る発振回路と、該発振回路の周波数出力を所定の分周数
で分周して、前記二つの信号のうちの片方の信号として
前記位相比較器に供給する分周器と、前記二つの信号の
何れか一方の信号に従って増加あるいは減少して一定の
周期でオーバフローあるいはアンダフローする保持値を
有し、該保持値がオーバフローあるいはアンダフローし
たときだけ前記分周器の前記所定の分周数を他の分周数
に切換える分周数切換え回路と、を備えたフラクショナ
ルNシンセサイザに発生するスプリアスを抑制するスプ
リアス抑制方法であって、前記分周数切換え回路の保持
値に比例する電流を生成する工程と、該電流生成工程で
生成された電流を、前記位相比較器の比較動作に同期し
て、前記チャージポンプ回路の出力電流に加算する工程
と、前記電流生成工程で生成された電流の電流加算工程
における加算時間を、前記発振回路の出力周波数の周期
に比例する期間に一致させる工程と、を包含することを
特徴とするものである。このような方法を利用すれば、
前述のスプリアス抑制装置と同様の理由により、スプリ
アスのチャンネル依存を防止することができる。
【００４３】第３の発明は、上記課題を解決するため、
二つの信号の位相差を検出する位相比較器と、該位相比
較器により検出された位相差に従って変動する電流を出
力するチャージポンプ回路と、該チャージポンプ回路か
ら出力される電流を電圧に変換かつ平滑化するループフ
ィルタと、該ループフィルタの出力電圧に基づいた周波
数を出力する発振回路と、該発振回路の周波数出力を所
定の分周数で分周して、前記二つの信号のうちの片方の
信号として前記位相比較器に供給する分周器と、前記位
相比較器の比較動作に同期して増加あるいは減少して一
定の周期でオーバフローあるいはアンダフローする保持
値を有し、該保持値がオーバフローあるいはアンダフロ
ーしたときだけ、前記分周器の前記所定の分周数を他の
分周数に切換える分周数切換え回路と、を備えたフラク
ショナルＮシンセサイザにおいて、前記分周数切換え回
路の保持値に比例する電流を生成する電流生成手段と、
該電流生成手段により生成された電流を、前記位相比較
器の比較動作の度に、前記発振回路の出力周波数の周期
に比例する期間だけ前記チャージポンプ回路の出力電流
に加算する電流加算手段と、を備えたことを特徴とする
ものである。このようなフラクショナルＮシンセサイザ
においも、前述のスプリアス抑制装置と同様の理由によ
り、スプリアスのチャンネル依存を防止することができ
る。
【００４４】
【発明の実施の形態】 図１〜図８を参照して、本発明
に係るスプリアス抑制装置を適用したフラクショナルＮ
シンセサイザの第１の実施例を説明する。図１に示すよ
うに、フラクショナルＮシンセサイザは、分周器１０、
位相比較器１１、チャージポンプ回路１２、ループフィ
ルタ１３、電圧制御発振器１４、分周器１５、アキュム
レータ１６およびスプリアス抑制回路１７を備えてい
る。
【００４５】分周器１０は、例えば図示しない水晶発振
器の出力周波数ｆｏｓｃを入力して、所定の分周数Ｒで
分周し、基準周波数ｆｒの信号を生成して位相比較器１
１に出力する。位相比較器１１は、基準周波数ｆｒの信
号と後述の比較周波数ｆｐの信号を入力して両信号の位
相差を検出し、該位相差に応じたパルス幅の電圧パルス
をチャージポンプ回路１２に出力する。
【００４６】チャージポンプ回路１２は、位相比較器１
１の出力に応じて電流の吐き出し、吸い込み、又はハイ
・インピーダンスの３状態の何れかの状態にあるチャー
ジポンプ出力電流Ｉｃｐを生成する。ループフィルタ１
３は、チャージポンプ回路１２の出力電流Ｉｃｐを平滑
化し、かつ電圧に変換して電圧制御発振器１４に出力す
る。
【００４７】電圧制御発振器１４はループフィルタ１３
の出力に応じて制御された周波数ｆｏを発振する。分周
器１５は、電圧制御発振器１４の出力周波数ｆｏを分周
数ＮあるいはＮ＋１で分周して位相比較器１１に比較周
波数ｆｐとしてフィードバックするものであり、Ｎは可
変である。アキュムレータ１６は、分周器１０から基準
周波数ｆｒをクロック周波数として入力し、位相比較器
1１の比較周期毎に、アキュムレータ１６の一つ前の比
較周期における保持値ａｃｍと入力バイナリデータＦと
の和をとる。この結果、アキュムレータ１６の保持値ａ
ｃｍは、比較周期毎にＦづつ増加する。図１の例では、
アキュムレータ１６はクロック周波数として基準周波数
ｆｒを入力しているが、比較周波数ｆｐであってもよ
く、あるいは、位相比較器１１の比較周期に一致するも
のであれば他の周波数信号を入力してもよい。
【００４８】アキュムレータ１６がｎビット構成であれ
ば、保持値ａｃｍが２nになるとオーバフローが生じ、
オーバフロー信号Ｓｏｖを分周器１５に出力する。分周
器１５は、オーバーフローを検知した比較周期におい
て、通常はＮに設定されている分周数をＮ＋１に切換え
る。すなわち、比較周期２n回の間にＦ回だけ、分周器
１５の分周数がＮ＋１になる。
【００４９】上述の分周器１０、位相比較器１１、チャ
ージポンプ回路１２、ループフィルタ１３、電圧制御発
振器１４および分周器１５およびアキュムレータ１６の
動作は、図１５に示されたフラクショナルＮシンセサイ
ザの対応する各構成要素の動作と同じであり、前述した
ように電圧制御発振器１４の出力信号の平均の周波数ｆ
ｏは、前述の式（２）に示されたようにｆｏ＝ｆｒ×
（Ｎ＋Ｆ／２n）で表される。したがって、Ｎだけでな
くＦをも切り換えることによって、電圧制御発振器１４
の出力信号の平均の周波数ｆｏを、基準周波数ｆｒより
も小さい周波数間隔で切り換えることができる。
【００５０】スプリアス抑制回路１７は、アキュムレー
タ１６の保持値ａｃｍに比例する電流を、電圧制御発振
器１４の出力周波数の周期に比例する期間だけ、チャー
ジポンプ回路１２の出力電流Ｉｃｐに位相比較器１１の
比較動作に同期して加算するように構成されている。ス
プリアス抑制回路１７の出力電流Ｉｓｓの波形は図２に
示される。同図は、アキュムレータ１６の保持値ａｃｍ
が１のときの例を示しており、例えば、位相比較器１１
の比較周期に同期するリセット信号に同期して、電流値
Ｉｓｓの電流が電圧制御発振器１４の出力周波数の周期
に比例する期間ｔａｄ＝ｍ／ｆｏ（ｍは任意の数）だけ
生成されてスプリアス抑制回路１７から出力されること
を表している。また、図２における破線チャートは、ア
キュムレータ１６の保持値ａｃｍが１から２、３...と
変化したときの出力電流Ｉｓｓの電流値２×Ｉａｄ、３
×Ｉａｄ...を表している。
【００５１】このような機能を有するスプリアス抑制回
路１７の構成は図３に示される。同図に示されるよう
に、スプリアス抑制回路１７は、アキュムレータ１６の
保持値ａｃｍを入力して該保持値ａｃｍに比例する電流
を生成するＤ／Ａ変換器１８と、該Ｄ／Ａ変換器１８の
出力電流を、チャージポンプ回路１２の出力電流Ｉｃｐ
に電圧制御発振器１４の出力周波数の周期に比例する期
間ｔａｄ∝１／ｆｏだけ、位相比較器１１の比較動作に
同期して加算する電流加算回路１９と、を備えている。
【００５２】電流加算回路１９は、パルス形成回路２０
およびスイッチ回路２１からなる。パルス形成回路２０
は、後述するように分周器１５を構成する回路に含まれ
る複数の信号ラインの一つから、電圧制御発振器１４の
出力周波数ｆｏに比例する周波数ｆｐ'の信号と、位相
比較器１１の比較周期毎に発せられた比較動作同期信号
とを入力する。電圧制御発振器１４の出力周波数ｆｏに
比例する分周器内の周波数ｆｐ'は、比較周波数ｆｐに
も比例するものであり、ｆｐ'＝ａ×ｆｐ（ただし、ａ
は任意の数）で表すことができる。パルス形成回路２０
はこれらの入力信号に基づいて、電圧制御発振器１４の
発振出力の周期に比例する期間ｔａｄ＝１／（ａ×ｆ
ｐ）∝１／ｆｏに相当するパルス幅のパルスを、位相比
較器１１の比較動作に同期して形成するものである。
【００５３】スイッチ回路２１は、Ｄ／Ａ変換器１８に
より生成された電流をチャージポンプ回路１２の出力電
流Ｉｃｐに加算するタイミングと時間を、パルス形成回
路２０により形成されたパルスに従って調節するもので
ある。具体的には、スイッチ回路２１は、Ｄ／Ａ変換器
１８の出力電流を流す信号ライン上に配置されたスイッ
チを有し、パルス形成回路２０からパルスを入力してい
る間だけ信号ラインを導通させるようにスイッチを動作
させるものである。
【００５４】図４は、上述のパルス形成回路２０の一例
を示している。パルス形成回路２０は、Ｄフリップフロ
ップ２１、２２、ＳＲラッチ２３およびＡＮＤゲート２
４からなる。Ｄフリップフロップ２１は分周器１５から
周波数ｆｐ'の信号をＲＳＴ信号として入力し、１／ｆ
ｐ'幅のパルスからなる信号Ｐ２を生成して出力し、Ｄ
フリップフロップ２２は比較動作同期信号をＳＥＴ信号
として入力し、上記ＲＳＴ信号と同期させて信号Ｐ１を
出力する。ＳＲラッチ２３は、Ｄフリップフロップ２２
から信号Ｐ１をセット信号として、Ｄフリップフロップ
２１から信号Ｐ２をリセット信号として入力して信号を
Ｐ３を出力する。この信号Ｐ３は、セット信号でＨ、リ
セット信号でＬとなる。ＡＮＤゲート２４は、Ｄフリッ
プフロップ２２から信号Ｐ１を、ＳＲラッチ２３から信
号Ｐ３を入力して、目的のパルス信号Ｐ４を生成して出
力する。図５は、上記の各信号Ｐ１〜Ｐ４の波形の例を
示している。
【００５５】次に、分周器１５における周波数ｆｐ'の
取り出し個所を図６および図７を参照して説明する。図
６は、分周器１５がパルススワロ方式を採用した場合の
構成の一例を示している。同図に示すように、分周器１
５は、デュアルモジュラスプリスケーラ２５、プログラ
ムカウンタ２６、スワロカウンタ２７およびコントロー
ラ２８を有している。パルススワロ方式の分周器の動作
原理を簡単に説明する。プログラムカウンタ２６と、ス
ワロカウンタ２７が同時にカウントを始め、スワロカウ
ンタ２７がＡ回カウントする間は、デュアルモジュラス
プリスケーラ２５をＭ＋１分周で動作させ、（Ｐ−Ａ）
カウントする間は、デュアルモジュラスプリスケーラ２
５をＭ分周で動作させる。したがって、分周器１５の全
体としての分周数Ｎは、（Ｍ×Ｐ＋Ａ）で表されること
になる。プログラムカウンタ２６およびスワロカウンタ
２７のそれぞれには、図示しないシフトレジスタやラッ
チ回路によって分周器全体の分周数がＮあるいはＮ＋１
分周になるように設定された異なるバイナリデータが入
力されるようになっている。
【００５６】デュアルモジュラスプリスケーラ２５は、
図７に示すように、フリップフロップ２９ａ〜２９ｃお
よびＯＲゲート２９ｄからなる可変分周部２９、フリッ
プフロップ３０a〜３０ｄからなる固定分周部３０およ
び５入力ＯＲゲート３１aからなるモジュラス制御部３
１から構成される。可変分周部２９には３つのフリップ
フロップ２９a〜２９ｃが設けられているので、本例で
は、フリップフロップ２９ｃのＭＣの入力に応じて４分
周と５分周が切り換えられるようになっている。さら
に、固定分周部３０には４つのフリップフロップ３０ａ
〜３０ｄが設けられているので、本例のデュアルモジュ
ラスプリスケーラ２５全体では、６４分周と６５分周が
切り換えられるようになっている。
【００５７】ここで、分周器１５からスプリアス抑制回
路１７に供給される周波数ｆｐ'の信号は、デュアルモ
ジュラスプリスケーラ２５の可変分周部２９のフリップ
フロップ２９ａの出力Ｑ１、固定分周部３０のフリップ
フロップ３０ａの出力Ｑ２、フリップフロップ３０ｂの
出力Ｑ３、フリップフロップ３０ｃの出力Ｑ４およびフ
リップフロップ３０ｄの出力Ｑ５の何れかから取り出す
とよい。ｆｐ'の取り出し個所はこれらに限定されるも
のではなく、電圧制御発振器１４の出力周波数ｆｏに比
例する周波数の信号であればデュアルモジュラスプリス
ケーラ２５内の信号ラインからだけでなく、プログラム
カウンタ２６、スワロカウンタ２７およびコントローラ
２８内の何れの信号ラインから取り出してもよい。
【００５８】また、分周器１５に含まれる複数の信号ラ
インからｆｐ'を選択的に取り出すためのセレクタを設
けて、スプリアスのチャンネル依存防止に適したｆｐ'
を選択することができるようにしてもよい。次に、スプ
リアス抑制動作を図８のタイミングチャートを参照して
説明する。上述のように構成されるフラクショナルＮシ
ンセサイザでは、図８（ｃ）に示すアキュムレータ１６
のオーバフロー信号Ｓｏｖに応じて、分周器１５の分周
数がＮからＮ+１に周期的に切換わり、この結果、電圧
制御発振器１４の出力周波数ｆｏは、ｆｏ１＝（Ｎ＋
１）×ｆｒとｆｏ２＝Ｎ×ｆｒとの間で周期的に変動す
ることになる。この変動によって、電圧制御発振器１４
の出力信号にはスプリアスが発生しようとするが、この
スプリアスはスプリアス抑制回路１７によって以下のよ
うに抑制される。
【００５９】アキュムレータ１６の保持値ａｃｍは、位
相比較器１１の比較周期毎に１（＝Ｆ）が加算され、オ
ーバフローになると０に戻るので、０、１、２、３、
０、１、２、３．．．と変化する。したがって、アキュ
ムレータ１６は４比較周期に１回だけオーバフローを生
じ、アキュムレータ１６のオーバーフロー信号Ｓｏｖは
図１６（ｃ）に示すように変化する。本例では、アキュ
ムレータ１６が２ビット構成（ｎ＝２）、入力バイナリ
データがＦ＝１である。
【００６０】スプリアス抑制回路１７からの出力電流Ｉ
ｓｓは、図８（ｅ）に示されるように、チャージポンプ
回路１２の出力電流Ｉｃｐとプラス・マイナス反対の電
流値であり、またスプリアス抑制回路出力電流Ｉｓｓの
電流波形面積は、アキュムレータの保持値ａｃｍに比例
させることによって、チャージポンプ出力電流Ｉｃｐの
電流波形面積と等しくなる。したがって、両出力電流Ｉ
ｃｐとＩｓｓが重ね合わされて生成された図１６（ｆ）
に示す電流Ｄｏでは周期的変動は相殺され、結果的に、
電圧制御発振器１４の発振出力のスプリアスは抑制され
る。
【００６１】次に、スプリアス抑制回路の本実施例で最
も重要な機能であるスプリアスのチャンネル依存防止に
ついて説明する。スプリアス抑制回路１７のＤ／Ａ変換
器１８から出力された電流は、上述した電流加算回路１
９によって、電圧制御発振器１４の発振出力の周期に比
例する期間ｔａｄ＝１／ｆｐ'になるように調節されて
スプリアス抑制回路１７から出力される。スプリアス抑
制回路１７の出力電流Ｉｓｓをこのように設定すること
は、ｔａｄ∝１／ｆｏの関係が常に成り立つことを意味
し、まさに前述の式（６）を常に満たしていることにな
る。式（６）を満たすということは、前述したように式
（７）： Ｉｓｓ＝Ｉｃｐ×１／（２n×ｍ）を満たすと
いうことである。ここで、ｎ、ｍ、Ｉｃｐは全て定数で
あるため、 Ｉｓｓは分周数Ｎに依存しない値になる。
【００６２】言い換えれば、分周数Ｎを変更した場合で
も、スプリアス抑制回路１７の出力電流Ｉｓｓがチャー
ジポンプ回路１２の出力電流Ｉｃｐに対して常に正確に
スケールされていることになる。したがって、分周器１
５の分周数を変更した場合でも、すなわちチャンネルを
切換えた場合でも、スプリアス抑制回路１７による本来
のスプリアス抑制効果がそのまま維持され、電圧制御発
振器１４の周波数スペクトルにチャンネル依存が現れる
のを確実に防止することができる。本実施例では、電流
加算回路１９が、電圧制御発振器１４の出力周波数の周
期に比例する期間に相当する幅のパルスを、位相比較器
１１の比較動作に同期して形成するパルス形成回路２０
と、Ｄ／Ａ変換器１８により生成された電流をチャージ
ポンプ回路１２の出力電流Ｉｃｐに加算するタイミング
と時間を、パルス形成回路２０により形成されたパルス
に従って調節するスイッチ回路２１とから構成されてい
る。この結果、前記発振回路の出力周波数の周期に比例
する期間を、比較的簡単な回路構成のパルス形成回路や
スイッチ回路によって容易に決めることができる。
【００６３】また、本実施例では、電流加算回路１９
は、分周器１５を構成する回路に含まれる複数の信号ラ
インの一つから電圧制御発振器１４の出力周波数に比例
する周波数の信号を入力し、該入力信号に基づいて電圧
制御発振器１４の出力周波数の周期に比例する期間を決
めている。この結果、周波数変換のための特別なデバイ
スを設けることなく、電圧制御発振器１４の出力周波数
に比例した周期を分周器１５内の種々の周波数から容易
に得ることができるので、スプリアス抑制回路１７の構
成を簡素化することができる。
【００６４】さらに、分周器１５を構成する回路に含ま
れる少なくとも２つの信号ラインから一つを切換え可能
に選択して、選択された信号ラインにより搬送されてい
る信号を電流加算回路１９に供給する選択切換え回路を
設けてもよい。この場合、スプリアスのチャンネル依存
の防止のために、より一層効果の高い周波数信号を選択
して利用することができる。
【００６５】なお、上述の実施例では、アキュムレータ
１６として、保持値が増加するタイプのものが採用され
ていたが、保持値が減少するタイプのものを採用しても
よい。この場合は、保持値がアンダフローしたときに、
分周数ＮがＮ＋１に切換えられることになる。図９およ
び図１０を参照して、本発明に係るスプリアス抑制装置
を適用したフラクショナルＮシンセサイザの第２の実施
例を以下に説明する。なお、説明の重複を避けるため、
第２の実施例において第１実施例の構成要素と同一のも
のには、同一の符号を付してその説明は省略する。
【００６６】図９に示された第２の実施例では、図１に
示された第１の実施例のものとは異なる分周器４０およ
びスプリアス抑制回路４１が設けられている。分周器４
０は、図１に示された第１実施例の分周器１５のように
分周器内の信号ラインからｆｐ以外の周波数出力を取り
出すような構造ではなく、従来の一般的なものと同様な
ものである。
【００６７】スプリアス抑制回路４１は、アキュムレー
タ１６の保持値ａｃｍの他に、分周器４０から位相比較
器１１に供給される信号と同じ周波数ｆｐの信号を入力
し、これらの信号に基づいて、アキュムレータ１６の保
持値ａｃｍに比例する電流Ｉｓｓを、電圧制御発振器１
４の出力周波数の周期に比例する期間だけ、チャージポ
ンプ回路１２の出力電流Ｉｃｐに位相比較器１１の比較
動作に同期して加算するように構成されている。
【００６８】詳しくは図１０に示すように、スプリアス
抑制回路４１の構成は、Ｄ／Ａ変換器４２およびスイッ
チ回路４３から構成される。Ｄ／Ａ変換器４２は、アキ
ュムレータ１６の保持値ａｃｍを入力して該保持値ａｃ
ｍに比例する電流を生成するものである。スイッチ回路
４３は、 分周器４０から比較周波数ｆｐを入力し、該
Ｄ／Ａ変換器４２の出力電流ＩｓｓがＭ／ｆｐに相当す
る期間だけスプリアス抑制回路４１から、位相比較器１
１の比較動作に同期して出力されるように、Ｄ／Ａ変換
器４２からの出力信号ラインの導通をＯＮ／ＯＦＦする
ものである。
【００６９】スプリアス抑制回路４１の出力電流Ｉｓｓ
の出力期間ｔａｄがＭ／ｆｐであるから、本実施例にお
いてもｔａｄ∝１/ｆoの関係が常に成り立つ。したがっ
て、本実施例のスプリアス抑制回路４１は、第１実施例
のスプリアス抑制回路１７と同様に、電圧制御発振器１
４の発振出力のスペクトルに発生するスプリアスを抑制
するとともに、分周器１５の分周数Ｎを変更、すなわち
チャンネルを切換えた場合にも、スプリアスの抑制効果
をそのまま維持することができ、チャンネル依存性を排
除することができる。
【００７０】また本実施例では、スイッチ回路４３が、
分周器４０から位相比較器１１に供給される信号と同じ
信号を入力し、該入力信号に基づいて電圧制御発振器１
４の出力周波数の周期に比例する期間を決めるように構
成されている。このため、分周器４０の出力周波数をそ
のまま利用しているのに加え、分周器４０の出力周波数
はそのまま位相比較器の比較周期に同期しているため、
同期のための特別なデバイスも設ける必要がなくなり、
簡単な回路構成によって、スプリアス抑制回路を構成す
ることができる。
【００７１】図１１〜図１３を参照して、本発明に係る
スプリアス抑制装置を適用したフラクショナルＮシンセ
サイザの第３の実施例を以下に説明する。なお、説明の
重複を避けるため、この第３の実施例においても第１お
よび第２実施例の構成要素と同一のものには同一の符号
を付してその説明は省略する。図１１に示されたスプリ
アス抑制回路５１は、アキュムレータ１６の保持値ａｃ
ｍおよび比較動作同期信号の他に、電圧制御発振器１４
の出力周波数ｆｏを入力し、これらの信号に基づいて、
アキュムレータ１６の保持値ａｃｍに比例する電流を、
電圧制御発振器１４の出力周波数の周期に比例する期間
だけ、チャージポンプ回路１２の出力電流に位相比較器
１１の比較動作に同期して加算するように構成されてい
る。
【００７２】詳しくは図１２に示すように、スプリアス
抑制回路５１は、Ｄ／Ａ変換器５２および電流加算回路
５３から構成される。Ｄ／Ａ変換器５２は、図３に示さ
れるＤ／Ａ変換器１８と同様に構成されたものであり、
アキュムレータ１６の保持値ａｃｍを入力して該保持値
ａｃｍに比例する電流を生成して出力する。電流加算回
路５３は、Ｄ／Ａ変換器５２の出力電流が、電圧制御発
振器１４の出力周波数の周期に比例する期間ｔａｄ＝ｍ
／ｆｏ（∝１／ｆｏ） （ただし、ｍは任意の数）だ
け、位相比較器１１の比較動作に同期してスプリアス抑
制回路５１から出力されるように、Ｄ／Ａ変換器５２の
出力をＯＮ／ＯＦＦ制御するものである。
【００７３】電流加算回路５３は、分周器５４、パルス
形成回路５５およびスイッチ回路５６から構成される。
分周器５４は、電圧制御発振器１４から出力周波数ｆｏ
を入力して所定の分周数ｍで分周してパルス形成回路５
５に供給する。パルス形成回路５５は、図４に示したパ
ルス形成回路と同様に構成され、周波数ｆｏ/ｍと比較
動作同期信号とを入力し、これらの信号に基づいて、電
圧制御発振器１４の出力周波数の周期に比例する期間ｔ
ａｄ＝ｍ／ｆｏに相当するパルス幅のパルスを、位相比
較器１１の比較動作に同期して形成するものである。ス
イッチ回路５６は、Ｄ／Ａ変換器５２により生成された
電流をチャージポンプ回路１２の出力電流Ｉｃｐに加算
するタイミングと時間を、パルス形成回路５５により形
成されたパルスに従って調節するものである。具体的に
は、スイッチ回路５６は、Ｄ／Ａ変換器５２の出力電流
を流す信号ライン上に配置されたスイッチを有し、パル
ス形成回路５５からパルスを入力している間だけ信号ラ
インを導通させるようにスイッチを動作させるものであ
る。
【００７４】スプリアス抑制回路５１の出力電流Ｉｓｓ
の電流出力期間ｔａｄはｔａｄ＝ｍ／ｆｏであるから、
本実施例においてもｔａｄ∝１／ｆｏの関係が常に成り
立つ。したがって、本実施例のスプリアス抑制回路５１
は、第１および第２の実施例のスプリアス抑制回路１７
と同様に、電圧制御発振器１４の出力周波数のスペクト
ルに発生するスプリアスを抑制するとともに、分周器１
５の分周数Ｎを変更、すなわちチャンネルを変更した場
合にも、スプリアスの抑制効果をそのまま維持すること
ができ、チャンネル依存性を排除することができる。
【００７５】図１２に示されたスプリアス抑制回路５１
にはパルス形成回路５５の前で周波数ｆｏを分周する分
周器５４を設けていたが、図１３に示すスプリアス抑制
回路５１のように、周波数ｆｏをパルス形成回路６４に
直接入力するようにしてもよい。この場合、スプリアス
抑制回路５１の出力電流Ｉｓｓの電流出力期間ｔａｄ＝
１／ｆｏであるから、本実施例においてもｔａｄ∝１／
ｆｏの関係が常に成り立つ。図１３に示されたスプリア
ス抑制回路５１の回路構成でも、図１２に示されたもの
と同様の効果を得ることができる。
【００７６】また、電流加算回路６３は、電圧制御発振
器１４の発振出力を入力して、該入力周波数に基づいて
電圧制御発振器１４の出力周波数の周期に比例する期間
を決めているので、他の周波数を入力するのに比較し
て、電圧制御発振器１４の出力周波数の周期に比例する
期間ｔａｄを応答性良く決めることができ、また発振出
力の周期と同一の周期を利用する場合には最も適した装
置構成を提供することができる。
【００７７】さらに、図１２に示すように、パルス形成
回路５５の前に、電圧制御発振器１４の出力周波数を分
周する分周器５４を設けた場合、適切な分周数を設定す
ることにより、フラクショナルＮシンセサイザのＰＬＬ
に使用している分周器１５の分周に依存しない所望の期
間ｔａｄを得ることができる。また分周器５４は、分周
数を変化させることが可能な可変分周器であってもよ
く、この場合、電圧制御発振器１４の出力周波数の周期
に比例した期間ｔａｄを可変に設定することができる。
【００７８】また一方、分周器５４の代わりに、電圧制
御発振器１４の出力周波数を入力し、整数倍して出力す
る周波数逓倍器を設けてもよい。このように構成した場
合、電圧制御発振器１４の出力周波数の周期に比例した
期間ｔａｄを、出力周波数ｆｏの信号周期よりも短く設
定することができる。
【００７９】
【発明の効果】 本発明によれば、フラクショナルＮシ
ンセサイザの分周数変更回路の保持値に比例する電流
を、位相比較器の比較動作の度に、発振回路の出力周波
数の周期に比例する期間だけチャージポンプ回路の出力
電流に加算する。この結果、位相比較器の分周数を変
更、すなわち、チャンネルを変更した場合でも、スプリ
アスの抑制効果を維持することができ、フラクショナル
Ｎシンセサイザの出力周波数のスプリアスにチャンネル
依存が現れるのを確実に防止することができる。
【図面の簡単な説明】
【図１】 本発明に係るスプリアス抑制装置の第１の実
施例をフラクショナルＮシンセサイザと共に示すブロッ
ク図である。
【図２】 本発明の第１の実施例におけるスプリアス抑
制回路の出力電流波形を示す図である。
【図３】 本発明の第１の実施例におけるスプリアス抑
制回路を示すブロック図である。
【図４】 本発明の第１の実施例におけるパルス形成回
路の詳細構成を示す回路図である。
【図５】 本発明の第１の実施例におけるパルス形成回
路内の信号波形を示す図である。
【図６】 本発明の第１の実施例における分周器の構成
を示すブロック図である。
【図７】 本発明の第１の実施例におけるデュアルモジ
ュラスプリスケーラの詳細構成を示す回路図である。
【図８】 本発明の第１の実施例におけるフラクショナ
ルＮシンセサイザの動作波形を示す図である。
【図９】 本発明に係るスプリアス抑制装置の第２の実
施例をフラクショナルＮシンセサイザと共に示すブロッ
ク図である。
【図１０】 本発明の第２の実施例におけるスプリアス
抑制回路を示すブロック図である。
【図１１】 本発明に係るスプリアス抑制装置の第３の
実施例をフラクショナルＮシンセサイザと共に示すブロ
ック図である。
【図１２】 本発明の第３の実施例におけるスプリアス
抑制回路を示すブロック図である。
【図１３】 本発明の第３の実施例におけるスプリアス
抑制回路の他の実施態様を示すブロック図である。
【図１４】 従来のＰＬＬ周波数シンセサイザを示すブ
ロック図である。
【図１５】 従来のフラクショナルＮシンセサイザを示
すブロック図である。
【図１６】 従来のフラクショナルＮシンセサイザの動
作波形を示す図である。
【符号の説明】
１１ 位相比較器 １２ チャージポンプ回路 １３ ループフィルタ １４ 電圧制御発振器（発振回路） １５ 分周器 １６ アキュムレータ １７、４１、５１ スプリアス抑制回路（スプリアス
抑制装置） １８、４２、５２、６２ Ｄ／Ａ変換器（電流生成手
段） １９、５３、６３ 電流加算回路（電流加算手段） ２０、５５、６４ パルス形成回路 ２１、４３、５６、６５ スイッチ回路（電流加算調
節回路）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】二つの信号の位相差を検出する位相比較器
    と、該位相比較器により検出された位相差に従って変動
    する電流を出力するチャージポンプ回路と、該チャージ
    ポンプ回路から出力される電流を電圧に変換するループ
    フィルタと、該ループフィルタの出力電圧に基づいた周
    波数を出力する発振回路と、該発振回路の出力周波数を
    所定の分周数で分周して、前記二つの信号のうちの片方
    の信号として前記位相比較器に供給する分周器と、前記
    位相比較器の比較動作に同期して増加あるいは減少して
    一定の周期でオーバフローあるいはアンダフローする保
    持値を有し、該保持値がオーバフローあるいはアンダフ
    ローしたときだけ前記分周器の前記所定の分周数を他の
    分周数に切換える分周数切換え回路と、を備えたフラク
    ショナルＮシンセサイザに発生するスプリアスを抑制す
    るスプリアス抑制装置であって、 前記分周数切換え回路の保持値に比例する電流を生成す
    る電流生成手段と、 該電流生成手段により生成された電流を、前記位相比較
    器の比較動作の度に、前記発振回路の出力周波数の周期
    に比例する期間だけ前記チャージポンプ回路の出力電流
    に加算する電流加算手段と、を備えたことを特徴とする
    スプリアス抑制装置。
  2. 【請求項２】請求項１記載のスプリアス抑制装置におい
    て、 前記電流加算手段が、 前記発振回路の出力周波数の周期に比例する期間に相当
    する幅のパルスを、前記位相比較器の比較動作に同期し
    て形成するパルス形成回路と、 前記電流生成手段により生成された電流をチャージポン
    プ回路の出力電流に加算するタイミングと時間を、前記
    パルス形成回路により形成されたパルスに従って調節す
    る電流加算調節回路と、を有することを特徴とするスプ
    リアス抑制装置。
  3. 【請求項３】請求項１記載のスプリアス抑制装置におい
    て、 前記電流加算手段が、 前記分周器を構成する回路に含まれる複数の信号ライン
    の一つから前記発振回路の出力周波数に比例する周波数
    の信号を入力し、該入力信号に基づいて前記発振回路の
    出力周波数の周期に比例する期間を決めることを特徴と
    するスプリアス抑制装置。
  4. 【請求項４】請求項３記載のスプリアス抑制装置におい
    て、 前記分周器を構成する回路に含まれる少なくとも２つの
    信号ラインから１つを切換え可能に選択して、選択され
    た信号ラインにより搬送される信号を前記電流加算手段
    に供給する選択切換え手段を備えたことを特徴とするス
    プリアス抑制装置。
  5. 【請求項５】請求項１記載のスプリアス抑制装置におい
    て、 前記電流加算手段が、 前記分周器から前記位相比較器に供給される信号と同じ
    信号を入力し、該入力信号に基づいて前記発振回路の出
    力周波数の周期に比例する期間を決めるこを特徴とする
    スプリアス抑制装置。
  6. 【請求項６】請求項１記載のスプリアス抑制装置におい
    て、 前記電流加算手段が、 前記発振回路の出力周波数を入力して、該入力周波数に
    基づいて前記発振回路の出力周波数の周期に比例する期
    間を決めることを特徴とするスプリアス抑制装置。
  7. 【請求項７】請求項６記載のスプリアス抑制装置におい
    て、 前記電流加算手段が、前記発振回路の出力周波数を所定
    の分周数で分周して出力する分周器を有し、該分周器の
    出力に基づいて前記発振回路の出力周波数の周期に比例
    する期間を決めることを特徴とするスプリアス抑制装
    置。
  8. 【請求項８】請求項７記載のスプリアス抑制装置におい
    て、 前記電流加算手段の前記分周器が自身の前記所定の分周
    数を変化させることが可能な可変分周器であることを特
    徴とするスプリアス抑制装置。
  9. 【請求項９】請求項６記載のスプリアス抑制装置におい
    て、 前記電流加算手段が、前記発振回路の出力周波数を入力
    し整数倍して出力する周波数逓倍器を有し、該周波数逓
    倍器の出力に基づいて前記発振回路の出力周波数の周期
    に比例する期間を決めることを特徴とするスプリアス抑
    制装置。
  10. 【請求項１０】二つの信号の位相差を検出する位相比較
    器と、該位相比較器により検出された位相差に従って変
    動する電流を出力するチャージポンプ回路と、該チャー
    ジポンプ回路から出力される電流を電圧に変換するルー
    プフィルタと、該ループフィルタの出力電圧に基づいた
    周波数を出力する発振回路と、該発振回路の周波数出力
    を所定の分周数で分周して、前記二つの信号のうちの片
    方の信号として前記位相比較器に供給する分周器と、前
    記二つの信号の何れか一方の信号に従って増加あるいは
    減少して一定の周期でオーバフローあるいはアンダフロ
    ーする保持値を有し、該保持値がオーバフローあるいは
    アンダフローしたときだけ前記分周器の前記所定の分周
    数を他の分周数に切換える分周数切換え回路と、を備え
    たフラクショナルＮシンセサイザに発生するスプリアス
    を抑制するスプリアス抑制方法であって、 前記分周数切換え回路の保持値に比例する電流を生成す
    る工程と、 該電流生成工程で生成された電流を、前記位相比較器の
    比較動作に同期して、前記チャージポンプ回路の出力電
    流に加算する工程と、 前記電流生成工程で生成された電流の電流加算工程にお
    ける加算時間を、前記発振回路の出力周波数の周期に比
    例する期間に一致させる工程と、を包含することを特徴
    とするスプリアス抑制方法。
  11. 【請求項１１】二つの信号の位相差を検出する位相比較
    器と、該位相比較器により検出された位相差に従って変
    動する電流を出力するチャージポンプ回路と、 該チャージポンプ回路から出力される電流を電圧に変換
    かつ平滑化するループフィルタと、該ループフィルタの
    出力電圧に基づいた周波数を出力する発振回路と、 該発振回路の周波数出力を所定の分周数で分周して、前
    記二つの信号のうちの片方の信号として前記位相比較器
    に供給する分周器と、 前記位相比較器の比較動作に同期して増加あるいは減少
    して一定の周期でオーバフローあるいはアンダフローす
    る保持値を有し、該保持値がオーバフローあるいはアン
    ダフローしたときだけ、前記分周器の前記所定の分周数
    を他の分周数に切換える分周数切換え回路と、を備えた
    フラクショナルＮシンセサイザにおいて、 前記分周数切換え回路の保持値に比例する電流を生成す
    る電流生成手段と、 該電流生成手段により生成された電流を、前記位相比較
    器の比較動作の度に、前記発振回路の出力周波数の周期
    に比例する期間だけ前記チャージポンプ回路の出力電流
    に加算する電流加算手段と、を備えたことを特徴とする
    フラクショナルＮシンセサイザ。
JP10024465A 1998-02-05 1998-02-05 スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ Pending JPH11225072A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10024465A JPH11225072A (ja) 1998-02-05 1998-02-05 スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ
US09/143,654 US6317476B1 (en) 1998-02-05 1998-08-31 Suppressing channel-dependent spurious signals in fractional-N synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10024465A JPH11225072A (ja) 1998-02-05 1998-02-05 スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ

Publications (1)

Publication Number Publication Date
JPH11225072A true JPH11225072A (ja) 1999-08-17

Family

ID=12138925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10024465A Pending JPH11225072A (ja) 1998-02-05 1998-02-05 スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ

Country Status (2)

Country Link
US (1) US6317476B1 (ja)
JP (1) JPH11225072A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515525B2 (en) 2000-06-15 2003-02-04 Fujitsu Limited Fractional-N-PLL frequency synthesizer and phase error canceling method therefor
US6628153B2 (en) 2000-10-20 2003-09-30 Fujitsu Limited PLL circuit and frequency division method reducing spurious noise
JP2007525108A (ja) * 2003-12-22 2007-08-30 韓國電子通信研究院 電圧制御デジタルアナログ発振器およびこれを用いた周波数シンセサイザ
JP2010512063A (ja) * 2006-11-30 2010-04-15 クゥアルコム・インコーポレイテッド 位相同期ループのための線形位相周波数検出器およびチャージポンプ
WO2012157234A1 (ja) * 2011-05-18 2012-11-22 旭化成エレクトロニクス株式会社 アキュムレータ型フラクショナルｎ－ｐｌｌシンセサイザおよびその制御方法
JP2015520985A (ja) * 2012-05-11 2015-07-23 ヨーロピアン スペース エージェンシー 周波数調節可能なデジタル信号の生成方法及び装置、並びにこれらを用いた周波数シンセサイザー

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0003740D0 (en) * 2000-02-17 2000-04-05 Nokia Networks Oy Frequency synthesiser
US6420912B1 (en) * 2000-12-13 2002-07-16 Intel Corporation Voltage to current converter
WO2002059706A2 (en) 2001-01-26 2002-08-01 True Circuits, Inc. Programmable current mirror
US20040135640A1 (en) * 2002-01-28 2004-07-15 Maneatis John G. Phase-locked loop with conditioned charge pump output
EP1458101B1 (en) * 2003-03-14 2005-11-30 STMicroelectronics S.r.l. A fractional-type phase-locked loop circuit
TWI431944B (zh) * 2009-04-10 2014-03-21 Hittite Microwave Corp 具有降低分數式切換雜訊之分數式ｎ頻率合成器
EP2613442B1 (en) * 2012-01-06 2015-05-13 u-blox AG A method for determining an offset term for a fractional-N PLL synthesizer signal, a synthesizer for carrying out the method, a signal processing device and a GNSS receiver
EP4346105A1 (en) * 2022-09-30 2024-04-03 SKAIChips Co., Ltd. Phase difference control circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5180993A (en) * 1990-01-15 1993-01-19 Telefonaktiebolaget L M Ericsson Method and arrangement for frequency synthesis
JP3319677B2 (ja) * 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
US5982405A (en) * 1996-04-18 1999-11-09 Japan Servo Co., Ltd. Thermal transfer recording apparatus and transfer ribbon
JP3653892B2 (ja) * 1996-11-21 2005-06-02 富士通株式会社 フラクショナルｎ周波数シンセサイザ
US5834987A (en) * 1997-07-30 1998-11-10 Ercisson Inc. Frequency synthesizer systems and methods for three-point modulation with a DC response
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
JP3895028B2 (ja) * 1997-12-26 2007-03-22 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
US6130561A (en) * 1998-12-28 2000-10-10 Philips Electronics North America Corporation Method and apparatus for performing fractional division charge compensation in a frequency synthesizer

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515525B2 (en) 2000-06-15 2003-02-04 Fujitsu Limited Fractional-N-PLL frequency synthesizer and phase error canceling method therefor
US6628153B2 (en) 2000-10-20 2003-09-30 Fujitsu Limited PLL circuit and frequency division method reducing spurious noise
GB2368207B (en) * 2000-10-20 2004-12-15 Fujitsu Ltd PLL circuit and frequency division method reducing spurious noise
JP2007525108A (ja) * 2003-12-22 2007-08-30 韓國電子通信研究院 電圧制御デジタルアナログ発振器およびこれを用いた周波数シンセサイザ
JP2010512063A (ja) * 2006-11-30 2010-04-15 クゥアルコム・インコーポレイテッド 位相同期ループのための線形位相周波数検出器およびチャージポンプ
JP2013059058A (ja) * 2006-11-30 2013-03-28 Qualcomm Inc 位相同期ループのための線形位相周波数検出器およびチャージポンプ
WO2012157234A1 (ja) * 2011-05-18 2012-11-22 旭化成エレクトロニクス株式会社 アキュムレータ型フラクショナルｎ－ｐｌｌシンセサイザおよびその制御方法
JP5643839B2 (ja) * 2011-05-18 2014-12-17 旭化成エレクトロニクス株式会社 アキュムレータ型フラクショナルｎ−ｐｌｌシンセサイザおよびその制御方法
US9019016B2 (en) 2011-05-18 2015-04-28 Asahi Kasei Microdevices Corporation Accumulator-type fractional N-PLL synthesizer and control method thereof
JP2015520985A (ja) * 2012-05-11 2015-07-23 ヨーロピアン スペース エージェンシー 周波数調節可能なデジタル信号の生成方法及び装置、並びにこれらを用いた周波数シンセサイザー

Also Published As

Publication number Publication date
US6317476B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
US6553089B2 (en) Fractional-N frequency synthesizer with fractional compensation method
JP4649362B2 (ja) 発振器制御装置
US7741886B2 (en) Frequency divider
US8278982B2 (en) Low noise fractional divider using a multiphase oscillator
JP2007053770A (ja) ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法
KR19990045686A (ko) 위상 동기 루프 회로
JPH11225072A (ja) スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ
JPH08242165A (ja) 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ
US7323942B2 (en) Dual loop PLL, and multiplication clock generator using dual loop PLL
JP7324013B2 (ja) 分数分周器および周波数シンセサイザ
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
JP3267260B2 (ja) 位相同期ループ回路及びそれを使用した周波数変調方法
EP0809363A2 (en) Control circuit for PLL synthesizer apparatus
US5907590A (en) Frequency dividing circuit, frequency dividing method and telephone terminal device incorporating the frequency dividing circuit
US6556087B2 (en) Fractional frequency division frequency synthesizer having rounded phase control value
KR100819217B1 (ko) 주파수 변환기, 위상 동기 루프 및 무선 전기 신호 수신 장치
KR100670462B1 (ko) 분산 시간 발진기
JP3267945B2 (ja) 周波数シンセサイザ装置と周波数生成方法
JP2000286704A (ja) 周波数シンセサイザ装置とそれを用いた移動無線機
JP3248453B2 (ja) 発振装置
JPH06164387A (ja) 位相同期式周波数シンセサイザ
JP2000022533A (ja) 周波数シンセサイザ
JP3389915B2 (ja) 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法
JPH10229338A (ja) Ｐｌｌ周波数シンセサイザ
JP2000353953A (ja) デュアルｐｌｌ周波数シンセサイザ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619