JP3389915B2 - 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法 - Google Patents
位相同期ループ回路並びに位相同期ループ回路における周波数変調方法Info
- Publication number
- JP3389915B2 JP3389915B2 JP2000059646A JP2000059646A JP3389915B2 JP 3389915 B2 JP3389915 B2 JP 3389915B2 JP 2000059646 A JP2000059646 A JP 2000059646A JP 2000059646 A JP2000059646 A JP 2000059646A JP 3389915 B2 JP3389915 B2 JP 3389915B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency division
- frequency
- signal
- output
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
Description
【０００１】
【発明の属する技術分野】この発明は、周波数変調機能
を有する位相同期ループ回路及び位相同期ループ回路に
おける周波数変調方法に関する。
を有する位相同期ループ回路及び位相同期ループ回路に
おける周波数変調方法に関する。
【０００２】
【従来の技術】従来から、ディジタル機器を動作させる
ためのクロック源として、安定な基準周波数入力に同期
してクロック信号を発生する、周知の位相同期ループ
（PhaseLocked Loop ：ＰＬＬ）回路が広く用いられて
いる。位相同期ループ回路が発生するクロック信号の周
波数は、通常、一定であるが、近年において、このよう
な一定周波数のクロック源に基づく、電磁的雑音障害
（Electro-Magnetic Interference ：ＥＭＩ）が問題に
なっている。このような種類のＥＭＩは、クロック源の
周波数に対して、軽微な周波数変調を施すことによっ
て、軽減することが可能であり、この場合の周波数変調
方法としては、特に、直線的な周波数変化を繰り返して
行わせる、三角波変調が有効であることが知られてい
る。
ためのクロック源として、安定な基準周波数入力に同期
してクロック信号を発生する、周知の位相同期ループ
（PhaseLocked Loop ：ＰＬＬ）回路が広く用いられて
いる。位相同期ループ回路が発生するクロック信号の周
波数は、通常、一定であるが、近年において、このよう
な一定周波数のクロック源に基づく、電磁的雑音障害
（Electro-Magnetic Interference ：ＥＭＩ）が問題に
なっている。このような種類のＥＭＩは、クロック源の
周波数に対して、軽微な周波数変調を施すことによっ
て、軽減することが可能であり、この場合の周波数変調
方法としては、特に、直線的な周波数変化を繰り返して
行わせる、三角波変調が有効であることが知られてい
る。
【０００３】図７は、従来の周波数変調機能を有する位
相同期ループ回路の構成例を示すブロック図、図８は、
この従来例の位相同期ループ回路における、出力クロッ
ク周波数の時間的変化を説明する図である。この従来例
の位相同期ループ回路は、図７に示すように、位相比較
器（ＰＦＤ）１０１と、チャージポンプ回路（ＣＰ）１
０２と、ローパスフィルタ（ＬＰＦ）１０３と、電圧制
御発振器（ＶＣＯ）１０４と、ループカウンタ１０５
と、ＲＯＭ（Read Only Memory）テーブル１０６と、ア
ップダウン（ＵＰ／ＤＯＷＮ）カウンタ１０７とから構
成されている。
相同期ループ回路の構成例を示すブロック図、図８は、
この従来例の位相同期ループ回路における、出力クロッ
ク周波数の時間的変化を説明する図である。この従来例
の位相同期ループ回路は、図７に示すように、位相比較
器（ＰＦＤ）１０１と、チャージポンプ回路（ＣＰ）１
０２と、ローパスフィルタ（ＬＰＦ）１０３と、電圧制
御発振器（ＶＣＯ）１０４と、ループカウンタ１０５
と、ＲＯＭ（Read Only Memory）テーブル１０６と、ア
ップダウン（ＵＰ／ＤＯＷＮ）カウンタ１０７とから構
成されている。
【０００４】電圧制御発振器１０４は、前段のローパス
フィルタ１０３からの制御電圧に応じて周波数ｆｏが変
化するクロック信号を出力し、ループカウンタ１０５
は、クロック信号のパルスをカウントして、ＲＯＭテー
ブル１０６から与えられる、分周率に対応する数のパル
スをカウント終了したとき、周波数ｆｂの分周パルスを
出力する。位相比較器１０１は、基準周波数ｆｒの入力
と、分周パルスとの位相を比較して、位相差に応じた大
きさと極性とを有する直流出力を発生する。チャージポ
ンプ回路１０２は、位相比較器１０１からの直流出力に
応じて、正または負の電流を発生して、ローパスフィル
タ１０３の構成要素であるキャパシタ（不図示）を充電
し又は放電する。これによって、ローパスフィルタ１０
３から、基準周波数ｆｒと分周パルス周波数ｆｂとの差
に対応する、前述の制御電圧を発生して、電圧制御発振
器１０４に供給する。このようなループ帰還制御によっ
て、電圧制御発振器１０４における発振周波数の制御が
行われて、出力クロック信号周波数が、基準周波数に一
定の関係で追従する。この際、アップダウンカウンタ１
０７は、ループカウンタ１０５からの分周パルスを、ア
ップカウント又はダウンカウントする。ＲＯＭテーブル
１０６は、アップダウンカウンタ１０７のカウント値を
アドレスとして、予め書き込まれている分周率の値を読
み出して、ループカウンタ１０５に与える。
フィルタ１０３からの制御電圧に応じて周波数ｆｏが変
化するクロック信号を出力し、ループカウンタ１０５
は、クロック信号のパルスをカウントして、ＲＯＭテー
ブル１０６から与えられる、分周率に対応する数のパル
スをカウント終了したとき、周波数ｆｂの分周パルスを
出力する。位相比較器１０１は、基準周波数ｆｒの入力
と、分周パルスとの位相を比較して、位相差に応じた大
きさと極性とを有する直流出力を発生する。チャージポ
ンプ回路１０２は、位相比較器１０１からの直流出力に
応じて、正または負の電流を発生して、ローパスフィル
タ１０３の構成要素であるキャパシタ（不図示）を充電
し又は放電する。これによって、ローパスフィルタ１０
３から、基準周波数ｆｒと分周パルス周波数ｆｂとの差
に対応する、前述の制御電圧を発生して、電圧制御発振
器１０４に供給する。このようなループ帰還制御によっ
て、電圧制御発振器１０４における発振周波数の制御が
行われて、出力クロック信号周波数が、基準周波数に一
定の関係で追従する。この際、アップダウンカウンタ１
０７は、ループカウンタ１０５からの分周パルスを、ア
ップカウント又はダウンカウントする。ＲＯＭテーブル
１０６は、アップダウンカウンタ１０７のカウント値を
アドレスとして、予め書き込まれている分周率の値を読
み出して、ループカウンタ１０５に与える。
【０００５】従って、例えば、アップカウント時に分周
率が順次大きくなって、出力クロック周波数ｆｏが上昇
し、ダウンカウント時に分周率が順次小さくなって、出
力クロックの周波数ｆｏが低下するように構成するとと
もに、アップカウントとダウンカウントとがＲＯＭテー
ブル１０６のアドレス昇順に交互に繰り返されるように
制御するべく、ＲＯＭテーブル１０６のアドレス昇順に
分周率値をＲＯＭに記憶させておくことによって、出力
クロック周波数が周期的に高低の変化を繰り返す、周波
数変調されたクロック信号を発生することができる。さ
らにこの場合、ＲＯＭテーブル１０６に格納されてい
る、分周率値とアドレスとの関係を調整することによっ
て、図８に示されたように、直線的に三角波状に周波数
変調されたクロック信号を発生することができる。
率が順次大きくなって、出力クロック周波数ｆｏが上昇
し、ダウンカウント時に分周率が順次小さくなって、出
力クロックの周波数ｆｏが低下するように構成するとと
もに、アップカウントとダウンカウントとがＲＯＭテー
ブル１０６のアドレス昇順に交互に繰り返されるように
制御するべく、ＲＯＭテーブル１０６のアドレス昇順に
分周率値をＲＯＭに記憶させておくことによって、出力
クロック周波数が周期的に高低の変化を繰り返す、周波
数変調されたクロック信号を発生することができる。さ
らにこの場合、ＲＯＭテーブル１０６に格納されてい
る、分周率値とアドレスとの関係を調整することによっ
て、図８に示されたように、直線的に三角波状に周波数
変調されたクロック信号を発生することができる。
【０００６】図７に示された、従来の周波数変調機能を
有する位相同期ループ回路は、構成要素中にＲＯＭを含
んでいるため、回路を収容するチップのサイズが大きく
なることを避けられない。そこで、ＲＯＭを用いない
で、所定の制御値を外部的に入力することによって、プ
ログラマブルに動作して、周波数変調されたクロック信
号を発生することが可能な位相同期ループ回路が要求さ
れている。
有する位相同期ループ回路は、構成要素中にＲＯＭを含
んでいるため、回路を収容するチップのサイズが大きく
なることを避けられない。そこで、ＲＯＭを用いない
で、所定の制御値を外部的に入力することによって、プ
ログラマブルに動作して、周波数変調されたクロック信
号を発生することが可能な位相同期ループ回路が要求さ
れている。
【０００７】図９は、従来の周波数変調機能を有する位
相同期ループ回路の他の構成例を示すブロック図、図１
０は、この従来例の位相同期ループ回路における、ルー
プカウンタの分周率の制御を例示する図、図１１は、位
相同期ループ回路における、分周率切り替え時の周波数
変化を例示する図である。この従来例の位相同期ループ
回路は、特願平１１−９８７６号に開示されたものであ
って、図９に示すように、位相比較器（ＰＦＤ）２０１
と、チャージポンプ回路（ＣＰ）２０２と、ローパスフ
ィルタ（ＬＰＦ）２０３と、電圧制御発振器（ＶＣＯ）
２０４と、ループカウンタ２０５と、演算回路２０６
と、制御信号発生回路２０７と、マルチプレクサ２０８
とから構成されている。
相同期ループ回路の他の構成例を示すブロック図、図１
０は、この従来例の位相同期ループ回路における、ルー
プカウンタの分周率の制御を例示する図、図１１は、位
相同期ループ回路における、分周率切り替え時の周波数
変化を例示する図である。この従来例の位相同期ループ
回路は、特願平１１−９８７６号に開示されたものであ
って、図９に示すように、位相比較器（ＰＦＤ）２０１
と、チャージポンプ回路（ＣＰ）２０２と、ローパスフ
ィルタ（ＬＰＦ）２０３と、電圧制御発振器（ＶＣＯ）
２０４と、ループカウンタ２０５と、演算回路２０６
と、制御信号発生回路２０７と、マルチプレクサ２０８
とから構成されている。
【０００８】図９に示す回路において、ループカウンタ
２０５は、電圧制御発振器２０４の出力クロック信号
（ｆｏ）のパルスをカウントして、マルチプレクサ２０
８から与えられる、分周率Ｎ０ 又はＮ１ に対応する
数のパルスをカウント終了したとき、分周パルスＮｏｕ
ｔを出力する。位相比較器２０１において、基準周波数
ｆｒの入力と、分周パルスとの位相比較が行われ、その
結果によって、チャージポンプ回路２０２，ローパスフ
ィルタ２０３を介して、電圧制御発振器２０４の発振周
波数が制御されることによって、出力クロック信号周波
数が、基準周波数に一定の関係で追従する動作が行われ
ることは、図７に示された従来例の場合と同様である。
この際、演算回路２０６は、外部から与えられる信号Ｍ
と信号Ｄとによって、整数値Ｖを演算して出力する。制
御信号発生回路２０７は、信号Ｍと整数値Ｖとから、基
準周波数ｆｒに関連付けて、マルチプレクサ２０８にお
ける切り替え動作を制御する制御信号ＰＳを出力する。
マルチプレクサ２０８は、制御信号ＰＳに応じて、分周
率Ｎ０ とＮ１ とを切り替えてループカウンタ２０５
に出力する。ここでＭは、位相同期ループ回路が発生す
るクロック信号の１変調周期間における、分周パルスＮ
ｏｕｔの数が、ａＭ個になるように定めた信号であっ
て、ａは正の偶数値（例えばａ＝４）である。またＤ
は、変調されたクロック信号の最大周波数と最小周波数
との差を定める変調スケーリング信号である。
２０５は、電圧制御発振器２０４の出力クロック信号
（ｆｏ）のパルスをカウントして、マルチプレクサ２０
８から与えられる、分周率Ｎ０ 又はＮ１ に対応する
数のパルスをカウント終了したとき、分周パルスＮｏｕ
ｔを出力する。位相比較器２０１において、基準周波数
ｆｒの入力と、分周パルスとの位相比較が行われ、その
結果によって、チャージポンプ回路２０２，ローパスフ
ィルタ２０３を介して、電圧制御発振器２０４の発振周
波数が制御されることによって、出力クロック信号周波
数が、基準周波数に一定の関係で追従する動作が行われ
ることは、図７に示された従来例の場合と同様である。
この際、演算回路２０６は、外部から与えられる信号Ｍ
と信号Ｄとによって、整数値Ｖを演算して出力する。制
御信号発生回路２０７は、信号Ｍと整数値Ｖとから、基
準周波数ｆｒに関連付けて、マルチプレクサ２０８にお
ける切り替え動作を制御する制御信号ＰＳを出力する。
マルチプレクサ２０８は、制御信号ＰＳに応じて、分周
率Ｎ０ とＮ１ とを切り替えてループカウンタ２０５
に出力する。ここでＭは、位相同期ループ回路が発生す
るクロック信号の１変調周期間における、分周パルスＮ
ｏｕｔの数が、ａＭ個になるように定めた信号であっ
て、ａは正の偶数値（例えばａ＝４）である。またＤ
は、変調されたクロック信号の最大周波数と最小周波数
との差を定める変調スケーリング信号である。
【０００９】次に、図１０を参照して、この従来例にお
けるループカウンタの分周率の制御方法を説明する。こ
の従来例において、ループカウンタ２０５に与えられる
分周率は、Ｎ０ とＮ１ （例えばＮ０ ＜Ｎ１ ）の
２種類であって、制御信号ＰＳの "０" 又は"１" に対
応して、マルチプレクサ２０８から、分周率Ｎ０ 又は
Ｎ１ が、ループカウンタ２０５に与えられるものとす
る。図１０（ａ）に示す整数値Ｖ＝０の場合は、ａＭ個
の区間の両端と中央点において、制御信号ＰＳの "０"
連続状態と、 "１" 連続状態との変化が生じるので、ク
ロック周波数ｆｏは、これらの点において、階段状に急
激に変化するように制御される。一方、Ｖの値が増加し
た場合には、ａＭ個の区間の両端と中央点の、それぞれ
の前後の領域において、制御信号ＰＳが、 "０" 又は "
１" 連続の状態から、 "１" と "０" の変化を繰り返し
たのちに、 "１" 又は "０" 連続の状態に変化する。
けるループカウンタの分周率の制御方法を説明する。こ
の従来例において、ループカウンタ２０５に与えられる
分周率は、Ｎ０ とＮ１ （例えばＮ０ ＜Ｎ１ ）の
２種類であって、制御信号ＰＳの "０" 又は"１" に対
応して、マルチプレクサ２０８から、分周率Ｎ０ 又は
Ｎ１ が、ループカウンタ２０５に与えられるものとす
る。図１０（ａ）に示す整数値Ｖ＝０の場合は、ａＭ個
の区間の両端と中央点において、制御信号ＰＳの "０"
連続状態と、 "１" 連続状態との変化が生じるので、ク
ロック周波数ｆｏは、これらの点において、階段状に急
激に変化するように制御される。一方、Ｖの値が増加し
た場合には、ａＭ個の区間の両端と中央点の、それぞれ
の前後の領域において、制御信号ＰＳが、 "０" 又は "
１" 連続の状態から、 "１" と "０" の変化を繰り返し
たのちに、 "１" 又は "０" 連続の状態に変化する。
【００１０】分周率が変化した場合には、位相同期ルー
プ回路が発生するクロック信号周波数は、主としてチャ
ージポンプ回路２０２及びローパスフィルタ２０３の特
性と、電圧制御発振器２０４の利得とで定まる過渡特性
に従って変化する。例えば、図１１に示すように、時間
ｔ１ で制御信号ＰＳの "０" → "１" の変化が生じた
ものとすると、クロック信号周波数は、分周率Ｎ０ に
対応する周波数から、過渡的な周波数変動を経て、分周
率Ｎ１ に対応する周波数に変化したのち、ＰＬＬ動作
のロックに応じて、安定化する。このように、分周率の
切り替えに伴うクロック周波数の変化には、過渡的な遅
れがあるので、前回の分周率の切り替えによって変化し
たクロック信号の位相が、基準周波数信号の位相にロッ
クされる前に、次の分周率の切り替えが行われるような
動作が連続する場合には、クロック周波数の変化は、平
滑化されて緩やかになるとともに滑らかになる。このよ
うな傾向は、整数値Ｖの値が大きい程、顕著になる。
プ回路が発生するクロック信号周波数は、主としてチャ
ージポンプ回路２０２及びローパスフィルタ２０３の特
性と、電圧制御発振器２０４の利得とで定まる過渡特性
に従って変化する。例えば、図１１に示すように、時間
ｔ１ で制御信号ＰＳの "０" → "１" の変化が生じた
ものとすると、クロック信号周波数は、分周率Ｎ０ に
対応する周波数から、過渡的な周波数変動を経て、分周
率Ｎ１ に対応する周波数に変化したのち、ＰＬＬ動作
のロックに応じて、安定化する。このように、分周率の
切り替えに伴うクロック周波数の変化には、過渡的な遅
れがあるので、前回の分周率の切り替えによって変化し
たクロック信号の位相が、基準周波数信号の位相にロッ
クされる前に、次の分周率の切り替えが行われるような
動作が連続する場合には、クロック周波数の変化は、平
滑化されて緩やかになるとともに滑らかになる。このよ
うな傾向は、整数値Ｖの値が大きい程、顕著になる。
【００１１】そこで、演算回路２０６から、クロック信
号周波数の１変調周期に対応する分周パルスＮｏｕｔの
数を示すＭの値と、クロック周波数の最大値と最小値と
の差を定める変調スケーリング信号Ｄの値とに応じて、
最適の整数値Ｖを発生することによって、図９に示され
た位相同期ループ回路において、クロック周波数が三角
波状に変化するように周波数変調を施されたクロック信
号を発生することができる。
号周波数の１変調周期に対応する分周パルスＮｏｕｔの
数を示すＭの値と、クロック周波数の最大値と最小値と
の差を定める変調スケーリング信号Ｄの値とに応じて、
最適の整数値Ｖを発生することによって、図９に示され
た位相同期ループ回路において、クロック周波数が三角
波状に変化するように周波数変調を施されたクロック信
号を発生することができる。
【００１２】
【発明が解決しようとする課題】しかしながら、図９に
示された位相同期ループ回路の従来例においては、この
ような制御信号ＰＳを発生するために必要な制御用回路
の構成が、具体的に開示されていないという問題があっ
た。この発明は、上述の事情に鑑みてなされたものであ
って、周波数変調機能を有する位相同期ループ回路の具
体的な構成と、このような位相同期ループ回路における
周波数変調方法とを提供することを目的としている。
示された位相同期ループ回路の従来例においては、この
ような制御信号ＰＳを発生するために必要な制御用回路
の構成が、具体的に開示されていないという問題があっ
た。この発明は、上述の事情に鑑みてなされたものであ
って、周波数変調機能を有する位相同期ループ回路の具
体的な構成と、このような位相同期ループ回路における
周波数変調方法とを提供することを目的としている。
【００１３】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、位相同期ループ回路に係
り、出力信号を分周して分周パルスを出力する分周手段
と、該分周パルスと基準周波数信号との位相差の信号か
ら得た制御電圧によって発振周波数を制御されて上記出
力信号を発生する発振手段とを備えてなる位相同期ルー
プ回路において、上記分周手段に対して、複数種類の分
周率を一定個数の上記分周パルスごとに切り替えて与え
ながら、該切り替えの境界期間において、上記複数種類
の分周率を混在させて与えるとともに、該混在する複数
種類の分周率の切り替え時、前回の分周率設定によって
生じた上記位相同期ループ回路の出力クロック信号周波
数の過渡特性における最初のピークの出現以前に次の分
周率を与えるように制御を行う制御手段を設けたことを
特徴としている。
め、請求項１記載の発明は、位相同期ループ回路に係
り、出力信号を分周して分周パルスを出力する分周手段
と、該分周パルスと基準周波数信号との位相差の信号か
ら得た制御電圧によって発振周波数を制御されて上記出
力信号を発生する発振手段とを備えてなる位相同期ルー
プ回路において、上記分周手段に対して、複数種類の分
周率を一定個数の上記分周パルスごとに切り替えて与え
ながら、該切り替えの境界期間において、上記複数種類
の分周率を混在させて与えるとともに、該混在する複数
種類の分周率の切り替え時、前回の分周率設定によって
生じた上記位相同期ループ回路の出力クロック信号周波
数の過渡特性における最初のピークの出現以前に次の分
周率を与えるように制御を行う制御手段を設けたことを
特徴としている。
【００１４】また、請求項２記載の発明は、請求項１記
載の位相同期ループ回路に係り、上記制御手段が、上記
分周パルスの計数結果の信号Ｉと、上記出力信号の周波
数変調周期に対応する上記分周パルスの出力回数の信号
Ｍと、上記周波数変調波形の立ち上がり又は立ち下がり
に対応する第１の期間の前半部分に第１の分周率を割り
当て、後半部分に第２の分周率を割り当てるとともに、
該前半部分と後半部分との境界部分に、分周周期ごとに
上記第１の分周率と第２の分周率とが交互に現れるよう
にしたときの、該第１の分周率と第２の分周率との組の
出現回数の信号Ｖとから、上記分周手段における分周率
を演算して分周周期に応じた分周率制御用信号を生成す
るとともに上記分周手段に供給するものであることを特
徴としている。
載の位相同期ループ回路に係り、上記制御手段が、上記
分周パルスの計数結果の信号Ｉと、上記出力信号の周波
数変調周期に対応する上記分周パルスの出力回数の信号
Ｍと、上記周波数変調波形の立ち上がり又は立ち下がり
に対応する第１の期間の前半部分に第１の分周率を割り
当て、後半部分に第２の分周率を割り当てるとともに、
該前半部分と後半部分との境界部分に、分周周期ごとに
上記第１の分周率と第２の分周率とが交互に現れるよう
にしたときの、該第１の分周率と第２の分周率との組の
出現回数の信号Ｖとから、上記分周手段における分周率
を演算して分周周期に応じた分周率制御用信号を生成す
るとともに上記分周手段に供給するものであることを特
徴としている。
【００１５】また、請求項３記載の発明は、請求項１記
載の位相同期ループ回路に係り、上記制御手段が、上記
分周パルスの計数結果の信号Ｉと、上記出力信号の周波
数変調周期に対応する上記分周パルスの出力回数の信号
Ｍと、上記周波数変調波形の立ち上がり又は立ち下がり
に対応する第１の期間の前半部分に第１の分周率を割り
当て、後半部分に第２の分周率を割り当てるとともに、
該前半部分と後半部分との境界部分に、分周周期ごとに
上記第１の分周率と第２の分周率とが交互に現れるよう
にしたときの、該第１の分周率と第２の分周率との組の
出現回数の信号Ｖとから、上記分周手段における分周率
を演算して分周周期に応じた演算出力信号を発生する制
御出力演算手段を備え、上記第１の期間に上記演算出力
信号を選択し、上記周波数変調波形の立ち下がり又は立
ち上がりに対応する第２の期間に上記演算出力信号を反
転した信号を選択して、分周率制御用信号として上記分
周手段に供給するものであることを特徴としている。
載の位相同期ループ回路に係り、上記制御手段が、上記
分周パルスの計数結果の信号Ｉと、上記出力信号の周波
数変調周期に対応する上記分周パルスの出力回数の信号
Ｍと、上記周波数変調波形の立ち上がり又は立ち下がり
に対応する第１の期間の前半部分に第１の分周率を割り
当て、後半部分に第２の分周率を割り当てるとともに、
該前半部分と後半部分との境界部分に、分周周期ごとに
上記第１の分周率と第２の分周率とが交互に現れるよう
にしたときの、該第１の分周率と第２の分周率との組の
出現回数の信号Ｖとから、上記分周手段における分周率
を演算して分周周期に応じた演算出力信号を発生する制
御出力演算手段を備え、上記第１の期間に上記演算出力
信号を選択し、上記周波数変調波形の立ち下がり又は立
ち上がりに対応する第２の期間に上記演算出力信号を反
転した信号を選択して、分周率制御用信号として上記分
周手段に供給するものであることを特徴としている。
【００１６】また、請求項４記載の発明は、請求項２又
は３記載の位相同期ループ回路に係り、上記制御出力演
算手段が、上記第１の期間の前半部分において、０≦Ｉ
≦Ｍ−１−Ｖの期間は第１の分周率を出力し、それ以外
の期間は、Ｍが偶数、かつ、Ｖ，Ｉが奇数同士又は偶数
同士のとき、又はＭが奇数、かつ、Ｖが奇数でＩが偶数
又はＶが偶数でＩが奇数のとき第２の分周率を出力する
とともにそれ以外のときは第１の分周率を出力し、上記
第１の期間の後半部分において、Ｍ＋Ｖ≦Ｉの期間は第
２の分周率を出力し、それ以外の期間は、Ｍが偶数、か
つ、Ｖが奇数でＩが偶数又はＶが偶数でＩが奇数のと
き、又はＭが奇数、かつ、Ｖ，Ｉが奇数同士又は偶数同
士のとき、第１の分周率を出力するとともにそれ以外の
ときは第２の分周率を出力するものであることを特徴と
している。
は３記載の位相同期ループ回路に係り、上記制御出力演
算手段が、上記第１の期間の前半部分において、０≦Ｉ
≦Ｍ−１−Ｖの期間は第１の分周率を出力し、それ以外
の期間は、Ｍが偶数、かつ、Ｖ，Ｉが奇数同士又は偶数
同士のとき、又はＭが奇数、かつ、Ｖが奇数でＩが偶数
又はＶが偶数でＩが奇数のとき第２の分周率を出力する
とともにそれ以外のときは第１の分周率を出力し、上記
第１の期間の後半部分において、Ｍ＋Ｖ≦Ｉの期間は第
２の分周率を出力し、それ以外の期間は、Ｍが偶数、か
つ、Ｖが奇数でＩが偶数又はＶが偶数でＩが奇数のと
き、又はＭが奇数、かつ、Ｖ，Ｉが奇数同士又は偶数同
士のとき、第１の分周率を出力するとともにそれ以外の
ときは第２の分周率を出力するものであることを特徴と
している。
【００１７】また、請求項５記載の発明は、位相同期ル
ープ回路における周波数変調方法に係り、出力信号を分
周して分周パルスを出力し、該分周パルスと基準周波数
信号との位相差の信号から得た制御電圧によって発振周
波数を制御して上記出力信号を発生することによって、
位相同期ループを形成し、複数種類の分周率を一定個数
の上記分周パルスごとに切り替えて与えながら、該切り
替えの境界期間において、上記複数種類の分周率を混在
させて与えるとともに、該混在する複数種類の分周率の
切り替え時、前回の分周率設定によって生じた上記位相
同期ループの出力クロック信号周波数の過渡特性におけ
る最初のピークの出現以前に次の分周率を与えるように
分周制御を行うことを特徴としている。
ープ回路における周波数変調方法に係り、出力信号を分
周して分周パルスを出力し、該分周パルスと基準周波数
信号との位相差の信号から得た制御電圧によって発振周
波数を制御して上記出力信号を発生することによって、
位相同期ループを形成し、複数種類の分周率を一定個数
の上記分周パルスごとに切り替えて与えながら、該切り
替えの境界期間において、上記複数種類の分周率を混在
させて与えるとともに、該混在する複数種類の分周率の
切り替え時、前回の分周率設定によって生じた上記位相
同期ループの出力クロック信号周波数の過渡特性におけ
る最初のピークの出現以前に次の分周率を与えるように
分周制御を行うことを特徴としている。
【００１８】また、請求項６記載の発明は、請求項５記
載の位相同期ループ回路における周波数変調方法に係
り、上記分周制御が、上記分周パルスの計数結果の信号
Ｉと、上記出力信号の周波数変調周期に対応する上記分
周パルスの出力回数の信号Ｍと、上記周波数変調波形の
立ち上がり又は立ち下がりに対応する第１の期間の前半
部分に第１の分周率を割り当て、後半部分に第２の分周
率を割り当てるとともに、該前半部分と後半部分との境
界部分に、分周周期ごとに上記第１の分周率と第２の分
周率とが交互に現れるようにしたときの、該第１の分周
率と第２の分周率との組の出現回数の信号Ｖとから、上
記分周時における分周率を演算して分周周期に応じた分
周率制御用信号を生成して分周を制御することによって
行われるものであることを特徴としている。
載の位相同期ループ回路における周波数変調方法に係
り、上記分周制御が、上記分周パルスの計数結果の信号
Ｉと、上記出力信号の周波数変調周期に対応する上記分
周パルスの出力回数の信号Ｍと、上記周波数変調波形の
立ち上がり又は立ち下がりに対応する第１の期間の前半
部分に第１の分周率を割り当て、後半部分に第２の分周
率を割り当てるとともに、該前半部分と後半部分との境
界部分に、分周周期ごとに上記第１の分周率と第２の分
周率とが交互に現れるようにしたときの、該第１の分周
率と第２の分周率との組の出現回数の信号Ｖとから、上
記分周時における分周率を演算して分周周期に応じた分
周率制御用信号を生成して分周を制御することによって
行われるものであることを特徴としている。
【００１９】また、請求項７記載の発明は、請求項５記
載の位相同期ループ回路における周波数変調方法に係
り、上記分周制御が、上記分周パルスの計数結果の信号
Ｉと、上記出力信号の周波数変調周期に対応する前記分
周パルスの出力回数の信号Ｍと、上記周波数変調波形の
立ち上がり又は立ち下がりに対応する第１の期間の前半
部分に第１の分周率を割り当て、後半部分に第２の分周
率を割り当てるとともに、該前半部分と後半部分との境
界部分に、分周周期ごとに上記第１の分周率と第２の分
周率とが交互に現れるようにしたときの、該第１の分周
率と第２の分周率との組の出現回数の信号Ｖとから、上
記分周時における分周率を演算して分周周期に応じた演
算出力信号を発生して、上記第１の期間に上記演算出力
信号を選択し、上記周波数変調波形の立ち下がり又は立
ち上がりに対応する第２の期間に上記演算出力信号を反
転した信号を選択して得た分周率制御用信号によって行
われるものであることを特徴としている。
載の位相同期ループ回路における周波数変調方法に係
り、上記分周制御が、上記分周パルスの計数結果の信号
Ｉと、上記出力信号の周波数変調周期に対応する前記分
周パルスの出力回数の信号Ｍと、上記周波数変調波形の
立ち上がり又は立ち下がりに対応する第１の期間の前半
部分に第１の分周率を割り当て、後半部分に第２の分周
率を割り当てるとともに、該前半部分と後半部分との境
界部分に、分周周期ごとに上記第１の分周率と第２の分
周率とが交互に現れるようにしたときの、該第１の分周
率と第２の分周率との組の出現回数の信号Ｖとから、上
記分周時における分周率を演算して分周周期に応じた演
算出力信号を発生して、上記第１の期間に上記演算出力
信号を選択し、上記周波数変調波形の立ち下がり又は立
ち上がりに対応する第２の期間に上記演算出力信号を反
転した信号を選択して得た分周率制御用信号によって行
われるものであることを特徴としている。
【００２０】また、請求項８記載の発明は、請求項６又
は７記載の位相同期ループ回路における周波数変調方法
に係り、上記演算出力信号が、上記第１の期間の前半部
分において、０≦Ｉ≦Ｍ−１−Ｖの期間は第１の分周率
を出力し、それ以外の期間は、Ｍが偶数、かつ、Ｖ，Ｉ
が奇数同士又は偶数同士のとき、又はＭが奇数、かつ、
Ｖが奇数でＩが偶数又はＶが偶数でＩが奇数のとき第２
の分周率を出力するとともにそれ以外のときは第１の分
周率を出力し、上記第１の期間の後半部分において、Ｍ
＋Ｖ≦Ｉの期間は第２の分周率を出力し、それ以外の期
間は、Ｍが偶数、かつ、Ｖが奇数でＩが偶数又はＶが偶
数でＩが奇数のとき、又はＭが奇数、かつ、Ｖ，Ｉが奇
数同士又は偶数同士のとき、第１の分周率を出力すると
ともにそれ以外のときは第２の分周率を出力するように
制御するものであることを特徴としている。
は７記載の位相同期ループ回路における周波数変調方法
に係り、上記演算出力信号が、上記第１の期間の前半部
分において、０≦Ｉ≦Ｍ−１−Ｖの期間は第１の分周率
を出力し、それ以外の期間は、Ｍが偶数、かつ、Ｖ，Ｉ
が奇数同士又は偶数同士のとき、又はＭが奇数、かつ、
Ｖが奇数でＩが偶数又はＶが偶数でＩが奇数のとき第２
の分周率を出力するとともにそれ以外のときは第１の分
周率を出力し、上記第１の期間の後半部分において、Ｍ
＋Ｖ≦Ｉの期間は第２の分周率を出力し、それ以外の期
間は、Ｍが偶数、かつ、Ｖが奇数でＩが偶数又はＶが偶
数でＩが奇数のとき、又はＭが奇数、かつ、Ｖ，Ｉが奇
数同士又は偶数同士のとき、第１の分周率を出力すると
ともにそれ以外のときは第２の分周率を出力するように
制御するものであることを特徴としている。
【００２１】
【作用】この発明の構成では、出力信号を分周して分周
パルスを出力する分周手段と、分周パルスと基準周波数
信号との位相差の信号を帯域制限して得た制御電圧によ
って発振周波数を制御されて出力信号を発生する発振手
段とを備えてなる位相同期ループ回路において、分周パ
ルスの計数結果の信号Ｉと、出力信号の周波数変調周期
に対応する分周パルスの出力回数の信号Ｍと、周波数変
調波形の立ち上がり又は立ち下がりに対応する第１の期
間の前半部分に第１の分周率を割り当て、後半部分に第
２の分周率を割り当てるとともに、前半部分と後半部分
との境界部分に、分周周期ごとに第１の分周率と第２の
分周率とが交互に現れるようにしたときの、第１の分周
率と第２の分周率との組の出現回数の信号Ｖとから、分
周手段における分周率を分周周期ごとに演算して出力
し、第１の期間にこの演算出力信号を選択し、周波数変
調波形の立ち下がり又は立ち上がりに対応する第２の期
間にこの演算出力信号を反転した信号を選択して、分周
制御用信号として分周手段に供給する。そこで、信号Ｖ
の値がある程度大きくなった場合には、位相同期ループ
回路の過渡特性によって、クロック周波数の変化が緩や
かになるとともに滑らかになるので、クロック周波数が
三角波状に変化するように、周波数変調が施されたクロ
ック信号を発生することができる。
パルスを出力する分周手段と、分周パルスと基準周波数
信号との位相差の信号を帯域制限して得た制御電圧によ
って発振周波数を制御されて出力信号を発生する発振手
段とを備えてなる位相同期ループ回路において、分周パ
ルスの計数結果の信号Ｉと、出力信号の周波数変調周期
に対応する分周パルスの出力回数の信号Ｍと、周波数変
調波形の立ち上がり又は立ち下がりに対応する第１の期
間の前半部分に第１の分周率を割り当て、後半部分に第
２の分周率を割り当てるとともに、前半部分と後半部分
との境界部分に、分周周期ごとに第１の分周率と第２の
分周率とが交互に現れるようにしたときの、第１の分周
率と第２の分周率との組の出現回数の信号Ｖとから、分
周手段における分周率を分周周期ごとに演算して出力
し、第１の期間にこの演算出力信号を選択し、周波数変
調波形の立ち下がり又は立ち上がりに対応する第２の期
間にこの演算出力信号を反転した信号を選択して、分周
制御用信号として分周手段に供給する。そこで、信号Ｖ
の値がある程度大きくなった場合には、位相同期ループ
回路の過渡特性によって、クロック周波数の変化が緩や
かになるとともに滑らかになるので、クロック周波数が
三角波状に変化するように、周波数変調が施されたクロ
ック信号を発生することができる。
【００２２】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例である位
相同期ループ回路の構成を示すブロック図、図２は、本
実施例の位相同期ループ回路における、ループカウンタ
の構成を示すブロック図、図３は本実施例の位相同期ル
ープ回路における、制御信号生成部の構成を示すブロッ
ク図、図４は、本実施例の位相同期ループ回路の動作を
説明するためのタイミング図、図５は、本実施例におけ
る制御出力演算部の構成を示すブロック図、図６は、本
実施例における制御出力演算部の動作を説明するための
タイミング図である。この例の位相同期ループ回路は、
図１に示すように、位相比較器（ＰＦＤ）１と、チャー
ジポンプ回路（ＣＰ）２と、ローパスフィルタ（ＬＰ
Ｆ）３と、電圧制御発振器（ＶＣＯ）４と、ループカウ
ンタ（ＰＣＮＴ）５と、インバータ６と、制御信号生成
部（ＭＯＤＵ）７とから概略構成されている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１は、この発明の一実施例である位
相同期ループ回路の構成を示すブロック図、図２は、本
実施例の位相同期ループ回路における、ループカウンタ
の構成を示すブロック図、図３は本実施例の位相同期ル
ープ回路における、制御信号生成部の構成を示すブロッ
ク図、図４は、本実施例の位相同期ループ回路の動作を
説明するためのタイミング図、図５は、本実施例におけ
る制御出力演算部の構成を示すブロック図、図６は、本
実施例における制御出力演算部の動作を説明するための
タイミング図である。この例の位相同期ループ回路は、
図１に示すように、位相比較器（ＰＦＤ）１と、チャー
ジポンプ回路（ＣＰ）２と、ローパスフィルタ（ＬＰ
Ｆ）３と、電圧制御発振器（ＶＣＯ）４と、ループカウ
ンタ（ＰＣＮＴ）５と、インバータ６と、制御信号生成
部（ＭＯＤＵ）７とから概略構成されている。
【００２３】位相比較器１は、基準周波数ｆｒの入力の
位相と、ループカウンタ５からの分周パルスＦＢＡＫの
位相とを比較して、位相差に応じた大きさと極性とを有
する直流出力を発生する。チャージポンプ回路２は、位
相比較器１からの直流出力に応じて、正又は負の電流を
出力する。ローパスフィルタ３は、チャージポンプ回路
２からの電流によって、その構成要素であるキャパシタ
（不図示）の電荷を充電し又は放電されることによっ
て、基準周波数ｆｒと分周パルスＦＢＡＫの出力周波数
との差に対応する、前述の制御電圧を発生する。電圧制
御発振器４は、ローパスフィルタ３からの制御電圧に応
じて周波数ｆｏが変化するクロック信号を出力する。図
２に一例を示すループカウンタ５は、制御信号生成部７
から与えられる分周率制御用信号（以下、単に制御信号
という）ＰＳＥＬの "０" ， "１" に応じてカウンタＣ
ＮＴ１１又はＣＮＴ１２のどちらかを選択し、分周率に
応じた値ＰＣＮＴ０又はＰＣＮＴ１を、周波数ｆｏに応
じてクロック信号のパルスによってカウントして、カウ
ント終了した結果のキャリー信号を、分周パルスＦＢＡ
Ｋとして出力するとともに、カウンタＣＮＴ１１とＣＮ
Ｔ１２をリセットする動作を繰り返して行う。図１のイ
ンバータ６は、分周パルスＦＢＡＫを反転して、制御信
号生成部７に供給する。制御信号生成部７は、外部から
与えられる、変調周期の１／４の期間に出力される分周
パルスＦＢＡＫの数を示す信号Ｍと、変調波形の立ち上
がり期間の前半部分と後半部分との境界部分における、
制御信号ＰＳＥＬの "１０" の繰り返しの回数を示す信
号Ｖと、分周パルスＦＢＡＫを内部的にカウントした値
を示す信号Ｉ（不図示）とに応じて、制御信号ＰＳＥＬ
を出力する。
位相と、ループカウンタ５からの分周パルスＦＢＡＫの
位相とを比較して、位相差に応じた大きさと極性とを有
する直流出力を発生する。チャージポンプ回路２は、位
相比較器１からの直流出力に応じて、正又は負の電流を
出力する。ローパスフィルタ３は、チャージポンプ回路
２からの電流によって、その構成要素であるキャパシタ
（不図示）の電荷を充電し又は放電されることによっ
て、基準周波数ｆｒと分周パルスＦＢＡＫの出力周波数
との差に対応する、前述の制御電圧を発生する。電圧制
御発振器４は、ローパスフィルタ３からの制御電圧に応
じて周波数ｆｏが変化するクロック信号を出力する。図
２に一例を示すループカウンタ５は、制御信号生成部７
から与えられる分周率制御用信号（以下、単に制御信号
という）ＰＳＥＬの "０" ， "１" に応じてカウンタＣ
ＮＴ１１又はＣＮＴ１２のどちらかを選択し、分周率に
応じた値ＰＣＮＴ０又はＰＣＮＴ１を、周波数ｆｏに応
じてクロック信号のパルスによってカウントして、カウ
ント終了した結果のキャリー信号を、分周パルスＦＢＡ
Ｋとして出力するとともに、カウンタＣＮＴ１１とＣＮ
Ｔ１２をリセットする動作を繰り返して行う。図１のイ
ンバータ６は、分周パルスＦＢＡＫを反転して、制御信
号生成部７に供給する。制御信号生成部７は、外部から
与えられる、変調周期の１／４の期間に出力される分周
パルスＦＢＡＫの数を示す信号Ｍと、変調波形の立ち上
がり期間の前半部分と後半部分との境界部分における、
制御信号ＰＳＥＬの "１０" の繰り返しの回数を示す信
号Ｖと、分周パルスＦＢＡＫを内部的にカウントした値
を示す信号Ｉ（不図示）とに応じて、制御信号ＰＳＥＬ
を出力する。
【００２４】この例におけるループカウンタは、図２に
示すように、プログラマブルカウンタ（ＣＮＴ）１１，
１２と、セレクタ（ＳＥＬ）１３とから構成されてい
る。プログラマブルカウンタ１１，１２は、分周パルス
ＦＢＡＫごとにリセットされて、それぞれ外部から、分
周率入力ＰＩに与えられている、分周率ＰＣＮＴ０又は
ＰＣＮＴ１に対応する数だけ、周波数ｆｏの出力クロッ
クをカウントしたとき、パルスを出力する。セレクタ１
３は、制御信号ＰＳＥＬの "０" ， "１" に応じて、プ
ログラマブルカウンタ１１又はプログラマブルカウンタ
１２の出力を選択して、分周パルスＦＢＡＫとして出力
する。
示すように、プログラマブルカウンタ（ＣＮＴ）１１，
１２と、セレクタ（ＳＥＬ）１３とから構成されてい
る。プログラマブルカウンタ１１，１２は、分周パルス
ＦＢＡＫごとにリセットされて、それぞれ外部から、分
周率入力ＰＩに与えられている、分周率ＰＣＮＴ０又は
ＰＣＮＴ１に対応する数だけ、周波数ｆｏの出力クロッ
クをカウントしたとき、パルスを出力する。セレクタ１
３は、制御信号ＰＳＥＬの "０" ， "１" に応じて、プ
ログラマブルカウンタ１１又はプログラマブルカウンタ
１２の出力を選択して、分周パルスＦＢＡＫとして出力
する。
【００２５】この例における制御信号生成部７は、図３
に示すように、分周パルスカウンタ２１と、フリップフ
ロップ（ＦＦ）２２と、制御出力演算部２３と、インバ
ータ２４と、セレクタ（ＳＥＬ）２５とから概略構成さ
れている。分周パルスカウンタ２１は、変調波形の半周
期に相当する２Ｍ期間、分周パルスＦＢＡＫをその立ち
下がりごとにカウントして、カウント値Ｉを出力し、２
Ｍカウントごとにセルフリセットすると同時に、ｉｎｖ
信号を出力する。なお、分周パルスカウンタ２１は、シ
ステムリセット信号ＳＲを与えられたとき、初期状態
（カウント値０）にリセットされる。フリップフロップ
２２は、ｉｎｖ信号の入力ごとにその状態を反転するこ
とによって、２Ｍ期間ごとに交互に "０" ， "１" の変
化を繰り返すｉｎｖＩ信号を出力する。制御出力演算部
２３は、信号Ｍと信号Ｖと信号Ｉとの状態から定まる、
第１の分周率ＰＣＮＴ０に対応して "０" となり、第２
の分周率ＰＣＮＴ１に対応して "１" となる出力値を、
分周パルスＦＢＡＫの出力ごとに演算して、信号ｏｃｌ
ｋとして出力する。インバータ２４は、信号ｏｃｌｋを
反転して出力する。セレクタ２５は、ｉｎｖＩ信号の状
態に応じて、制御出力演算部２３からのｏｃｌｋ信号、
又はインバータ２４からのｏｃｌｋ信号の反転信号を選
択して、制御信号ＰＳＥＬとして出力する。
に示すように、分周パルスカウンタ２１と、フリップフ
ロップ（ＦＦ）２２と、制御出力演算部２３と、インバ
ータ２４と、セレクタ（ＳＥＬ）２５とから概略構成さ
れている。分周パルスカウンタ２１は、変調波形の半周
期に相当する２Ｍ期間、分周パルスＦＢＡＫをその立ち
下がりごとにカウントして、カウント値Ｉを出力し、２
Ｍカウントごとにセルフリセットすると同時に、ｉｎｖ
信号を出力する。なお、分周パルスカウンタ２１は、シ
ステムリセット信号ＳＲを与えられたとき、初期状態
（カウント値０）にリセットされる。フリップフロップ
２２は、ｉｎｖ信号の入力ごとにその状態を反転するこ
とによって、２Ｍ期間ごとに交互に "０" ， "１" の変
化を繰り返すｉｎｖＩ信号を出力する。制御出力演算部
２３は、信号Ｍと信号Ｖと信号Ｉとの状態から定まる、
第１の分周率ＰＣＮＴ０に対応して "０" となり、第２
の分周率ＰＣＮＴ１に対応して "１" となる出力値を、
分周パルスＦＢＡＫの出力ごとに演算して、信号ｏｃｌ
ｋとして出力する。インバータ２４は、信号ｏｃｌｋを
反転して出力する。セレクタ２５は、ｉｎｖＩ信号の状
態に応じて、制御出力演算部２３からのｏｃｌｋ信号、
又はインバータ２４からのｏｃｌｋ信号の反転信号を選
択して、制御信号ＰＳＥＬとして出力する。
【００２６】次に、図１乃至図４を参照して、この例の
位相同期ループ回路の動作を説明する。図４は、信号Ｍ
の値が１０のときの、制御信号生成部７から出力される
制御信号ＰＳＥＬの "１" ， "０" の変化を、１変調周
期について示したものである。この例においては、クロ
ック信号の１変調周期に対応する分周パルスＦＢＡＫの
数が４Ｍ個であり、従って、この期間における制御信号
ＰＳＥＬの数も４Ｍ個である。そして、制御信号ＰＳＥ
Ｌが "０" 又は "１" になるのに応じて、ループカウン
タ５に対して、分周率としてそれぞれ、ＰＣＮＴ０又は
ＰＣＮＴ１が与えられるものとする。なお、以下におい
ては、ＰＣＮＴ０＜ＰＣＮＴ１の場合について説明する
が、逆の場合であってもよい。信号Ｖの値が０のとき
は、変調波形の第１の期間には、制御信号生成部７か
ら、第１の期間の前半部分に、制御信号ＰＳＥＬとして
"０" 連続が与えられることによって、クロック周波数
ｆｏが低く、第１の期間の後半部分に、 "１" 連続が与
えられることによって、クロック周波数ｆｏが高くなる
ように制御されるが、信号Ｖの値が増加したときは、制
御信号生成部７は、信号Ｖの値の増加に従って、立ち上
がり期間となる第１の期間の前半部分と後半部分との境
界部分において挿入される、 "１０" の連続値の数が増
加するように、制御信号ＰＳＥＬを発生する。なお、変
調波形の第２の期間には、単に、第１の期間の反転波形
になるように制御されるので、以下においては、主とし
て第１の期間のみについて説明する。
位相同期ループ回路の動作を説明する。図４は、信号Ｍ
の値が１０のときの、制御信号生成部７から出力される
制御信号ＰＳＥＬの "１" ， "０" の変化を、１変調周
期について示したものである。この例においては、クロ
ック信号の１変調周期に対応する分周パルスＦＢＡＫの
数が４Ｍ個であり、従って、この期間における制御信号
ＰＳＥＬの数も４Ｍ個である。そして、制御信号ＰＳＥ
Ｌが "０" 又は "１" になるのに応じて、ループカウン
タ５に対して、分周率としてそれぞれ、ＰＣＮＴ０又は
ＰＣＮＴ１が与えられるものとする。なお、以下におい
ては、ＰＣＮＴ０＜ＰＣＮＴ１の場合について説明する
が、逆の場合であってもよい。信号Ｖの値が０のとき
は、変調波形の第１の期間には、制御信号生成部７か
ら、第１の期間の前半部分に、制御信号ＰＳＥＬとして
"０" 連続が与えられることによって、クロック周波数
ｆｏが低く、第１の期間の後半部分に、 "１" 連続が与
えられることによって、クロック周波数ｆｏが高くなる
ように制御されるが、信号Ｖの値が増加したときは、制
御信号生成部７は、信号Ｖの値の増加に従って、立ち上
がり期間となる第１の期間の前半部分と後半部分との境
界部分において挿入される、 "１０" の連続値の数が増
加するように、制御信号ＰＳＥＬを発生する。なお、変
調波形の第２の期間には、単に、第１の期間の反転波形
になるように制御されるので、以下においては、主とし
て第１の期間のみについて説明する。
【００２７】図４において、信号Ｖが０のときは、変調
波形の立ち上がり期間に対応する２Ｍ個の "１" ， "
０" のうち、前半部分（ａ）のＭ個はすべて "０" であ
り、後半部分（ｂ）のＭ個はすべて "１" であって、こ
の場合は、クロック周波数ｆｏは、変調波形の立ち上が
り期間の中央点において、階段状に急激に上昇するよう
に制御される。一方、信号Ｖの値が増加するのに伴っ
て、立ち上がり期間の前半部分（ａ）と後半部分（ｂ）
との境界部分において、信号Ｖの値と等しい数の "１
０" の連続値が挿入されるが、このとき、挿入された "
１" と "０" の総数の中間点の位置が、常に、２Ｍ個の
区間の中央点Ａに一致するように制御されている。
波形の立ち上がり期間に対応する２Ｍ個の "１" ， "
０" のうち、前半部分（ａ）のＭ個はすべて "０" であ
り、後半部分（ｂ）のＭ個はすべて "１" であって、こ
の場合は、クロック周波数ｆｏは、変調波形の立ち上が
り期間の中央点において、階段状に急激に上昇するよう
に制御される。一方、信号Ｖの値が増加するのに伴っ
て、立ち上がり期間の前半部分（ａ）と後半部分（ｂ）
との境界部分において、信号Ｖの値と等しい数の "１
０" の連続値が挿入されるが、このとき、挿入された "
１" と "０" の総数の中間点の位置が、常に、２Ｍ個の
区間の中央点Ａに一致するように制御されている。
【００２８】分周率が変化した場合には、位相同期ルー
プ回路が発生するクロック信号周波数は、主として、チ
ャージポンプ回路２及びローパスフィルタ３の特性と、
電圧制御発振器４の利得とで定まる過渡特性に従って変
化するので、分周率の切り替えに伴うクロック周波数の
変化には、過渡的な遅れがある。そこで、前回の分周率
の切り替えによって生じたクロック信号周波数の過渡的
変化の終了前に、次の分周率の切り替えが行われるよう
に、制御信号ＰＳＥＬの "１" と "０" の変化が生じた
場合には、クロック信号周波数の変化は、積分作用によ
って、平滑化されて緩やかになるとともに、滑らかにな
る。このような効果は、クロック信号周波数の過渡的変
化における、最初のピークの出現以前に、分周率が変化
するように、２種類の分周率に対する切り替えが行われ
る場合に、一層、顕著となる。そこで、信号Ｖの値を選
択して、１変調周期内に行われる分周率切り替えの頻度
を設定するとともに、分周パルスの発生周期が、過渡特
性上、妥当な値になるように、２種類の分周率を定める
ことによって、クロック信号周波数が、三角波状に直線
的な変化を生じるように、周波数変調を施されたクロッ
ク信号を発生することが可能になる。変調波形の立ち下
がりに対応する第２の期間についても同様である。この
ような効果を助長するためには、上述のような位相同期
ループ回路自体の過渡特性が緩やかであって、ロック時
間が長く、バンド幅が広いものが好適である。
プ回路が発生するクロック信号周波数は、主として、チ
ャージポンプ回路２及びローパスフィルタ３の特性と、
電圧制御発振器４の利得とで定まる過渡特性に従って変
化するので、分周率の切り替えに伴うクロック周波数の
変化には、過渡的な遅れがある。そこで、前回の分周率
の切り替えによって生じたクロック信号周波数の過渡的
変化の終了前に、次の分周率の切り替えが行われるよう
に、制御信号ＰＳＥＬの "１" と "０" の変化が生じた
場合には、クロック信号周波数の変化は、積分作用によ
って、平滑化されて緩やかになるとともに、滑らかにな
る。このような効果は、クロック信号周波数の過渡的変
化における、最初のピークの出現以前に、分周率が変化
するように、２種類の分周率に対する切り替えが行われ
る場合に、一層、顕著となる。そこで、信号Ｖの値を選
択して、１変調周期内に行われる分周率切り替えの頻度
を設定するとともに、分周パルスの発生周期が、過渡特
性上、妥当な値になるように、２種類の分周率を定める
ことによって、クロック信号周波数が、三角波状に直線
的な変化を生じるように、周波数変調を施されたクロッ
ク信号を発生することが可能になる。変調波形の立ち下
がりに対応する第２の期間についても同様である。この
ような効果を助長するためには、上述のような位相同期
ループ回路自体の過渡特性が緩やかであって、ロック時
間が長く、バンド幅が広いものが好適である。
【００２９】位相同期ループ回路から発生するクロック
信号周波数ｆｏに対する、このような、三角波状の周波
数変調は、制御出力演算部２３において、次のように、
２Ｍ期間（半周期）の前半部分（ａ）においてはアルゴ
リズムＡに従って、後半部分（ｂ）においてはアルゴリ
ズムＢに従って、演算出力信号ｏｃｌｋを発生すること
によって達成される。 ◇アルゴリズムＡ （１）０≦Ｉ≦Ｍ−１−Ｖの期間は "０" である。 （２）（１）以外の期間は、「Ｍが偶数、かつ、Ｖ，Ｉ
が奇数同士、又は偶数同士」又は、「Ｍが奇数、かつ、
Ｖが奇数でＩが偶数、又はＶが偶数でＩが奇数」のと
き"１"で、それ以外のときは "０" である。 ◇アルゴリズムＢ （１）Ｍ＋Ｖ≦Ｉの期間は "１" である。 （２）（１）以外の期間は、「Ｍが偶数、かつ、Ｖが奇
数でＩが偶数、又はＶが偶数でＩが奇数」又は、「Ｍが
奇数、かつ、Ｖ，Ｉが奇数同士、又は偶数同士」のとき
"０"で、それ以外のときは "１" である。
信号周波数ｆｏに対する、このような、三角波状の周波
数変調は、制御出力演算部２３において、次のように、
２Ｍ期間（半周期）の前半部分（ａ）においてはアルゴ
リズムＡに従って、後半部分（ｂ）においてはアルゴリ
ズムＢに従って、演算出力信号ｏｃｌｋを発生すること
によって達成される。 ◇アルゴリズムＡ （１）０≦Ｉ≦Ｍ−１−Ｖの期間は "０" である。 （２）（１）以外の期間は、「Ｍが偶数、かつ、Ｖ，Ｉ
が奇数同士、又は偶数同士」又は、「Ｍが奇数、かつ、
Ｖが奇数でＩが偶数、又はＶが偶数でＩが奇数」のと
き"１"で、それ以外のときは "０" である。 ◇アルゴリズムＢ （１）Ｍ＋Ｖ≦Ｉの期間は "１" である。 （２）（１）以外の期間は、「Ｍが偶数、かつ、Ｖが奇
数でＩが偶数、又はＶが偶数でＩが奇数」又は、「Ｍが
奇数、かつ、Ｖ，Ｉが奇数同士、又は偶数同士」のとき
"０"で、それ以外のときは "１" である。
【００３０】この例における制御出力演算部２３は、図
５に示すように、減算部（ＤＥＣ）３１と第１の比較部
（ＣＯＭＰ）３２とからなる前半後半判定部３３と、領
域境界判定部（ＡＤＤＳＵＢ）３４と、第２の比較部３
５と、第３の比較部３６と、排他的論理和（ＥＸ−ＮＯ
Ｒ）回路３７と、オア回路３８と、インバータ３９と、
ナンド回路４０と、インバータ４１と、ノア回路４２
と、オア回路４３と、フリップフロップ（ＦＦ）４４と
から概略構成されている。
５に示すように、減算部（ＤＥＣ）３１と第１の比較部
（ＣＯＭＰ）３２とからなる前半後半判定部３３と、領
域境界判定部（ＡＤＤＳＵＢ）３４と、第２の比較部３
５と、第３の比較部３６と、排他的論理和（ＥＸ−ＮＯ
Ｒ）回路３７と、オア回路３８と、インバータ３９と、
ナンド回路４０と、インバータ４１と、ノア回路４２
と、オア回路４３と、フリップフロップ（ＦＦ）４４と
から概略構成されている。
【００３１】減算部３１は、信号Ｍについて（Ｍ−１）
の演算を行う。第１の比較部３２は、減算部３１の出力
信号と信号Ｉとを比較する。これによって、前半後半判
定部３３は、信号Ｓ１ として、０≦Ｉ≦Ｍ−１（前半
部）のとき "１" を出力し、Ｍ≦Ｉ≦２Ｍ−１（後半
部）のとき "０" を出力する。領域境界判定部３４は、
信号Ｓ２ として、信号Ｓ１ が "１" （前半部）のと
き減算を行ってＭ−１−Ｖを出力し（このとき、キャリ
ー入力ＣＩに "１" が与えられることによって、−１の
演算が行われる）、信号Ｓ１ が "０" （後半部）のと
きＭ＋Ｖを出力する。Ｍ−１−Ｖ，Ｍ＋Ｖは、それぞれ
アルゴリズムＡ，Ｂにおいて、制御信号ＰＳＥＬが "
１" ， "０" の変化を開始し、又は終了する領域の境界
に対応している。第２の比較部３５は、領域境界判定部
３４の出力信号Ｍ−１−Ｖと、信号Ｉとを比較して、信
号Ｓ３ として、Ｉ≦Ｍ−１−Ｖのとき "１" を出力
し、そうでないとき "０" を出力する。第３の比較部３
６は、領域境界判定部３４の出力信号Ｓ２ と、信号Ｉ
とを比較して、信号Ｓ４ として、Ｉの値がＭ＋Ｖより
小さいとき "０" を出力し、そうでないとき "１" を出
力する。排他的論理和回路３７は、信号Ｍと、信号Ｉ
と、信号Ｖのそれぞれの最下位ビットの "１" ， "０"
を比較して、信号Ｓ５ として、 "１" の数が偶数のと
き "１" を出力し、 "１" の数が奇数のとき "０" を出
力する。オア回路３８〜オア回路４３からなる論理回路
は、信号Ｓ１ 〜Ｓ５ の組み合わせから、信号Ｉの変
化に従って信号Ｓ６ を出力し、フリップフロップ４４
は、信号Ｓ６ を次の分周パルスＦＢＡＫの立ち下がり
まで保持して、演算出力信号ｏｃｌｋとして出力する。
の演算を行う。第１の比較部３２は、減算部３１の出力
信号と信号Ｉとを比較する。これによって、前半後半判
定部３３は、信号Ｓ１ として、０≦Ｉ≦Ｍ−１（前半
部）のとき "１" を出力し、Ｍ≦Ｉ≦２Ｍ−１（後半
部）のとき "０" を出力する。領域境界判定部３４は、
信号Ｓ２ として、信号Ｓ１ が "１" （前半部）のと
き減算を行ってＭ−１−Ｖを出力し（このとき、キャリ
ー入力ＣＩに "１" が与えられることによって、−１の
演算が行われる）、信号Ｓ１ が "０" （後半部）のと
きＭ＋Ｖを出力する。Ｍ−１−Ｖ，Ｍ＋Ｖは、それぞれ
アルゴリズムＡ，Ｂにおいて、制御信号ＰＳＥＬが "
１" ， "０" の変化を開始し、又は終了する領域の境界
に対応している。第２の比較部３５は、領域境界判定部
３４の出力信号Ｍ−１−Ｖと、信号Ｉとを比較して、信
号Ｓ３ として、Ｉ≦Ｍ−１−Ｖのとき "１" を出力
し、そうでないとき "０" を出力する。第３の比較部３
６は、領域境界判定部３４の出力信号Ｓ２ と、信号Ｉ
とを比較して、信号Ｓ４ として、Ｉの値がＭ＋Ｖより
小さいとき "０" を出力し、そうでないとき "１" を出
力する。排他的論理和回路３７は、信号Ｍと、信号Ｉ
と、信号Ｖのそれぞれの最下位ビットの "１" ， "０"
を比較して、信号Ｓ５ として、 "１" の数が偶数のと
き "１" を出力し、 "１" の数が奇数のとき "０" を出
力する。オア回路３８〜オア回路４３からなる論理回路
は、信号Ｓ１ 〜Ｓ５ の組み合わせから、信号Ｉの変
化に従って信号Ｓ６ を出力し、フリップフロップ４４
は、信号Ｓ６ を次の分周パルスＦＢＡＫの立ち下がり
まで保持して、演算出力信号ｏｃｌｋとして出力する。
【００３２】以下、図５，図６を参照して、この例の制
御出力演算部の動作を説明する。 （１）０≦Ｉ≦Ｍ−１−Ｖの期間（図６の期間） この期間においては、信号Ｓ３ ＝ "１" であって、ノ
ア回路４２の出力信号Ｓ７ が "０" であり、信号Ｓ
１ ＝ "１" であって、インバータ４１の出力信号Ｓ
８ が "０" なので、オア回路４３の出力信号Ｓ
６ は、図６に示すように、 "０" が連続する。 （２）Ｍ−Ｖ≦Ｉ≦Ｍ−１の期間（図６の期間） この期間においては、信号Ｓ１ ＝ "１" あって、イン
バータ４１の出力信号Ｓ８ が "０" であるが、信号Ｓ
３ ＝ "０" であって、排他的論理和回路３７の出力信
号Ｓ５ が、ノア回路４２を経て出力されるので、オア
回路４３の出力信号Ｓ６ は、図６に示すように、 "
１" と "０" が交互に連続する。 （３）Ｍ≦Ｉ≦Ｍ＋Ｖの期間（図６の期間） この期間においては、信号Ｓ３ ＝ "０" であって、信
号Ｓ５ はノア回路４２，オア回路４３を経て信号Ｓ
７ として、また信号Ｓ１ ＝ "０" ，信号Ｓ４ ＝ "
０" であって、信号Ｓ５ はオア回路３８，ナンド回路
４０，インバータ４１を介して信号Ｓ８ として、並列
にオア回路４３に入力されるので、オア回路４３の出力
信号Ｓ６ は、図６に示すように、 "１" と "０" が
交互に連続する。 （４）Ｍ＋Ｖ＋１≦Ｉ≦２Ｍ−１の期間（図６の期
間） この期間においては、信号Ｓ１ ＝ "０" ，信号Ｓ４
＝ "１" であって、インバータ４１の出力信号Ｓ８ が
"１" なので、オア回路４３の出力信号Ｓ６は、図６
に示すように、 "１" が連続する。
御出力演算部の動作を説明する。 （１）０≦Ｉ≦Ｍ−１−Ｖの期間（図６の期間） この期間においては、信号Ｓ３ ＝ "１" であって、ノ
ア回路４２の出力信号Ｓ７ が "０" であり、信号Ｓ
１ ＝ "１" であって、インバータ４１の出力信号Ｓ
８ が "０" なので、オア回路４３の出力信号Ｓ
６ は、図６に示すように、 "０" が連続する。 （２）Ｍ−Ｖ≦Ｉ≦Ｍ−１の期間（図６の期間） この期間においては、信号Ｓ１ ＝ "１" あって、イン
バータ４１の出力信号Ｓ８ が "０" であるが、信号Ｓ
３ ＝ "０" であって、排他的論理和回路３７の出力信
号Ｓ５ が、ノア回路４２を経て出力されるので、オア
回路４３の出力信号Ｓ６ は、図６に示すように、 "
１" と "０" が交互に連続する。 （３）Ｍ≦Ｉ≦Ｍ＋Ｖの期間（図６の期間） この期間においては、信号Ｓ３ ＝ "０" であって、信
号Ｓ５ はノア回路４２，オア回路４３を経て信号Ｓ
７ として、また信号Ｓ１ ＝ "０" ，信号Ｓ４ ＝ "
０" であって、信号Ｓ５ はオア回路３８，ナンド回路
４０，インバータ４１を介して信号Ｓ８ として、並列
にオア回路４３に入力されるので、オア回路４３の出力
信号Ｓ６ は、図６に示すように、 "１" と "０" が
交互に連続する。 （４）Ｍ＋Ｖ＋１≦Ｉ≦２Ｍ−１の期間（図６の期
間） この期間においては、信号Ｓ１ ＝ "０" ，信号Ｓ４
＝ "１" であって、インバータ４１の出力信号Ｓ８ が
"１" なので、オア回路４３の出力信号Ｓ６は、図６
に示すように、 "１" が連続する。
【００３３】このように、この例の位相同期ループ回路
では、クロック周波数が三角波状に直線的に変化するク
ロック信号を発生することができる。この際、外部設定
数値に応じてプログラマブルに周波数変調波形を決定す
ることができるので、分周率設定用のＲＯＭを必要とし
ないとともに、出力クロック信号の周波数変調機能設定
時の自由度が高い。
では、クロック周波数が三角波状に直線的に変化するク
ロック信号を発生することができる。この際、外部設定
数値に応じてプログラマブルに周波数変調波形を決定す
ることができるので、分周率設定用のＲＯＭを必要とし
ないとともに、出力クロック信号の周波数変調機能設定
時の自由度が高い。
【００３４】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、制御出力
演算部２３の構成は、図５に示されたものに限らず、ア
ルゴリズムＡとアルゴリズムＢを実現する回路であれ
ば、いかなる回路でもよい。また、制御信号ＰＳＥＬの
"１" ， "０" と分周率の大小との関係は、 "１" と "
０" をそれぞれ分周率の大と小に割り当てれば、図４，
図６における第１の期間と第２の期間は、それぞれ変調
波形の立ち上がり期間と立ち下がり期間となり、 "１"
と "０" を分周率の小と大に割り当てれば、立ち上がり
期間と立ち下がり期間の関係が逆になる。
してきたが、具体的な構成はこの実施例に限られたもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、制御出力
演算部２３の構成は、図５に示されたものに限らず、ア
ルゴリズムＡとアルゴリズムＢを実現する回路であれ
ば、いかなる回路でもよい。また、制御信号ＰＳＥＬの
"１" ， "０" と分周率の大小との関係は、 "１" と "
０" をそれぞれ分周率の大と小に割り当てれば、図４，
図６における第１の期間と第２の期間は、それぞれ変調
波形の立ち上がり期間と立ち下がり期間となり、 "１"
と "０" を分周率の小と大に割り当てれば、立ち上がり
期間と立ち下がり期間の関係が逆になる。
【００３５】
【発明の効果】以上説明したように、この発明の位相同
期ループ回路によれば、出力クロック信号に対する三角
波状の周波数変調機能を持たせるために、ＲＯＭを使用
しないので、回路を収容するためのチップ面積を縮小す
ることができるとともに、外部設定数値に応じて、プロ
グラマブルに周波数変調波形を決定することができるの
で、出力クロック信号の周波数変調特性設定時の自由度
が高い利点を持つ位相同期ループを実現できる。
期ループ回路によれば、出力クロック信号に対する三角
波状の周波数変調機能を持たせるために、ＲＯＭを使用
しないので、回路を収容するためのチップ面積を縮小す
ることができるとともに、外部設定数値に応じて、プロ
グラマブルに周波数変調波形を決定することができるの
で、出力クロック信号の周波数変調特性設定時の自由度
が高い利点を持つ位相同期ループを実現できる。
【図１】この発明の一実施例である位相同期ループ回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本実施例の位相同期ループ回路における、ルー
プカウンタの構成を示すブロック図である。
プカウンタの構成を示すブロック図である。
【図３】本実施例の位相同期ループ回路における、制御
信号生成部の構成を示すブロック図である。
信号生成部の構成を示すブロック図である。
【図４】本実施例の位相同期ループ回路の動作を説明す
るためのタイミング図である。
るためのタイミング図である。
【図５】本実施例における制御出力演算部の構成を示す
ブロック図である。
ブロック図である。
【図６】本実施例における制御出力演算部の動作を説明
するためのタイミング図である。
するためのタイミング図である。
【図７】従来の周波数変調機能を有する位相同期ループ
回路の構成例を示すブロック図である。
回路の構成例を示すブロック図である。
【図８】従来の位相同期ループ回路における、出力クロ
ック周波数の時間的変化を説明するための図である。
ック周波数の時間的変化を説明するための図である。
【図９】従来の周波数変調機能を有する位相同期ループ
回路の他の構成例を示すブロック図である。
回路の他の構成例を示すブロック図である。
【図１０】従来の位相同期ループ回路における、ループ
カウンタの分周率の制御を例示する図である。
カウンタの分周率の制御を例示する図である。
【図１１】位相同期ループ回路における、分周率切り替
え時の周波数変化を例示する図である。
え時の周波数変化を例示する図である。
１ 位相比較器（ＰＦＤ）
２ チャージポンプ回路（ＣＰ）
３ ローパスフィルタ（ＬＰＦ）
４ 電圧制御発振器（ＶＣＯ）（発振手段）
５ ループカウンタ（分周手段）
６ インバータ
７ 制御信号生成部（制御手段）
１１ 分周パルスカウンタ
１２ フリップフロップ（ＦＦ）
１３ 制御出力演算部（制御出力演算手段）
１４ インバータ
１５ セレクタ（ＳＥＬ）
Claims (8)
- 【請求項１】 出力信号を分周して分周パルスを出力す
る分周手段と、該分周パルスと基準周波数信号との位相
差の信号から得た制御電圧によって発振周波数を制御さ
れて前記出力信号を発生する発振手段とを備えてなる位
相同期ループ回路において、 前記分周手段に対して、複数種類の分周率を一定個数の
前記分周パルスごとに切り替えて与えながら、該切り替
えの境界期間において、前記複数種類の分周率を混在さ
せて与えるとともに、該混在する複数種類の分周率の切
り替え時、前回の分周率設定によって生じた前記位相同
期ループ回路の出力クロック信号周波数の過渡特性にお
ける最初のピークの出現以前に次の分周率を与えるよう
に制御を行う制御手段を設けたことを特徴とする位相同
期ループ回路。 - 【請求項２】 前記制御手段が、前記分周パルスの計数
結果の信号Ｉと、前記出力信号の周波数変調周期に対応
する前記分周パルスの出力回数の信号Ｍと、前記周波数
変調波形の立ち上がり又は立ち下がりに対応する第１の
期間の前半部分に第１の分周率を割り当て、後半部分に
第２の分周率を割り当てるとともに、該前半部分と後半
部分との境界部分に、分周周期ごとに前記第１の分周率
と第２の分周率とが交互に現れるようにしたときの、該
第１の分周率と第２の分周率との組の出現回数の信号Ｖ
とから、前記分周手段における分周率を演算して分周周
期に応じた分周率制御用信号を生成するとともに前記分
周手段に供給するものであることを特徴とする請求項１
記載の位相同期ループ回路。 - 【請求項３】 前記制御手段が、前記分周パルスの計数
結果の信号Ｉと、前記出力信号の周波数変調周期に対応
する前記分周パルスの出力回数の信号Ｍと、前記周波数
変調波形の立ち上がり又は立ち下がりに対応する第１の
期間の前半部分に第１の分周率を割り当て、後半部分に
第２の分周率を割り当てるとともに、該前半部分と後半
部分との境界部分に、分周周期ごとに前記第１の分周率
と第２の分周率とが交互に現れるようにしたときの、該
第１の分周率と第２の分周率との組の出現回数の信号Ｖ
とから、前記分周手段における分周率を演算して分周周
期に応じた演算出力信号を発生する制御出力演算手段を
備え、前記第１の期間に前記演算出力信号を選択し、前
記周波数変調波形の立ち下がり又は立ち上がりに対応す
る第２の期間に前記演算出力信号を反転した信号を選択
して、分周率制御用信号として前記分周手段に供給する
ものであることを特徴とする請求項１記載の位相同期ル
ープ回路。 - 【請求項４】 前記制御出力演算手段が、前記第１の期
間の前半部分において、０≦Ｉ≦Ｍ−１−Ｖの期間は第
１の分周率を出力し、それ以外の期間は、Ｍが偶数、か
つ、Ｖ，Ｉが奇数同士又は偶数同士のとき、又はＭが奇
数、かつ、Ｖが奇数でＩが偶数又はＶが偶数でＩが奇数
のとき第２の分周率を出力するとともにそれ以外のとき
は第１の分周率を出力し、前記第１の期間の後半部分に
おいて、Ｍ＋Ｖ≦Ｉの期間は第２の分周率を出力し、そ
れ以外の期間は、Ｍが偶数、かつ、Ｖが奇数でＩが偶数
又はＶが偶数でＩが奇数のとき、又はＭが奇数、かつ、
Ｖ，Ｉが奇数同士又は偶数同士のとき、第１の分周率を
出力するとともにそれ以外のときは第２の分周率を出力
するものであることを特徴とする請求項２又は3記載の
位相同期ループ回路。 - 【請求項５】 出力信号を分周して分周パルスを出力
し、該分周パルスと基準周波数信号との位相差の信号か
ら得た制御電圧によって発振周波数を制御して前記出力
信号を発生することによって、位相同期ループを形成
し、複数種類の分周率を一定個数の前記分周パルスごと
に切り替えて与えながら、該切り替えの境界期間におい
て、前記複数種類の分周率を混在させて与えるととも
に、該混在する複数種類の分周率の切り替え時、前回の
分周率設定によって生じた前記位相同期ループの出力ク
ロック信号周波数の過渡特性における最初のピークの出
現以前に次の分周率を与えるように分周制御を行うこと
を特徴とする位相同期ループ回路における周波数変調方
法。 - 【請求項６】 前記分周制御が、前記分周パルスの計数
結果の信号Ｉと、前記出力信号の周波数変調周期に対応
する前記分周パルスの出力回数の信号Ｍと、前記周波数
変調波形の立ち上がり又は立ち下がりに対応する第１の
期間の前半部分に第１の分周率を割り当て、後半部分に
第２の分周率を割り当てるとともに、該前半部分と後半
部分との境界部分に、分周周期ごとに前記第１の分周率
と第２の分周率とが交互に現れるようにしたときの、該
第１の分周率と第２の分周率との組の出現回数の信号Ｖ
とから、前記分周時における分周率を演算して分周周期
に応じた分周率制御用信号を生成して分周を制御するこ
とによって行われるものであることを特徴とする請求項
５記載の位相同期ループ回路における周波数変調方法。 - 【請求項７】 前記分周制御が、前記分周パルスの計数
結果の信号Ｉと、前記出力信号の周波数変調周期に対応
する前記分周パルスの出力回数の信号Ｍと、前記周波数
変調波形の立ち上がり又は立ち下がりに対応する第１の
期間の前半部分に第１の分周率を割り当て、後半部分に
第２の分周率を割り当てるとともに、該前半部分と後半
部分との境界部分に、分周周期ごとに前記第１の分周率
と第２の分周率とが交互に現れるようにしたときの、該
第１の分周率と第２の分周率との組の出現回数の信号Ｖ
とから、前記分周時における分周率を演算して分周周期
に応じた演算出力信号を発生して、前記第１の期間に前
記演算出力信号を選択し、前記周波数変調波形の立ち下
がり又は立ち上がりに対応する第２の期間に前記演算出
力信号を反転した信号を選択して得た分周率制御用信号
によって行われるものであることを特徴とする請求項５
記載の位相同期ループ回路における周波数変調方法。 - 【請求項８】 前記演算出力信号が、前記第１の期間の
前半部分において、０≦Ｉ≦Ｍ−１−Ｖの期間は第１の
分周率を出力し、それ以外の期間は、Ｍが偶数、かつ、
Ｖ，Ｉが奇数同士又は偶数同士のとき、又はＭが奇数、
かつ、Ｖが奇数でＩが偶数又はＶが偶数でＩが奇数のと
き第２の分周率を出力するとともにそれ以外のときは第
１の分周率を出力し、前記第１の期間の後半部分におい
て、Ｍ＋Ｖ≦Ｉの期間は第２の分周率を出力し、それ以
外の期間は、Ｍが偶数、かつ、Ｖが奇数でＩが偶数又は
Ｖが偶数でＩが奇数のとき、又はＭが奇数、かつ、Ｖ，
Ｉが奇数同士又は偶数同士のとき、第１の分周率を出力
するとともにそれ以外のときは第２の分周率を出力する
ように制御するものであることを特徴とする請求項６又
は７記載の位相同期ループ回路における周波数変調方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059646A JP3389915B6 (ja) | 2000-03-03 | 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法 | |
| KR1020010010983A KR100360995B1 (ko) | 2000-03-03 | 2001-03-03 | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 |
| US09/797,990 US6928129B2 (en) | 2000-03-03 | 2001-03-05 | Phase locked loop circuit and method of frequency modulation in phase locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059646A JP3389915B6 (ja) | 2000-03-03 | 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001251185A JP2001251185A (ja) | 2001-09-14 |
| JP3389915B2 true JP3389915B2 (ja) | 2003-03-24 |
| JP3389915B6 JP3389915B6 (ja) | 2006-04-05 |
Family
ID=
Also Published As
| Publication number | Publication date |
|---|---|
| US6928129B2 (en) | 2005-08-09 |
| KR20010087305A (ko) | 2001-09-15 |
| US20010036239A1 (en) | 2001-11-01 |
| KR100360995B1 (ko) | 2002-11-23 |
| JP2001251185A (ja) | 2001-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970110A (en) | Precise, low-jitter fractional divider using counter of rotating clock phases | |
| KR100629285B1 (ko) | 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로 | |
| US8106690B2 (en) | Semiconductor integrated circuit device | |
| US6005420A (en) | Frequency multiplying circuit having a greater multiplying ratio | |
| JPH08242165A (ja) | 分数ｎ分周器およびこれを用いた分数ｎ周波数シンセサイザ | |
| JP2007053770A (ja) | ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法 | |
| US6873213B2 (en) | Fractional N frequency synthesizer | |
| JPH0897711A (ja) | Ｐｌｌ回路 | |
| KR100331731B1 (ko) | 체배 회로 | |
| KR100360995B1 (ko) | 위상 동기 루프 회로 및 위상 동기 루프 회로에서의주파수 변조 방법 | |
| US8259774B2 (en) | Spread spectrum clock signal generator | |
| KR100351692B1 (ko) | Ｐｌｌ회로 및 이를 이용한 주파수변조방법 | |
| US20150381191A1 (en) | Variable delay component ring oscillator with phase shifting select switch | |
| JPH11225072A (ja) | スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ | |
| US5892405A (en) | PLL synthesizer apparatus | |
| US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
| JP3389915B6 (ja) | 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法 | |
| US6094100A (en) | PLL synthesizer apparatus | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP2004080404A (ja) | 半導体装置 | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP2907108B2 (ja) | 周波数合成回路 | |
| JP2001292058A (ja) | クロック分周装置 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JP2008035452A (ja) | クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140117 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |