JP3267945B2 - 周波数シンセサイザ装置と周波数生成方法 - Google Patents
周波数シンセサイザ装置と周波数生成方法Info
- Publication number
- JP3267945B2 JP3267945B2 JP02432499A JP2432499A JP3267945B2 JP 3267945 B2 JP3267945 B2 JP 3267945B2 JP 02432499 A JP02432499 A JP 02432499A JP 2432499 A JP2432499 A JP 2432499A JP 3267945 B2 JP3267945 B2 JP 3267945B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency divider
- signal
- controlled oscillator
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
用される周波数シンセサイザ装置に関し、特に、C/N
が一定でロックアップタイムが短い周波数シンセサイザ
装置に関する。
無線機の場合、基準信号から任意の周波数の搬送波を作
り出すために使用され、高C/N特性で、且つ、間欠受
信時の低消費電力化のために高速ロックアップが要望さ
れる。ロックアップタイムの短縮できる周波数シンセサ
イザ装置として、フラクショナルN方式と一般に呼ばれ
る周波数シンセサイザ装置がある。
構成図を示す。図7に示す従来の周波数シンセサイザ
は、入力電圧に応じた周波数の信号を発振する電圧制御
発振器(VCO)1と、VCO1の出力信号を分周する
第1の可変分周器2と、基準信号を分周する第2の可変
分周器5と、可変分周器2の出力信号(fdiv)と可変
分周器5の出力信号(fref)との位相を比較して位相
差を出力する位相比較器3と、位相比較器3の出力を平
均化するローパスフィルタ(LPF)4と、fdi vをク
ロックとして分周比が小数点以下を含むように制御する
分周比制御回路6とを備えている。
ンセサイザ装置は、特開平8-8741号公報に記載されてい
るように、第1の分周器2に設定する分周比を、信号f
divに同期して時間的に変化させることで、等価的にそ
の平均の分周比を作り出すことができる。これにより、
fvcoの周波数をfrefの周波数の整数倍にする必要がな
く、fvcoにおける所望の周波数間隔と無関係にfrefの
周波数を高く設定できる。このため、LPF4の時定数
を短くしてロックアップタイムを短縮することができ
る。
す。位相比較器3は、frefを2分周する2分周器31
と、fdivを2分周する2分周器32と、2分周器31と2
分周器32の出力の排他的論理和をとる排他的論理和回路
(EXOR)33とを備えている。
状態にある時のタイミングチャートを示す。frefは、
周波数基準信号を第2の分周器5で4分周(ここでは説
明を簡単にするため4分周とした)した信号である。分
周比制御回路6から出力される分周比は、fdivをクロ
ックとしてfdivの立ち上がりエッジ毎に変化する。V
CO1の出力fvcoは、この分周比に応じて第1分周器
2で分周され、fdivとして出力される。frefとfdiv
の位相差に応じた電圧の信号PDoutの平均電圧(図9
中の破線)がLPF4よりVCO1に出力され、VCO
1の周波数が決定する。
の周波数に周波数シンセサイザ装置がロックした時のタ
イミングチャートを示す。VCO1の周波数によっては
図10のように基準信号の立ち上がりエッジとfdivの
立ち上がりエッジが一致する場合が出てくる。
8741号公報に記載されているように比較的規模の大きい
ディジタル回路であり、一般にクロックに同期して動作
するディジタル回路はクロックの変化点で最大の電力が
消費されるため、このような周波数シンセサイザ装置を
半導体基板上に構成した場合は、クロックに同期して半
導体基板や電源等の電位が変動する。すなわち、図10
のような状態において基準信号にジッタを発生させる。
これにより、VCO1の出力のC/Nが劣化してしま
う。つまり、VCO1の発振周波数によってC/Nが変
化してしまうことになる。したがって、C/Nが劣化し
ても無線機の規格を満足するようにLPF1の時定数を
必要以上に大きくせざるを得ず、ロックアップタイムを
十分に短縮できないという問題がある。
を移動無線機で使用した場合は、間欠受信時の無線機の
動作時間が長くなるために消費電力が増加し、待ち受け
時間が短くなるという問題がある。
して、周波数シンセサイザ装置のVCOの発振周波数に
対してC/Nを一定にして、ロックアップタイムを短縮
することである。また、移動無線機の間欠受信時の動作
時間を短縮し待ち受け時間を長くすることを目的とす
る。
めに、本発明では、入力電圧に応じた周波数の信号を発
振する電圧制御発振器と、電圧制御発振器の出力信号を
分周する第1分周器と、周波数基準信号を分周する第2
分周器と、第1分周器及び第2分周器からの出力信号の
位相差をローパスフィルタを介して電圧制御発振器に出
力する位相比較器と、第1分周器の分周比が時間的に変
化し且つ分周比の時間平均の値が小数点以下の値を含む
ように制御する分周比制御回路とを備えた周波数シンセ
サイザ装置において、電圧制御発振器の発振周波数に応
じて第1分周器の出力信号の位相を遅延させて分周比制
御回路のクロック端子に入力する遅延手段を備えた構成
とした。このように構成したことにより、VCOの周波
数によってC/Nが変化することがなくロックアップタ
イムを短縮することができる。
て第1分周器の出力信号の位相を反転させて分周比制御
回路のクロック端子に入力する反転手段を備えた構成と
した。このように構成したことにより、VCOの周波数
によってC/Nが変化することがなくロックアップタイ
ムを短縮することができる。
回路のクロック端子に入力する構成とした。このように
構成したことにより、VCOの周波数によってC/Nが
変化することがなくロックアップタイムを短縮すること
ができる。
無線機に備えた構成とした。このように構成したことに
より、移動無線機の待ち受け時間を長くすることができ
る。
は、入力電圧に応じた周波数の信号を発振する電圧制御
発振器と、前記電圧制御発振器の出力信号を分周する第
1分周器と、周波数基準信号を分周する第2分周器と、
前記第1分周器及び前記第2分周器からの出力信号の位
相差をローパスフィルタを介して前記電圧制御発振器に
出力する位相比較器と、前記第1分周器の分周比が時間
的に変化し且つ前記分周比の時間平均の値が小数点以下
の値を含むように制御する分周比制御回路とを備えた周
波数シンセサイザ装置において、前記第1分周器の出力
信号の位相を一定値だけ遅延させる遅延手段と、前記電
圧制御発振器の発振周波数に応じて前記遅延手段の出力
信号か前記第1分周器の出力信号かのいずれかを選択し
て前記分周比制御回路のクロック端子に入力する選択手
段とを備えた周波数シンセサイザ装置であり、電圧制御
発振器の周波数によってC/Nが変化することをなく
し、ロックアップタイムを短縮するという作用を有す
る。
圧に応じた周波数の信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する第1分周器
と、周波数基準信号を分周する第2分周器と、前記第1
分周器及び前記第2分周器からの出力信号の位相差をロ
ーパスフィルタを介して前記電圧制御発振器に出力する
位相比較器と、前記第1分周器の分周比が時間的に変化
し且つ前記分周比の時間平均の値が小数点以下の値を含
むように制御する分周比制御回路とを備えた周波数シン
セサイザ装置において、前記第1分周器の出力信号の位
相を反転させる反転手段と、前記電圧制御発振器の発振
周波数に応じて前記反転手段の出力信号か前記第1分周
器の出力信号かのいずれかを選択して前記分周比制御回
路のクロック端子に入力する選択手段とを備えた周波数
シンセサイザ装置であり、簡単な回路の付加で、電圧制
御発振器の周波数によってC/Nが変化することをなく
し、ロックアップタイムを短縮するという作用を有す
る。
で、入力電圧に応じた周波数の信号を発振し、第1分周
器で、前記電圧制御発振器の出力信号の周波数を分周
し、第2分周器で、周波数基準信号を分周し、位相比較
器で、前記第1分周器及び前記第2分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第1分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、前記第1分周器の出力信号の位相を一定値だけ
遅延させた遅延信号を生成し、前記電圧制御発振器の発
振周波数に応じて前記遅延信号か前記第1分周器の出力
信号かのいずれかを選択して前記分周比制御回路のクロ
ック端子に入力するようにしたものであり、電圧制御発
振器の周波数によってC/Nが変化することをなくし、
ロックアップタイムを短縮することができる。
2に記載の周波数シンセサイザ装置を移動無線機に備え
るようにしたものであり、間欠受信時の動作時間を短縮
し、待ち受け時間を長くすることができる。
〜図6を参照しながら詳細に説明する。なお、図7に示
す従来技術における部材と同一の部材については、同一
の符号を付すことで詳細な説明は省略する。
の形態は、VCOの発振周波数に応じて、VCO出力を
分周して遅延させた信号を、分周比制御回路のクロック
とする周波数シンセサイザ装置である。
る周波数シンセサイザ装置の構成図である。図1におい
て、分周比制御回路6は、分周比が小数点以下を含むよ
うに制御する回路である。遅延回路7は、信号の位相を
遅延させる回路である。セレクタ8は、切換信号に基づ
いて入力信号を選択する回路である。本発明の第1の実
施の形態における周波数シンセサイザ装置は、信号f
divの位相を遅延させる遅延回路7と、遅延回路の出力
信号Dfdivとfdivを切換信号に基づいて選択し出力す
るセレクタ8とを備えている点で、図7に示した従来例
とは異なっている。
1の実施の形態における周波数シンセサイザ装置の動作
について説明する。セレクタ8によりfdivが選択され
ている時は、図7に示した周波数シンセサイザ装置と同
じ動作をする。図10に示した周波数にロックさせる場
合は、切換信号により、遅延回路の出力信号Dfdivを
分周比制御回路6のクロックとするように制御する。こ
の時のロック後のタイミングチャートを図2に示す。破
線で示したPDoutの平均電圧が図10と同じであり、
VCO1の発振周波数が同じであることがわかる。f
divを遅延回路7で遅らさせた信号Dfdivを分周比制御
回路6のクロックとして使うことにより、基準信号の立
ち上がりエッジと分周比制御回路6のクロックの立ち上
がりエッジが重ならなくなる。
場合には、VCO1の発振周波数を設定するための分周
比設定データに1ビット付加し、fdivが基準信号の立
ち上がりエッジと重なるようなVCO1の発振周波数に
ロックさせる場合は、前述の1ビットを使って制御すれ
ばよい。
第2分周器の分周比を4としているが、別の値でも同様
に実施可能である。また、立ち上がりエッジで動作する
ように説明しているが、立ち下がりエッジでも同様に実
施可能である。
では、周波数シンセサイザ装置を、電圧制御発振器の発
振周波数に応じて、第1分周器の出力の信号の位相を遅
延させ分周比制御回路のクロック端子に出力する遅延手
段を備えた構成としたので、分周比制御回路の動作によ
る基準信号のジッタ発生を回避でき、C/Nの劣化を招
かない。これにより、LPF4の時定数を大きくする必
要が無くなり、ロックアップタイムを短縮することがで
きる。
を移動無線機で使用した場合は、間欠受信時の無線機の
動作時間を短くできるので間欠受信時の平均消費電力が
少なくなり待ち受け時間を長くすることができる。
の形態は、VCOの発振周波数に応じて、VCO出力を
分周して位相反転させた信号を、分周比制御回路のクロ
ックとする周波数シンセサイザ装置である。
る周波数シンセサイザ装置の構成図である。図3におい
て、分周比制御回路6は、分周比が小数点以下を含むよ
うに制御する回路である。セレクタ8は、切換信号に基
づいて入力信号を選択する回路である。インバータ9
は、入力信号の位相を反転させる回路である。本発明の
第2の実施の形態における周波数シンセサイザ装置は、
信号fdivの位相を反転させるインバータ9を備えてい
る点で、第1の実施の形態とは異なっている。
2の実施の形態における周波数シンセサイザ装置の動作
について説明する。セレクタ8によりfdivが選択され
ている時は、図7に示した周波数シンセサイザ装置と同
じ動作をする。図10に示した周波数にロックさせる場
合は、切換信号により、インバータの出力信号Bfdi v
を分周比制御回路6のクロックとするように制御する。
この時のロック後のタイミングチャートを図4に示す。
破線で示したPDoutの平均電圧が図10と同じであ
り、VCO1の発振周波数が同じであることがわかる。
fdivをインバータ9で反転した信号Bfdivを分周比制
御回路6のクロックとして使うことにより、基準信号の
立ち上がりエッジと分周比制御回路6のクロックの立ち
上がりエッジが重ならなくなる。
場合には、VCO1の発振周波数を設定するための分周
比設定データに1ビット付加し、fdivが基準信号の立
ち上がりエッジと重なるようなVCO1の発振周波数に
ロックさせる場合は、前述の1ビットを使って制御すれ
ばよい。
器の分周比を4としたが、別の値でも同様に実施可能で
ある。また、立ち上がりエッジで動作するように説明し
たが、立ち下がりエッジでも同様に実施可能である。
では、周波散シンセサイザ装置を、電圧制御発振器の発
振周波数に応じて、第1分周器の出力の信号の位相を反
転させ分周比制御回路のクロック端子に出力する反転手
段を備えた構成としたので、分周比制御回路の動作によ
る基準信号のジッタ発生を回避でき、C/Nの劣化を招
かない。これにより、LPF4の時定数を大きくする必
要が無くなり、ロックアップタイムを短縮することがで
きる。
の位相をずらすのにインバータ1段だけで良く、遅延回
路を用いる場合よりも構成が簡単になる。このような周
波数シンセサイザ装置を移動無線機で使用した場合は、
間欠受信時の無線機の動作時間を短くできるので間欠受
信時の平均消費電力が少なくなり待ち受け時間を長くす
ることができる。
の形態は、基準信号を分周した信号を分周比制御回路の
クロックとする周波数シンセサイザ装置である。
る周波数シンセサイザ装置の構成図である。図5におい
て、分周比制御回路6は、分周比が小数点以下を含むよ
うに制御する回路である。本発明の第3の実施の形態に
おける周波数シンセサイザ装置は、信号frefを分周比
制御回路6のクロックとしているところが、第1の実施
の形態とは異なっている。
3の実施の形態における周波数シンセサイザ装置の動作
について説明する。ロック後のタイミングチャートを、
図6に示す。破線で示したPDoutの平均電圧が図10
と同じであり、VCO1の発振周波数が同じであること
がわかる。図6では、図面を分かりやすくするため、各
構成要素の入出力信号の動作遅延を考慮した図になって
いないが、実際には第2分周器5の遅延があるので、基
準信号の立ち上がりエッジと、分周比制御回路6のクロ
ックであるfrefの立ち上がりエッジは一致せず、その
位相関係はVCO1の発振周波数が変わっても変化しな
い。すなわち、分周比制御回路6の動作によって基準信
号にジッタを発生させることはない。
器の分周比を4としたが、別の値でも同様に実施可能で
ある。また、立ち上がりエッジで動作するように説明し
たが、立ち下がりエッジでも同様に実施可能である。
では、周波数シンセサイザ装置を、第2分周器の出力の
信号を分周比制御回路のクロック端子に入力する構成と
したので、基準信号と分周比制御回路のクロックとの位
相関係がVCO1の発振周波数によらず常に一定である
ため、C/NがVCO1の発振周波数によって変化する
ことは無い。これにより、LPF4の時定数を大きくす
る必要が無くなり、ロックアップタイムを短縮すること
ができる。
が簡単であり、切換信号の制御の必要も無い。このよう
な周波数シンセサイザ装置を移動無線機で使用した場合
は、間欠受信時の無線機の動作時間を短くできるので、
間欠受信時の平均消費電力が少なくなり、待ち受け時間
を長くすることができる。
では、入力電圧に応じた周波数の信号を発振する電圧制
御発振器と、電圧制御発振器の出力信号の周波数を分周
する第1分周器と、基準信号のの周波数を分周する第2
分周器と、第1分周器及び第2分周器からの出力信号の
位相差をローパスフィルタを介して電圧制御発振器に出
力する位相比較器と、第1分周器の分周比が時間的に変
化し且つその時間平均の値が小数点以下の値を含むよう
に制御する分周比制御回路とを備えた周波数シンセサイ
ザ装置において、電圧制御発振器の発振周波数に応じ
て、第1分周器の出力の信号の位相を遅延させ分周比制
御回路のクロック端子に出力する遅延手段を備えた構成
としたので、VCOの周波数によってC/Nが変化する
ことがなく、ロックアップタイムを短縮することができ
るという効果が得られる。
て、第1分周器の出力の信号の位相を反転させ分周比制
御回路のクロック端子に出力する反転手段を備えた構成
としたので、VCOの周波数によってC/Nが変化する
ことがなく、ロックアップタイムを短縮することができ
るという効果が得られる。
御回路のクロック端子に入力する構成としたので、VC
Oの周波数によってC/Nが変化することがなく、ロッ
クアップタイムを短縮することができるという効果が得
られる。
無線機に備えたので、移動無線機の待ち受け時間を長く
できるという効果が得られる。
セサイザ装置の構成図、
セサイザ装置の動作を示すタイミングチャート、
セサイザ装置の構成図、
セサイザ装置の動作を示すタイミングチャート、
セサイザ装置の構成図、
セサイザ装置の動作を示すタイミングチャート、
イミングチャート、
別のタイミングチャートである。
Claims (4)
- 【請求項1】 入力電圧に応じた周波数の信号を発振す
る電圧制御発振器と、前記電圧制御発振器の出力信号の
周波数を分周する第1分周器と、周波数基準信号を分周
する第2分周器と、前記第1分周器及び前記第2分周器
からの出力信号の位相差をローパスフィルタを介して前
記電圧制御発振器に出力する位相比較器と、前記第1分
周器の分周比が時間的に変化し且つ前記分周比の時間平
均の値が小数点以下の値を含むように制御する分周比制
御回路とを備えた周波数シンセサイザ装置において、前
記第1分周器の出力信号の位相を一定値だけ遅延させる
遅延手段と、前記電圧制御発振器の発振周波数に応じて
前記遅延手段の出力信号か前記第1分周器の出力信号か
のいずれかを選択して前記分周比制御回路のクロック端
子に入力する選択手段とを備えたことを特徴とする周波
数シンセサイザ装置。 - 【請求項2】 入力電圧に応じた周波数の信号を発振す
る電圧制御発振器と、前記電圧制御発振器の出力信号を
分周する第1分周器と、周波数基準信号を分周する第2
分周器と、前記第1分周器及び前記第2分周器からの出
力信号の位相差をローパスフィルタを介して前記電圧制
御発振器に出力する位相比較器と、前記第1分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する分周比制御回路と
を備えた周波数シンセサイザ装置において、前記第1分
周器の出力信号の位相を反転させる反転手段と、前記電
圧制御発振器の発振周波数に応じて前記反転手段の出力
信号か前記第1分周器の出力信号かのいずれかを選択し
て前記分周比制御回路のクロック端子に入力する選択手
段とを備えたことを特徴とする周波数シンセサイザ装
置。 - 【請求項3】 電圧制御発振器で、入力電圧に応じた周
波数の信号を発振し、第1分周器で、前記電圧制御発振
器の出力信号を分周し、第2分周器で、周波数基準信号
を分周し、位相比較器で、前記第1分周器及び前記第2
分周器からの出力信号の位相差をローパスフィルタを介
して前記電圧制御発振器に出力し、分周比制御回路で、
前記第1分周器の分周比が時間的に変化し且つ前記分周
比の時間平均の値が小数点以下の値を含むように制御す
る周波数生成方法において、前記第1分周器の出力信号
の位相を一定値だけ遅延させた遅延信号を生成し、前記
電圧制御発振器の発振周波数に応じて前記遅延信号か前
記第1分周器の出力信号かのいずれかを選択して前記分
周比制御回路のクロック端子に入力することを特徴とす
る周波数生成方法。 - 【請求項4】 請求項1または2に記載の周波数シンセ
サイザ装置を備えることを特徴とする移動無線機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02432499A JP3267945B2 (ja) | 1999-02-01 | 1999-02-01 | 周波数シンセサイザ装置と周波数生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02432499A JP3267945B2 (ja) | 1999-02-01 | 1999-02-01 | 周波数シンセサイザ装置と周波数生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000224037A JP2000224037A (ja) | 2000-08-11 |
JP3267945B2 true JP3267945B2 (ja) | 2002-03-25 |
Family
ID=12135011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02432499A Expired - Fee Related JP3267945B2 (ja) | 1999-02-01 | 1999-02-01 | 周波数シンセサイザ装置と周波数生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3267945B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7620095B2 (en) * | 2006-06-14 | 2009-11-17 | Vishay Intertechnology Inc | RF modem utilizing saw device with pulse shaping and programmable frequency synthesizer |
-
1999
- 1999-02-01 JP JP02432499A patent/JP3267945B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000224037A (ja) | 2000-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2795323B2 (ja) | 位相差検出回路 | |
US6147561A (en) | Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain | |
JP4158465B2 (ja) | クロック再生装置、および、クロック再生装置を用いた電子機器 | |
KR100668360B1 (ko) | 위상 주파수 검출기 | |
JP3094977B2 (ja) | Pll回路 | |
US7741886B2 (en) | Frequency divider | |
US7496168B2 (en) | Phase-locked loop using multi-phase feedback signals | |
US8106690B2 (en) | Semiconductor integrated circuit device | |
US20010052822A1 (en) | Phase Locked loop with high-speed locking characteristic | |
US7372340B2 (en) | Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages | |
EP1246369B1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
JP2000151396A (ja) | 周波数ステアリングを伴う位相検出器 | |
US6525612B2 (en) | Mode control of PLL circuit | |
Lee et al. | Phase frequency detectors for fast frequency acquisition in zero-dead-zone CPPLLs for mobile communication systems | |
JP2001127632A (ja) | 周波数シンセサイザ及び発振周波数制御方法 | |
US6853223B2 (en) | Phase comparator and clock recovery circuit | |
US7298790B2 (en) | Low frequency self-calibration of a PLL with multiphase clocks | |
US5892405A (en) | PLL synthesizer apparatus | |
JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 | |
JP2003101410A (ja) | 周波数シンセサイザのサイクル・スリップを低減する方法および装置 | |
JP3548557B2 (ja) | フラクショナルn周波数シンセサイザ | |
KR100665006B1 (ko) | 위상 동기 루프 장치 | |
US6628153B2 (en) | PLL circuit and frequency division method reducing spurious noise | |
US6094100A (en) | PLL synthesizer apparatus | |
JPH10126263A (ja) | 周波数シンセサイザ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |