JP2000224037A - 周波数シンセサイザ装置と周波数生成方法 - Google Patents
周波数シンセサイザ装置と周波数生成方法Info
- Publication number
- JP2000224037A JP2000224037A JP11024324A JP2432499A JP2000224037A JP 2000224037 A JP2000224037 A JP 2000224037A JP 11024324 A JP11024324 A JP 11024324A JP 2432499 A JP2432499 A JP 2432499A JP 2000224037 A JP2000224037 A JP 2000224037A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- divider
- frequency divider
- signal
- division ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 周波数シンセサイザ装置の電圧制御発振器の
発振周波数に対してＣ／Ｎを一定にする。 【解決手投】 電圧制御発振器１と、第１分周器２と、
位相比較器３と、ループフィルタ４と、第２分周器５と
で、ＰＬＬシンセサイザ装置を構成する。分周比制御回
路６は、第１分周器２の分周比が時間的に変化し、且つ
分周比の時間平均の値が小数点以下の値を含むように制
御する。電圧制御発振器１で、特定の周波数を発生させ
る場合は、第１分周器２の出力信号の位相を遅延させた
信号を、分周比制御回路６のクロックとする。電圧制御
発振器の周波数によってＣ／Ｎが変化することをなく
し、ロックアップタイムを短縮することができる。
発振周波数に対してＣ／Ｎを一定にする。 【解決手投】 電圧制御発振器１と、第１分周器２と、
位相比較器３と、ループフィルタ４と、第２分周器５と
で、ＰＬＬシンセサイザ装置を構成する。分周比制御回
路６は、第１分周器２の分周比が時間的に変化し、且つ
分周比の時間平均の値が小数点以下の値を含むように制
御する。電圧制御発振器１で、特定の周波数を発生させ
る場合は、第１分周器２の出力信号の位相を遅延させた
信号を、分周比制御回路６のクロックとする。電圧制御
発振器の周波数によってＣ／Ｎが変化することをなく
し、ロックアップタイムを短縮することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、移動無線機等で使
用される周波数シンセサイザ装置に関し、特に、Ｃ／Ｎ
が一定でロックアップタイムが短い周波数シンセサイザ
装置に関する。
用される周波数シンセサイザ装置に関し、特に、Ｃ／Ｎ
が一定でロックアップタイムが短い周波数シンセサイザ
装置に関する。
【０００２】
【従来の技術】周波数シンセサイザ装置は、例えば移動
無線機の場合、基準信号から任意の周波数の搬送波を作
り出すために使用され、高Ｃ／Ｎ特性で、且つ、間欠受
信時の低消費電力化のために高速ロックアップが要望さ
れる。ロックアップタイムの短縮できる周波数シンセサ
イザ装置として、フラクショナルＮ方式と一般に呼ばれ
る周波数シンセサイザ装置がある。
無線機の場合、基準信号から任意の周波数の搬送波を作
り出すために使用され、高Ｃ／Ｎ特性で、且つ、間欠受
信時の低消費電力化のために高速ロックアップが要望さ
れる。ロックアップタイムの短縮できる周波数シンセサ
イザ装置として、フラクショナルＮ方式と一般に呼ばれ
る周波数シンセサイザ装置がある。
【０００３】図７に、上記従来の周波数シンセサイザの
構成図を示す。図７に示す従来の周波数シンセサイザ
は、入力電圧に応じた周波数の信号を発振する電圧制御
発振器（ＶＣＯ）１と、ＶＣＯ１の出力信号を分周する
第１の可変分周器２と、基準信号を分周する第２の可変
分周器５と、可変分周器２の出力信号（ｆdiv）と可変
分周器５の出力信号（ｆref）との位相を比較して位相
差を出力する位相比較器３と、位相比較器３の出力を平
均化するローパスフィルタ（ＬＰＦ）４と、ｆdi vをク
ロックとして分周比が小数点以下を含むように制御する
分周比制御回路６とを備えている。
構成図を示す。図７に示す従来の周波数シンセサイザ
は、入力電圧に応じた周波数の信号を発振する電圧制御
発振器（ＶＣＯ）１と、ＶＣＯ１の出力信号を分周する
第１の可変分周器２と、基準信号を分周する第２の可変
分周器５と、可変分周器２の出力信号（ｆdiv）と可変
分周器５の出力信号（ｆref）との位相を比較して位相
差を出力する位相比較器３と、位相比較器３の出力を平
均化するローパスフィルタ（ＬＰＦ）４と、ｆdi vをク
ロックとして分周比が小数点以下を含むように制御する
分周比制御回路６とを備えている。
【０００４】この種のフラクショナルＮ方式の周波数シ
ンセサイザ装置は、特開平8-8741号公報に記載されてい
るように、第１の分周器２に設定する分周比を、信号ｆ
divに同期して時間的に変化させることで、等価的にそ
の平均の分周比を作り出すことができる。これにより、
ｆvcoの周波数をｆrefの周波数の整数倍にする必要がな
く、ｆvcoにおける所望の周波数間隔と無関係にｆrefの
周波数を高く設定できる。このため、ＬＰＦ４の時定数
を短くしてロックアップタイムを短縮することができ
る。
ンセサイザ装置は、特開平8-8741号公報に記載されてい
るように、第１の分周器２に設定する分周比を、信号ｆ
divに同期して時間的に変化させることで、等価的にそ
の平均の分周比を作り出すことができる。これにより、
ｆvcoの周波数をｆrefの周波数の整数倍にする必要がな
く、ｆvcoにおける所望の周波数間隔と無関係にｆrefの
周波数を高く設定できる。このため、ＬＰＦ４の時定数
を短くしてロックアップタイムを短縮することができ
る。
【０００５】また、図８に位相比較器３の構成図を示
す。位相比較器３は、ｆrefを２分周する２分周器31
と、ｆdivを２分周する２分周器32と、２分周器31と２
分周器32の出力の排他的論理和をとる排他的論理和回路
（ＥＸＯＲ）33とを備えている。
す。位相比較器３は、ｆrefを２分周する２分周器31
と、ｆdivを２分周する２分周器32と、２分周器31と２
分周器32の出力の排他的論理和をとる排他的論理和回路
（ＥＸＯＲ）33とを備えている。
【０００６】図９に、周波数シンセサイザ装置がロック
状態にある時のタイミングチャートを示す。ｆrefは、
周波数基準信号を第２の分周器５で４分周（ここでは説
明を簡単にするため４分周とした）した信号である。分
周比制御回路６から出力される分周比は、ｆdivをクロ
ックとしてｆdivの立ち上がりエッジ毎に変化する。Ｖ
ＣＯ１の出力ｆvcoは、この分周比に応じて第１分周器
２で分周され、ｆdivとして出力される。ｆrefとｆdiv
の位相差に応じた電圧の信号ＰＤoutの平均電圧（図９
中の破線）がＬＰＦ４よりＶＣＯ１に出力され、ＶＣＯ
１の周波数が決定する。
状態にある時のタイミングチャートを示す。ｆrefは、
周波数基準信号を第２の分周器５で４分周（ここでは説
明を簡単にするため４分周とした）した信号である。分
周比制御回路６から出力される分周比は、ｆdivをクロ
ックとしてｆdivの立ち上がりエッジ毎に変化する。Ｖ
ＣＯ１の出力ｆvcoは、この分周比に応じて第１分周器
２で分周され、ｆdivとして出力される。ｆrefとｆdiv
の位相差に応じた電圧の信号ＰＤoutの平均電圧（図９
中の破線）がＬＰＦ４よりＶＣＯ１に出力され、ＶＣＯ
１の周波数が決定する。
【０００７】
【発明が解決しようとする課題】図１０に、図９とは別
の周波数に周波数シンセサイザ装置がロックした時のタ
イミングチャートを示す。ＶＣＯ１の周波数によっては
図１０のように基準信号の立ち上がりエッジとｆdivの
立ち上がりエッジが一致する場合が出てくる。
の周波数に周波数シンセサイザ装置がロックした時のタ
イミングチャートを示す。ＶＣＯ１の周波数によっては
図１０のように基準信号の立ち上がりエッジとｆdivの
立ち上がりエッジが一致する場合が出てくる。
【０００８】ところで、分周比制御回路６は、特開平8-
8741号公報に記載されているように比較的規模の大きい
ディジタル回路であり、一般にクロックに同期して動作
するディジタル回路はクロックの変化点で最大の電力が
消費されるため、このような周波数シンセサイザ装置を
半導体基板上に構成した場合は、クロックに同期して半
導体基板や電源等の電位が変動する。すなわち、図１０
のような状態において基準信号にジッタを発生させる。
これにより、ＶＣＯ１の出力のＣ／Ｎが劣化してしま
う。つまり、ＶＣＯ１の発振周波数によってＣ／Ｎが変
化してしまうことになる。したがって、Ｃ／Ｎが劣化し
ても無線機の規格を満足するようにＬＰＦ１の時定数を
必要以上に大きくせざるを得ず、ロックアップタイムを
十分に短縮できないという問題がある。
8741号公報に記載されているように比較的規模の大きい
ディジタル回路であり、一般にクロックに同期して動作
するディジタル回路はクロックの変化点で最大の電力が
消費されるため、このような周波数シンセサイザ装置を
半導体基板上に構成した場合は、クロックに同期して半
導体基板や電源等の電位が変動する。すなわち、図１０
のような状態において基準信号にジッタを発生させる。
これにより、ＶＣＯ１の出力のＣ／Ｎが劣化してしま
う。つまり、ＶＣＯ１の発振周波数によってＣ／Ｎが変
化してしまうことになる。したがって、Ｃ／Ｎが劣化し
ても無線機の規格を満足するようにＬＰＦ１の時定数を
必要以上に大きくせざるを得ず、ロックアップタイムを
十分に短縮できないという問題がある。
【０００９】また、このような周波数シンセサイザ装置
を移動無線機で使用した場合は、間欠受信時の無線機の
動作時間が長くなるために消費電力が増加し、待ち受け
時間が短くなるという問題がある。
を移動無線機で使用した場合は、間欠受信時の無線機の
動作時間が長くなるために消費電力が増加し、待ち受け
時間が短くなるという問題がある。
【００１０】本発明の目的は、上記従来の問題点を解決
して、周波数シンセサイザ装置のＶＣＯの発振周波数に
対してＣ／Ｎを一定にして、ロックアップタイムを短縮
することである。また、移動無線機の間欠受信時の動作
時間を短縮し待ち受け時間を長くすることを目的とす
る。
して、周波数シンセサイザ装置のＶＣＯの発振周波数に
対してＣ／Ｎを一定にして、ロックアップタイムを短縮
することである。また、移動無線機の間欠受信時の動作
時間を短縮し待ち受け時間を長くすることを目的とす
る。
【００１１】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明では、入力電圧に応じた周波数の信号を発
振する電圧制御発振器と、電圧制御発振器の出力信号を
分周する第１分周器と、周波数基準信号を分周する第２
分周器と、第１分周器及び第２分周器からの出力信号の
位相差をローパスフィルタを介して電圧制御発振器に出
力する位相比較器と、第１分周器の分周比が時間的に変
化し且つ分周比の時間平均の値が小数点以下の値を含む
ように制御する分周比制御回路とを備えた周波数シンセ
サイザ装置において、電圧制御発振器の発振周波数に応
じて第１分周器の出力信号の位相を遅延させて分周比制
御回路のクロック端子に入力する遅延手段を備えた構成
とした。このように構成したことにより、ＶＣＯの周波
数によってＣ／Ｎが変化することがなくロックアップタ
イムを短縮することができる。
めに、本発明では、入力電圧に応じた周波数の信号を発
振する電圧制御発振器と、電圧制御発振器の出力信号を
分周する第１分周器と、周波数基準信号を分周する第２
分周器と、第１分周器及び第２分周器からの出力信号の
位相差をローパスフィルタを介して電圧制御発振器に出
力する位相比較器と、第１分周器の分周比が時間的に変
化し且つ分周比の時間平均の値が小数点以下の値を含む
ように制御する分周比制御回路とを備えた周波数シンセ
サイザ装置において、電圧制御発振器の発振周波数に応
じて第１分周器の出力信号の位相を遅延させて分周比制
御回路のクロック端子に入力する遅延手段を備えた構成
とした。このように構成したことにより、ＶＣＯの周波
数によってＣ／Ｎが変化することがなくロックアップタ
イムを短縮することができる。
【００１２】また、電圧制御発振器の発振周波数に応じ
て第１分周器の出力信号の位相を反転させて分周比制御
回路のクロック端子に入力する反転手段を備えた構成と
した。このように構成したことにより、ＶＣＯの周波数
によってＣ／Ｎが変化することがなくロックアップタイ
ムを短縮することができる。
て第１分周器の出力信号の位相を反転させて分周比制御
回路のクロック端子に入力する反転手段を備えた構成と
した。このように構成したことにより、ＶＣＯの周波数
によってＣ／Ｎが変化することがなくロックアップタイ
ムを短縮することができる。
【００１３】また、第２分周器の出力信号を分周比制御
回路のクロック端子に入力する構成とした。このように
構成したことにより、ＶＣＯの周波数によってＣ／Ｎが
変化することがなくロックアップタイムを短縮すること
ができる。
回路のクロック端子に入力する構成とした。このように
構成したことにより、ＶＣＯの周波数によってＣ／Ｎが
変化することがなくロックアップタイムを短縮すること
ができる。
【００１４】また、この周波数シンセサイザ装置を移動
無線機に備えた構成とした。このように構成したことに
より、移動無線機の待ち受け時間を長くすることができ
る。
無線機に備えた構成とした。このように構成したことに
より、移動無線機の待ち受け時間を長くすることができ
る。
【００１５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力電圧に応じた周波数の信号を発振する電圧制御
発振器と、前記電圧制御発振器の出力信号を分周する第
１分周器と、周波数基準信号を分周する第２分周器と、
前記第１分周器及び前記第２分周器からの出力信号の位
相差をローパスフィルタを介して前記電圧制御発振器に
出力する位相比較器と、前記第１分周器の分周比が時間
的に変化し且つ前記分周比の時間平均の値が小数点以下
の値を含むように制御する分周比制御回路とを備えた周
波数シンセサイザ装置において、前記電圧制御発振器の
発振周波数に応じて前記第１分周器の出力信号の位相を
遅延させて前記分周比制御回路のクロック端子に入力す
る遅延手段を備えた周波数シンセサイザ装置であり、電
圧制御発振器の周波数によってＣ／Ｎが変化することを
なくし、ロックアップタイムを短縮するという作用を有
する。
は、入力電圧に応じた周波数の信号を発振する電圧制御
発振器と、前記電圧制御発振器の出力信号を分周する第
１分周器と、周波数基準信号を分周する第２分周器と、
前記第１分周器及び前記第２分周器からの出力信号の位
相差をローパスフィルタを介して前記電圧制御発振器に
出力する位相比較器と、前記第１分周器の分周比が時間
的に変化し且つ前記分周比の時間平均の値が小数点以下
の値を含むように制御する分周比制御回路とを備えた周
波数シンセサイザ装置において、前記電圧制御発振器の
発振周波数に応じて前記第１分周器の出力信号の位相を
遅延させて前記分周比制御回路のクロック端子に入力す
る遅延手段を備えた周波数シンセサイザ装置であり、電
圧制御発振器の周波数によってＣ／Ｎが変化することを
なくし、ロックアップタイムを短縮するという作用を有
する。
【００１６】本発明の請求項２に記載の発明は、入力電
圧に応じた周波数の信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する第１分周器
と、周波数基準信号を分周する第２分周器と、前記第１
分周器及び前記第２分周器からの出力信号の位相差をロ
ーパスフィルタを介して前記電圧制御発振器に出力する
位相比較器と、前記第１分周器の分周比が時間的に変化
し且つ前記分周比の時間平均の値が小数点以下の値を含
むように制御する分周比制御回路とを備えた周波数シン
セサイザ装置において、前記電圧制御発振器の発振周波
数に応じて前記第１分周器の出力信号の位相を反転させ
て前記分周比制御回路のクロック端子に入力する反転手
段を備えた周波数シンセサイザ装置であり、簡単な回路
の付加で、電圧制御発振器の周波数によってＣ／Ｎが変
化することをなくし、ロックアップタイムを短縮すると
いう作用を有する。
圧に応じた周波数の信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する第１分周器
と、周波数基準信号を分周する第２分周器と、前記第１
分周器及び前記第２分周器からの出力信号の位相差をロ
ーパスフィルタを介して前記電圧制御発振器に出力する
位相比較器と、前記第１分周器の分周比が時間的に変化
し且つ前記分周比の時間平均の値が小数点以下の値を含
むように制御する分周比制御回路とを備えた周波数シン
セサイザ装置において、前記電圧制御発振器の発振周波
数に応じて前記第１分周器の出力信号の位相を反転させ
て前記分周比制御回路のクロック端子に入力する反転手
段を備えた周波数シンセサイザ装置であり、簡単な回路
の付加で、電圧制御発振器の周波数によってＣ／Ｎが変
化することをなくし、ロックアップタイムを短縮すると
いう作用を有する。
【００１７】本発明の請求項３に記載の発明は、入力電
圧に応じた周波数の信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する第１分周器
と、周波数基準信号を分周する第２分周器と、前記第１
分周器及び前記第２分周器からの出力信号の位相差をロ
ーパスフィルタを介して前記電圧制御発振器に出力する
位相比較器と、前記第１分周器の分周比が時間的に変化
し且つ前記分周比の時間平均の値が小数点以下の値を含
むように制御する分周比制御回路とを備えた周波数シン
セサイザ装置において、前記第２分周器の出力信号を前
記分周比制御回路のクロック端子に入力する周波数シン
セサイザ装置であり、外部から制御せずに、電圧制御発
振器の周波数によってＣ／Ｎが変化することをなくし、
ロックアップタイムを短縮するという作用を有する。
圧に応じた周波数の信号を発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する第１分周器
と、周波数基準信号を分周する第２分周器と、前記第１
分周器及び前記第２分周器からの出力信号の位相差をロ
ーパスフィルタを介して前記電圧制御発振器に出力する
位相比較器と、前記第１分周器の分周比が時間的に変化
し且つ前記分周比の時間平均の値が小数点以下の値を含
むように制御する分周比制御回路とを備えた周波数シン
セサイザ装置において、前記第２分周器の出力信号を前
記分周比制御回路のクロック端子に入力する周波数シン
セサイザ装置であり、外部から制御せずに、電圧制御発
振器の周波数によってＣ／Ｎが変化することをなくし、
ロックアップタイムを短縮するという作用を有する。
【００１８】本発明の請求項４に記載の発明は、電圧制
御発振器で、入力電圧に応じた周波数の信号を発振し、
第１分周器で、前記電圧制御発振器の出力信号を分周
し、第２分周器で、周波数基準信号を分周し、位相比較
器で、前記第１分周器及び前記第２分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、遅延手段で、前記電圧制御発振器の発振周波数
に応じて前記第１分周器の出力の信号の位相を遅延させ
て前記分周比制御回路のクロック端子に入力する周波数
生成方法であり、電圧制御発振器の周波数によってＣ／
Ｎが変化することをなくし、ロックアップタイムを短縮
するという作用を有する。
御発振器で、入力電圧に応じた周波数の信号を発振し、
第１分周器で、前記電圧制御発振器の出力信号を分周
し、第２分周器で、周波数基準信号を分周し、位相比較
器で、前記第１分周器及び前記第２分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、遅延手段で、前記電圧制御発振器の発振周波数
に応じて前記第１分周器の出力の信号の位相を遅延させ
て前記分周比制御回路のクロック端子に入力する周波数
生成方法であり、電圧制御発振器の周波数によってＣ／
Ｎが変化することをなくし、ロックアップタイムを短縮
するという作用を有する。
【００１９】本発明の請求項５に記載の発明は、電圧制
御発振器で、入力電圧に応じた周波数の信号を発振し、
第１分周器で、前記電圧制御発振器の出力信号を分周
し、第２分周器で、周波数基準信号を分周し、位相比較
器で、前記第１分周器及び前記第２分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、反転手段で、前記電圧制御発振器の発振周波数
に応じて前記第１分周器の出力の信号の位相を反転させ
て前記分周比制御回路のクロック端子に入力する周波数
生成方法であり、簡単な回路の付加で電圧制御発振器の
周波数によってＣ／Ｎが変化することをなくし、ロック
アップタイムを短縮するという作用を有する。
御発振器で、入力電圧に応じた周波数の信号を発振し、
第１分周器で、前記電圧制御発振器の出力信号を分周
し、第２分周器で、周波数基準信号を分周し、位相比較
器で、前記第１分周器及び前記第２分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、反転手段で、前記電圧制御発振器の発振周波数
に応じて前記第１分周器の出力の信号の位相を反転させ
て前記分周比制御回路のクロック端子に入力する周波数
生成方法であり、簡単な回路の付加で電圧制御発振器の
周波数によってＣ／Ｎが変化することをなくし、ロック
アップタイムを短縮するという作用を有する。
【００２０】本発明の請求項６に記載の発明は、電圧制
御発振器で、入力電圧に応じた周波数の信号を発振し、
第１分周器で、前記電圧制御発振器の出力信号を分周
し、第２分周器で、周波数基準信号を分周し、位相比較
器で、前記第１分周器及び前記第２分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、前記第２分周器の出力の信号を前記分周比制御
回路のクロック端子に入力する周波数生成方法であり、
外部から制御せずに、電圧制御発振器の周波数によって
Ｃ／Ｎが変化することをなくし、ロックアップタイムを
短縮するという作用を有する。
御発振器で、入力電圧に応じた周波数の信号を発振し、
第１分周器で、前記電圧制御発振器の出力信号を分周
し、第２分周器で、周波数基準信号を分周し、位相比較
器で、前記第１分周器及び前記第２分周器からの出力信
号の位相差をローパスフィルタを介して前記電圧制御発
振器に出力し、分周比制御回路で、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する周波数生成方法に
おいて、前記第２分周器の出力の信号を前記分周比制御
回路のクロック端子に入力する周波数生成方法であり、
外部から制御せずに、電圧制御発振器の周波数によって
Ｃ／Ｎが変化することをなくし、ロックアップタイムを
短縮するという作用を有する。
【００２１】本発明の請求項７に記載の発明は、請求項
１〜３記載の周波数シンセサイザ装置を備える移動無線
機であり、間欠受信時の動作時間を短縮し、待ち受け時
間を長くするという作用を有する。
１〜３記載の周波数シンセサイザ装置を備える移動無線
機であり、間欠受信時の動作時間を短縮し、待ち受け時
間を長くするという作用を有する。
【００２２】以下、本発明の実施の形態について、図１
〜図６を参照しながら詳細に説明する。なお、図７に示
す従来技術における部材と同一の部材については、同一
の符号を付すことで詳細な説明は省略する。
〜図６を参照しながら詳細に説明する。なお、図７に示
す従来技術における部材と同一の部材については、同一
の符号を付すことで詳細な説明は省略する。
【００２３】（第１の実施の形態）本発明の第１の実施
の形態は、ＶＣＯの発振周波数に応じて、ＶＣＯ出力を
分周して遅延させた信号を、分周比制御回路のクロック
とする周波数シンセサイザ装置である。
の形態は、ＶＣＯの発振周波数に応じて、ＶＣＯ出力を
分周して遅延させた信号を、分周比制御回路のクロック
とする周波数シンセサイザ装置である。
【００２４】図１は、本発明の第１の実施の形態におけ
る周波数シンセサイザ装置の構成図である。図１におい
て、分周比制御回路６は、分周比が小数点以下を含むよ
うに制御する回路である。遅延回路７は、信号の位相を
遅延させる回路である。セレクタ８は、切換信号に基づ
いて入力信号を選択する回路である。本発明の第１の実
施の形態における周波数シンセサイザ装置は、信号ｆ
divの位相を遅延させる遅延回路７と、遅延回路の出力
信号Ｄｆdivとｆdivを切換信号に基づいて選択し出力す
るセレクタ８とを備えている点で、図７に示した従来例
とは異なっている。
る周波数シンセサイザ装置の構成図である。図１におい
て、分周比制御回路６は、分周比が小数点以下を含むよ
うに制御する回路である。遅延回路７は、信号の位相を
遅延させる回路である。セレクタ８は、切換信号に基づ
いて入力信号を選択する回路である。本発明の第１の実
施の形態における周波数シンセサイザ装置は、信号ｆ
divの位相を遅延させる遅延回路７と、遅延回路の出力
信号Ｄｆdivとｆdivを切換信号に基づいて選択し出力す
るセレクタ８とを備えている点で、図７に示した従来例
とは異なっている。
【００２５】以下、上記のように構成された本発明の第
１の実施の形態における周波数シンセサイザ装置の動作
について説明する。セレクタ８によりｆdivが選択され
ている時は、図７に示した周波数シンセサイザ装置と同
じ動作をする。図１０に示した周波数にロックさせる場
合は、切換信号により、遅延回路の出力信号Ｄｆdivを
分周比制御回路６のクロックとするように制御する。こ
の時のロック後のタイミングチャートを図２に示す。破
線で示したＰＤoutの平均電圧が図１０と同じであり、
ＶＣＯ１の発振周波数が同じであることがわかる。ｆ
divを遅延回路７で遅らさせた信号Ｄｆdivを分周比制御
回路６のクロックとして使うことにより、基準信号の立
ち上がりエッジと分周比制御回路６のクロックの立ち上
がりエッジが重ならなくなる。
１の実施の形態における周波数シンセサイザ装置の動作
について説明する。セレクタ８によりｆdivが選択され
ている時は、図７に示した周波数シンセサイザ装置と同
じ動作をする。図１０に示した周波数にロックさせる場
合は、切換信号により、遅延回路の出力信号Ｄｆdivを
分周比制御回路６のクロックとするように制御する。こ
の時のロック後のタイミングチャートを図２に示す。破
線で示したＰＤoutの平均電圧が図１０と同じであり、
ＶＣＯ１の発振周波数が同じであることがわかる。ｆ
divを遅延回路７で遅らさせた信号Ｄｆdivを分周比制御
回路６のクロックとして使うことにより、基準信号の立
ち上がりエッジと分周比制御回路６のクロックの立ち上
がりエッジが重ならなくなる。
【００２６】この周波数シンセサイザ装置をＩＣ化する
場合には、ＶＣＯ１の発振周波数を設定するための分周
比設定データに１ビット付加し、ｆdivが基準信号の立
ち上がりエッジと重なるようなＶＣＯ１の発振周波数に
ロックさせる場合は、前述の１ビットを使って制御すれ
ばよい。
場合には、ＶＣＯ１の発振周波数を設定するための分周
比設定データに１ビット付加し、ｆdivが基準信号の立
ち上がりエッジと重なるようなＶＣＯ１の発振周波数に
ロックさせる場合は、前述の１ビットを使って制御すれ
ばよい。
【００２７】なお、ここでは説明を簡単にするために、
第２分周器の分周比を４としているが、別の値でも同様
に実施可能である。また、立ち上がりエッジで動作する
ように説明しているが、立ち下がりエッジでも同様に実
施可能である。
第２分周器の分周比を４としているが、別の値でも同様
に実施可能である。また、立ち上がりエッジで動作する
ように説明しているが、立ち下がりエッジでも同様に実
施可能である。
【００２８】上記のように、本発明の第１の実施の形態
では、周波数シンセサイザ装置を、電圧制御発振器の発
振周波数に応じて、第１分周器の出力の信号の位相を遅
延させ分周比制御回路のクロック端子に出力する遅延手
段を備えた構成としたので、分周比制御回路の動作によ
る基準信号のジッタ発生を回避でき、Ｃ／Ｎの劣化を招
かない。これにより、ＬＰＦ４の時定数を大きくする必
要が無くなり、ロックアップタイムを短縮することがで
きる。
では、周波数シンセサイザ装置を、電圧制御発振器の発
振周波数に応じて、第１分周器の出力の信号の位相を遅
延させ分周比制御回路のクロック端子に出力する遅延手
段を備えた構成としたので、分周比制御回路の動作によ
る基準信号のジッタ発生を回避でき、Ｃ／Ｎの劣化を招
かない。これにより、ＬＰＦ４の時定数を大きくする必
要が無くなり、ロックアップタイムを短縮することがで
きる。
【００２９】また、このような周波数シンセサイザ装置
を移動無線機で使用した場合は、間欠受信時の無線機の
動作時間を短くできるので間欠受信時の平均消費電力が
少なくなり待ち受け時間を長くすることができる。
を移動無線機で使用した場合は、間欠受信時の無線機の
動作時間を短くできるので間欠受信時の平均消費電力が
少なくなり待ち受け時間を長くすることができる。
【００３０】（第２の実施の形態）本発明の第２の実施
の形態は、ＶＣＯの発振周波数に応じて、ＶＣＯ出力を
分周して位相反転させた信号を、分周比制御回路のクロ
ックとする周波数シンセサイザ装置である。
の形態は、ＶＣＯの発振周波数に応じて、ＶＣＯ出力を
分周して位相反転させた信号を、分周比制御回路のクロ
ックとする周波数シンセサイザ装置である。
【００３１】図３は、本発明の第２の実施の形態におけ
る周波数シンセサイザ装置の構成図である。図３におい
て、分周比制御回路６は、分周比が小数点以下を含むよ
うに制御する回路である。セレクタ８は、切換信号に基
づいて入力信号を選択する回路である。インバータ９
は、入力信号の位相を反転させる回路である。本発明の
第２の実施の形態における周波数シンセサイザ装置は、
信号ｆdivの位相を反転させるインバータ９を備えてい
る点で、第１の実施の形態とは異なっている。
る周波数シンセサイザ装置の構成図である。図３におい
て、分周比制御回路６は、分周比が小数点以下を含むよ
うに制御する回路である。セレクタ８は、切換信号に基
づいて入力信号を選択する回路である。インバータ９
は、入力信号の位相を反転させる回路である。本発明の
第２の実施の形態における周波数シンセサイザ装置は、
信号ｆdivの位相を反転させるインバータ９を備えてい
る点で、第１の実施の形態とは異なっている。
【００３２】以下、上記のように構成された本発明の第
２の実施の形態における周波数シンセサイザ装置の動作
について説明する。セレクタ８によりｆdivが選択され
ている時は、図７に示した周波数シンセサイザ装置と同
じ動作をする。図１０に示した周波数にロックさせる場
合は、切換信号により、インバータの出力信号Ｂｆdi v
を分周比制御回路６のクロックとするように制御する。
この時のロック後のタイミングチャートを図４に示す。
破線で示したＰＤoutの平均電圧が図１０と同じであ
り、ＶＣＯ１の発振周波数が同じであることがわかる。
ｆdivをインバータ９で反転した信号Ｂｆdivを分周比制
御回路６のクロックとして使うことにより、基準信号の
立ち上がりエッジと分周比制御回路６のクロックの立ち
上がりエッジが重ならなくなる。
２の実施の形態における周波数シンセサイザ装置の動作
について説明する。セレクタ８によりｆdivが選択され
ている時は、図７に示した周波数シンセサイザ装置と同
じ動作をする。図１０に示した周波数にロックさせる場
合は、切換信号により、インバータの出力信号Ｂｆdi v
を分周比制御回路６のクロックとするように制御する。
この時のロック後のタイミングチャートを図４に示す。
破線で示したＰＤoutの平均電圧が図１０と同じであ
り、ＶＣＯ１の発振周波数が同じであることがわかる。
ｆdivをインバータ９で反転した信号Ｂｆdivを分周比制
御回路６のクロックとして使うことにより、基準信号の
立ち上がりエッジと分周比制御回路６のクロックの立ち
上がりエッジが重ならなくなる。
【００３３】この周波数シンセサイザ装置をＩＣ化する
場合には、ＶＣＯ１の発振周波数を設定するための分周
比設定データに１ビット付加し、ｆdivが基準信号の立
ち上がりエッジと重なるようなＶＣＯ１の発振周波数に
ロックさせる場合は、前述の１ビットを使って制御すれ
ばよい。
場合には、ＶＣＯ１の発振周波数を設定するための分周
比設定データに１ビット付加し、ｆdivが基準信号の立
ち上がりエッジと重なるようなＶＣＯ１の発振周波数に
ロックさせる場合は、前述の１ビットを使って制御すれ
ばよい。
【００３４】なお、説明を簡単にするために、第２分周
器の分周比を４としたが、別の値でも同様に実施可能で
ある。また、立ち上がりエッジで動作するように説明し
たが、立ち下がりエッジでも同様に実施可能である。
器の分周比を４としたが、別の値でも同様に実施可能で
ある。また、立ち上がりエッジで動作するように説明し
たが、立ち下がりエッジでも同様に実施可能である。
【００３５】上記のように、本発明の第２の実施の形態
では、周波散シンセサイザ装置を、電圧制御発振器の発
振周波数に応じて、第１分周器の出力の信号の位相を反
転させ分周比制御回路のクロック端子に出力する反転手
段を備えた構成としたので、分周比制御回路の動作によ
る基準信号のジッタ発生を回避でき、Ｃ／Ｎの劣化を招
かない。これにより、ＬＰＦ４の時定数を大きくする必
要が無くなり、ロックアップタイムを短縮することがで
きる。
では、周波散シンセサイザ装置を、電圧制御発振器の発
振周波数に応じて、第１分周器の出力の信号の位相を反
転させ分周比制御回路のクロック端子に出力する反転手
段を備えた構成としたので、分周比制御回路の動作によ
る基準信号のジッタ発生を回避でき、Ｃ／Ｎの劣化を招
かない。これにより、ＬＰＦ４の時定数を大きくする必
要が無くなり、ロックアップタイムを短縮することがで
きる。
【００３６】また、ｆdivと分周比制御回路クロックと
の位相をずらすのにインバータ１段だけで良く、遅延回
路を用いる場合よりも構成が簡単になる。このような周
波数シンセサイザ装置を移動無線機で使用した場合は、
間欠受信時の無線機の動作時間を短くできるので間欠受
信時の平均消費電力が少なくなり待ち受け時間を長くす
ることができる。
の位相をずらすのにインバータ１段だけで良く、遅延回
路を用いる場合よりも構成が簡単になる。このような周
波数シンセサイザ装置を移動無線機で使用した場合は、
間欠受信時の無線機の動作時間を短くできるので間欠受
信時の平均消費電力が少なくなり待ち受け時間を長くす
ることができる。
【００３７】（第３の実施の形態）本発明の第３の実施
の形態は、基準信号を分周した信号を分周比制御回路の
クロックとする周波数シンセサイザ装置である。
の形態は、基準信号を分周した信号を分周比制御回路の
クロックとする周波数シンセサイザ装置である。
【００３８】図５は、本発明の第３の実施の形態におけ
る周波数シンセサイザ装置の構成図である。図５におい
て、分周比制御回路６は、分周比が小数点以下を含むよ
うに制御する回路である。本発明の第３の実施の形態に
おける周波数シンセサイザ装置は、信号ｆrefを分周比
制御回路６のクロックとしているところが、第１の実施
の形態とは異なっている。
る周波数シンセサイザ装置の構成図である。図５におい
て、分周比制御回路６は、分周比が小数点以下を含むよ
うに制御する回路である。本発明の第３の実施の形態に
おける周波数シンセサイザ装置は、信号ｆrefを分周比
制御回路６のクロックとしているところが、第１の実施
の形態とは異なっている。
【００３９】以下、上記のように構成された本発明の第
３の実施の形態における周波数シンセサイザ装置の動作
について説明する。ロック後のタイミングチャートを、
図６に示す。破線で示したＰＤoutの平均電圧が図１０
と同じであり、ＶＣＯ１の発振周波数が同じであること
がわかる。図６では、図面を分かりやすくするため、各
構成要素の入出力信号の動作遅延を考慮した図になって
いないが、実際には第２分周器５の遅延があるので、基
準信号の立ち上がりエッジと、分周比制御回路６のクロ
ックであるｆrefの立ち上がりエッジは一致せず、その
位相関係はＶＣＯ１の発振周波数が変わっても変化しな
い。すなわち、分周比制御回路６の動作によって基準信
号にジッタを発生させることはない。
３の実施の形態における周波数シンセサイザ装置の動作
について説明する。ロック後のタイミングチャートを、
図６に示す。破線で示したＰＤoutの平均電圧が図１０
と同じであり、ＶＣＯ１の発振周波数が同じであること
がわかる。図６では、図面を分かりやすくするため、各
構成要素の入出力信号の動作遅延を考慮した図になって
いないが、実際には第２分周器５の遅延があるので、基
準信号の立ち上がりエッジと、分周比制御回路６のクロ
ックであるｆrefの立ち上がりエッジは一致せず、その
位相関係はＶＣＯ１の発振周波数が変わっても変化しな
い。すなわち、分周比制御回路６の動作によって基準信
号にジッタを発生させることはない。
【００４０】なお、説明を簡単にするために、第２分周
器の分周比を４としたが、別の値でも同様に実施可能で
ある。また、立ち上がりエッジで動作するように説明し
たが、立ち下がりエッジでも同様に実施可能である。
器の分周比を４としたが、別の値でも同様に実施可能で
ある。また、立ち上がりエッジで動作するように説明し
たが、立ち下がりエッジでも同様に実施可能である。
【００４１】上記のように、本発明の第３の実施の形態
では、周波数シンセサイザ装置を、第２分周器の出力の
信号を分周比制御回路のクロック端子に入力する構成と
したので、基準信号と分周比制御回路のクロックとの位
相関係がＶＣＯ１の発振周波数によらず常に一定である
ため、Ｃ／ＮがＶＣＯ１の発振周波数によって変化する
ことは無い。これにより、ＬＰＦ４の時定数を大きくす
る必要が無くなり、ロックアップタイムを短縮すること
ができる。
では、周波数シンセサイザ装置を、第２分周器の出力の
信号を分周比制御回路のクロック端子に入力する構成と
したので、基準信号と分周比制御回路のクロックとの位
相関係がＶＣＯ１の発振周波数によらず常に一定である
ため、Ｃ／ＮがＶＣＯ１の発振周波数によって変化する
ことは無い。これにより、ＬＰＦ４の時定数を大きくす
る必要が無くなり、ロックアップタイムを短縮すること
ができる。
【００４２】また、第１、２の実施の形態に比べて構成
が簡単であり、切換信号の制御の必要も無い。このよう
な周波数シンセサイザ装置を移動無線機で使用した場合
は、間欠受信時の無線機の動作時間を短くできるので、
間欠受信時の平均消費電力が少なくなり、待ち受け時間
を長くすることができる。
が簡単であり、切換信号の制御の必要も無い。このよう
な周波数シンセサイザ装置を移動無線機で使用した場合
は、間欠受信時の無線機の動作時間を短くできるので、
間欠受信時の平均消費電力が少なくなり、待ち受け時間
を長くすることができる。
【００４３】
【発明の効果】以上の説明から明らかなように、本発明
では、入力電圧に応じた周波数の信号を発振する電圧制
御発振器と、電圧制御発振器の出力信号の周波数を分周
する第１分周器と、基準信号のの周波数を分周する第２
分周器と、第１分周器及び第２分周器からの出力信号の
位相差をローパスフィルタを介して電圧制御発振器に出
力する位相比較器と、第１分周器の分周比が時間的に変
化し且つその時間平均の値が小数点以下の値を含むよう
に制御する分周比制御回路とを備えた周波数シンセサイ
ザ装置において、電圧制御発振器の発振周波数に応じ
て、第１分周器の出力の信号の位相を遅延させ分周比制
御回路のクロック端子に出力する遅延手段を備えた構成
としたので、ＶＣＯの周波数によってＣ／Ｎが変化する
ことがなく、ロックアップタイムを短縮することができ
るという効果が得られる。
では、入力電圧に応じた周波数の信号を発振する電圧制
御発振器と、電圧制御発振器の出力信号の周波数を分周
する第１分周器と、基準信号のの周波数を分周する第２
分周器と、第１分周器及び第２分周器からの出力信号の
位相差をローパスフィルタを介して電圧制御発振器に出
力する位相比較器と、第１分周器の分周比が時間的に変
化し且つその時間平均の値が小数点以下の値を含むよう
に制御する分周比制御回路とを備えた周波数シンセサイ
ザ装置において、電圧制御発振器の発振周波数に応じ
て、第１分周器の出力の信号の位相を遅延させ分周比制
御回路のクロック端子に出力する遅延手段を備えた構成
としたので、ＶＣＯの周波数によってＣ／Ｎが変化する
ことがなく、ロックアップタイムを短縮することができ
るという効果が得られる。
【００４４】また、電圧制御発振器の発振周波数に応じ
て、第１分周器の出力の信号の位相を反転させ分周比制
御回路のクロック端子に出力する反転手段を備えた構成
としたので、ＶＣＯの周波数によってＣ／Ｎが変化する
ことがなく、ロックアップタイムを短縮することができ
るという効果が得られる。
て、第１分周器の出力の信号の位相を反転させ分周比制
御回路のクロック端子に出力する反転手段を備えた構成
としたので、ＶＣＯの周波数によってＣ／Ｎが変化する
ことがなく、ロックアップタイムを短縮することができ
るという効果が得られる。
【００４５】また、第２分周器の出力の信号を分周比制
御回路のクロック端子に入力する構成としたので、ＶＣ
Ｏの周波数によってＣ／Ｎが変化することがなく、ロッ
クアップタイムを短縮することができるという効果が得
られる。
御回路のクロック端子に入力する構成としたので、ＶＣ
Ｏの周波数によってＣ／Ｎが変化することがなく、ロッ
クアップタイムを短縮することができるという効果が得
られる。
【００４６】また、この周波数シンセサイザ装置を移動
無線機に備えたので、移動無線機の待ち受け時間を長く
できるという効果が得られる。
無線機に備えたので、移動無線機の待ち受け時間を長く
できるという効果が得られる。
【図１】本発明の第１の実施の形態における周波数シン
セサイザ装置の構成図、
セサイザ装置の構成図、
【図２】本発明の第１の実施の形態における周波数シン
セサイザ装置の動作を示すタイミングチャート、
セサイザ装置の動作を示すタイミングチャート、
【図３】本発明の第２の実施の形態における周波数シン
セサイザ装置の構成図、
セサイザ装置の構成図、
【図４】本発明の第２の実施の形態における周波数シン
セサイザ装置の動作を示すタイミングチャート、
セサイザ装置の動作を示すタイミングチャート、
【図５】本発明の第３の実施の形態における周波数シン
セサイザ装置の構成図、
セサイザ装置の構成図、
【図６】本発明の第３の実施の形態における周波数シン
セサイザ装置の動作を示すタイミングチャート、
セサイザ装置の動作を示すタイミングチャート、
【図７】従来の周波数シンセサイザ装置の構成図、
【図８】従来の位相比較器の構成図、
【図９】従来の周波数シンセサイザ装置の動作を示すタ
イミングチャート、
イミングチャート、
【図１０】従来の周波数シンセサイザ装置の動作を示す
別のタイミングチャートである。
別のタイミングチャートである。
１ 電圧制御発振器 ２ 第１分周器 ３ 位相比較器 ４ ループフィルタ ５ 第２分周器 ６ 分周比制御回路 ７ 遅延回路 ８ セレクタ ９ インバータ 31 ２分周器 32 ２分周器 33 排他的論理和回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１月１７日（２０００．１．１
７）
７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (7)
- 【請求項１】 入力電圧に応じた周波数の信号を発振す
る電圧制御発振器と、前記電圧制御発振器の出力信号を
分周する第１分周器と、周波数基準信号を分周する第２
分周器と、前記第１分周器及び前記第２分周器からの出
力信号の位相差をローパスフィルタを介して前記電圧制
御発振器に出力する位相比較器と、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する分周比制御回路と
を備えた周波数シンセサイザ装置において、前記電圧制
御発振器の発振周波数に応じて前記第１分周器の出力信
号の位相を遅延させて前記分周比制御回路のクロック端
子に入力する遅延手段を備えたことを特徴とする周波数
シンセサイザ装置。 - 【請求項２】 入力電圧に応じた周波数の信号を発振す
る電圧制御発振器と、前記電圧制御発振器の出力信号を
分周する第１分周器と、周波数基準信号を分周する第２
分周器と、前記第１分周器及び前記第２分周器からの出
力信号の位相差をローパスフィルタを介して前記電圧制
御発振器に出力する位相比較器と、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する分周比制御回路と
を備えた周波数シンセサイザ装置において、前記電圧制
御発振器の発振周波数に応じて前記第１分周器の出力信
号の位相を反転させて前記分周比制御回路のクロック端
子に入力する反転手段を備えたことを特徴とする周波数
シンセサイザ装置。 - 【請求項３】 入力電圧に応じた周波数の信号を発振す
る電圧制御発振器と、前記電圧制御発振器の出力信号を
分周する第１分周器と、周波数基準信号を分周する第２
分周器と、前記第１分周器及び前記第２分周器からの出
力信号の位相差をローパスフィルタを介して前記電圧制
御発振器に出力する位相比較器と、前記第１分周器の分
周比が時間的に変化し且つ前記分周比の時間平均の値が
小数点以下の値を含むように制御する分周比制御回路と
を備えた周波数シンセサイザ装置において、前記第２分
周器の出力信号を前記分周比制御回路のクロック端子に
入力することを特徴とする周波数シンセサイザ装置。 - 【請求項４】 電圧制御発振器で、入力電圧に応じた周
波数の信号を発振し、第１分周器で、前記電圧制御発振
器の出力信号を分周し、第２分周器で、周波数基準信号
を分周し、位相比較器で、前記第１分周器及び前記第２
分周器からの出力信号の位相差をローパスフィルタを介
して前記電圧制御発振器に出力し、分周比制御回路で、
前記第１分周器の分周比が時間的に変化し且つ前記分周
比の時間平均の値が小数点以下の値を含むように制御す
る周波数生成方法において、遅延手段で、前記電圧制御
発振器の発振周波数に応じて前記第１分周器の出力の信
号の位相を遅延させて前記分周比制御回路のクロック端
子に入力することを特徴とする周波数生成方法。 - 【請求項５】 電圧制御発振器で、入力電圧に応じた周
波数の信号を発振し、第１分周器で、前記電圧制御発振
器の出力信号を分周し、第２分周器で、周波数基準信号
を分周し、位相比較器で、前記第１分周器及び前記第２
分周器からの出力信号の位相差をローパスフィルタを介
して前記電圧制御発振器に出力し、分周比制御回路で、
前記第１分周器の分周比が時間的に変化し且つ前記分周
比の時間平均の値が小数点以下の値を含むように制御す
る周波数生成方法において、反転手段で、前記電圧制御
発振器の発振周波数に応じて前記第１分周器の出力の信
号の位相を反転させて前記分周比制御回路のクロック端
子に入力することを特徴とする周波数生成方法。 - 【請求項６】 電圧制御発振器で、入力電圧に応じた周
波数の信号を発振し、第１分周器で、前記電圧制御発振
器の出力信号を分周し、第２分周器で、周波数基準信号
を分周し、位相比較器で、前記第１分周器及び前記第２
分周器からの出力信号の位相差をローパスフィルタを介
して前記電圧制御発振器に出力し、分周比制御回路で、
前記第１分周器の分周比が時間的に変化し且つ前記分周
比の時間平均の値が小数点以下の値を含むように制御す
る周波数生成方法において、前記第２分周器の出力の信
号を前記分周比制御回路のクロック端子に入力すること
を特徴とする周波数生成方法。 - 【請求項７】 請求項１〜３記載の周波数シンセサイザ
装置を備えることを特徴とする移動無線機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02432499A JP3267945B2 (ja) | 1999-02-01 | 1999-02-01 | 周波数シンセサイザ装置と周波数生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02432499A JP3267945B2 (ja) | 1999-02-01 | 1999-02-01 | 周波数シンセサイザ装置と周波数生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000224037A true JP2000224037A (ja) | 2000-08-11 |
| JP3267945B2 JP3267945B2 (ja) | 2002-03-25 |
Family
ID=12135011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02432499A Expired - Fee Related JP3267945B2 (ja) | 1999-02-01 | 1999-02-01 | 周波数シンセサイザ装置と周波数生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3267945B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540762A (ja) * | 2006-06-14 | 2009-11-19 | ビシェイ インターテクノロジー， インコーポレイテッド | パルス整形およびプログラマブル周波数シンセサイザを備えたｓａｗデバイスを利用するｒｆモデム |
-
1999
- 1999-02-01 JP JP02432499A patent/JP3267945B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540762A (ja) * | 2006-06-14 | 2009-11-19 | ビシェイ インターテクノロジー， インコーポレイテッド | パルス整形およびプログラマブル周波数シンセサイザを備えたｓａｗデバイスを利用するｒｆモデム |
| JP2013059073A (ja) * | 2006-06-14 | 2013-03-28 | Vishay Intertechnology Inc | パルス整形およびプログラマブル周波数シンセサイザを備えたｓａｗデバイスを利用するｒｆモデム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3267945B2 (ja) | 2002-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795323B2 (ja) | 位相差検出回路 | |
| US9503109B2 (en) | Apparatus and methods for synchronizing phase-locked loops | |
| US6842054B2 (en) | Frequency divider with reduced jitter and apparatus based thereon | |
| WO2014171086A1 (ja) | Ｐｌｌ回路、キャリブレーション方法及び無線通信装置 | |
| US9577646B1 (en) | Fractional phase locked loop (PLL) architecture | |
| US8248104B2 (en) | Phase comparator and phase-locked loop | |
| US20090079506A1 (en) | Phase-locked loop and method with frequency calibration | |
| EP1246369B1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| JP2006191372A (ja) | デュアルループｐｌｌおよび逓倍クロック発生装置 | |
| JP2001127632A (ja) | 周波数シンセサイザ及び発振周波数制御方法 | |
| US7298790B2 (en) | Low frequency self-calibration of a PLL with multiphase clocks | |
| US5892405A (en) | PLL synthesizer apparatus | |
| JP2001127631A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| US11817863B2 (en) | Fractional-n sub-sampling phase locked loop using phase rotator | |
| US6628153B2 (en) | PLL circuit and frequency division method reducing spurious noise | |
| US6181758B1 (en) | Phase-locked loop with small phase error | |
| JP3267945B2 (ja) | 周波数シンセサイザ装置と周波数生成方法 | |
| US10560053B2 (en) | Digital fractional frequency divider | |
| US8502574B2 (en) | Device and method for generating a signal of parametrizable frequency | |
| US6094100A (en) | PLL synthesizer apparatus | |
| JP2000286704A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| US11923860B2 (en) | PLL circuit | |
| JPH07154246A (ja) | 位相同期ループおよび動作方法 | |
| JPH10126263A (ja) | 周波数シンセサイザ装置 | |
| JPH09261019A (ja) | 同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |