DE4294754C1

DE4294754C1 - Vielfach-Akkumulator-N-Fraktionalsynthese mit Reihenrekombination

Info

Publication number: DE4294754C1
Application number: DE4294754A
Authority: DE
Inventors: Alexander W Hietala
Original assignee: Motorola Inc
Current assignee: Motorola Mobility LLC
Priority date: 1992-02-18
Filing date: 1992-12-23
Publication date: 1995-11-09
Anticipated expiration: 2012-12-24
Also published as: JPH06507057A; ITRM930074A0; IT1261765B; SE9303395L; BR9205908A; GB2273008A; RU2153223C2; JP3109100B2; SE9303395D0; CA2107771C; WO1993016523A1; MX9300877A; GB2273008B; CN1075579A; KR970004439B1; SE515879C2; ITRM930074A1; FR2687522B1; US5166642A; GB9320716D0

Description

Diese Erfindung betrifft allgemein Frequenzsynthesizer und insbeson dere einen N-Fraktional-Frequenzsynthesizer, der eine Vielzahl von Akkumulatoren in einer verriegelten Anordnung mit Reihenrekombination einsetzt. Die verriegelte Anordnung arbeitet synchron und ermöglicht dem System unter höheren Frequenzen als ein einfaches "Wellen" ("Ripple")-System zu arbeiten, wodurch die Störwellensignale ver ringert werden.

Eine phasenverriegelte Schleifen-Frequenzsynthese (Phase-Locked Loop- PLL) ist eine ausreichend bekannte Technik zur Erzeugung eines von vielen zueinander in Beziehung stehenden Signalen von einem spannungs gesteuerten Oszillator (Voltage Controlled Oszillator - VCO). In einem Einschleifen-PLL wird ein Ausgangssignal von dem VCO mit einem pro grammierbaren Frequenzteiler verbunden. Der programmierbare Frequenz teiler teilt durch eine ausgewählte ganze Zahl, wodurch ein frequenz geteiltes Signal zu einem Phasendetektor hin gebildet wird. Der Pha sendetektor vergleicht das frequenzgeteilte Signal mit einem Referenz signal von einem anderen Oszillator mit fester Frequenz. Irgendeine Differenz in der Phase zwischen dem frequenzgeteilten Signal und dem Referenzsignal wird von dem Phasendetektor ausgegeben, über ein Schleifenfilter gekoppelt und zu dem VCO zugeführt. Das Phasendiffe renzsignal bewirkt, daß sich das Ausgangssignal von dem VCO in der Frequenz derart ändert, daß der Phasenfehler zwischen dem frequenzge teilten Signal und dem Referenzsignal minimiert wird. Da der pro grammierbare Teiler nur durch ganze Zahlen teilt, wird die Ausgangs frequenzschrittgröße dahingehend erstellt, daß sie gleich der Refe renzsignalfrequenz ist. Mit dem Einschleifen-PLL muß ein kon struktionsmäßiger Kompromiß zwischen den konkurrierenden Erfordernis sen der Schleifenverriegelungszeit, der Schrittgröße, der Rauscheigen schaften und der Störsignalerzeugung getroffen werden.

Um die Grenzen des Einschleifen-PLL zu umgehen, sind programmierbare Frequenzteiler entwickelt worden, die für eine Teilung durch nicht ganzzahlige Werte geeignet sind. Ausgangsfrequenzschrittgrößen, die Bruchteile der Referenzsignalfrequenz sind, werden erhalten, während eine hohe Referenzfrequenz und eine breite Schleifenbandbreite beibe halten wird. Eine Diskussion der N-Fraktionalsynthese kann in dem US-Patent Nr. 4,816,774 vorgefunden werden. Wie darin beschrieben ist, werden zwei Akkumulatoren eingesetzt, um die Eigenschaften einer Fraktionalsynthese zu simulieren. Die Simulation schaltet zwischen unterschiedlichen ganzzahligen Werten der Teiler ohne die damit ver bundenen Störsignale um, die durch solches Umschalten erzeugt werden. Die zwei Akkumulatortechniken arbeiten dahingehend, unerwünschte Stör signale durch Aufhebungs- und Schleifenfilterunterdrückung zu ver ringern.

Die Referenzsignalfrequenz für den N-Fraktional-Frequenzsynthesizer wird deshalb durch die Schrittgröße der VCO-Ausgangsfrequenz gebildet, die durch den Nenner des programmierbaren Teilerdivisors multipliziert wird. Die N-Fraktionalsynthese ermöglicht die Verwendung einer Refe renzfrequenz, die sehr viel höher als der momentane Kanalabstand ist, und ermöglicht Anordnungen, die weitere Bandbreiten aufgrund der Ver ringerung der Niedrigfrequenzstörsignalausgänge verwenden. Größere Bandbreiten ermöglichen schnelle Verriegelungszeiten und die Möglich keit der Breitbandmodulation, die auf den Referenzeingang oder das Fraktionalteilungsschema angewandt werden.

Leider ist das System nicht perfekt und erzeugt einige Störsignale, die bei einer Frequenz gleich dem Kanalabstand ausgegeben werden. Die erforderliche Signalausgangsreinheit ist besser als das Nichtfraktio nalsystem, allerdings kann es selbst nicht für einige Hochqualitäts systeme ausreichend sein.

Um die Effekte dieses Störausgangs zu minimieren, sind Vielfachakkumu lator-N-Fraktionalsynthesesysteme entwickelt worden. Diese Systeme dehnen die Störsignale auf Frequenzen aus, deren Filterung billig und einfach ist. Durch Verwendung von Systemen mit mehr als zwei Akkumula toren kann dieser Vorteil drastisch erhöht werden.

Einige der vorhandenen Vielfachakkumulatorsysteme erfordern von den Akkumulatoren, daß sie die Daten "Rippeln" (wellenförmig gestalten). Genauer gesagt müssen die Daten bei jedem Taktimpuls in dem gesamten digitalen Netzwerk arbeiten. Dies führt zu einer relativ niederen Grenze der oberen Betriebsfrequenz für ein Vielfachakkumulatorsystem aufgrund von Ausbreitungsverzögerungen in dem digitalen Schaltkreis, der für den Aufbau des Systems verwendet wird. Schließlich behalten einige derzeitige Vielfach-Akkumulatorsysteme noch einen verbleibenden Rauschanteil bei, der Störwellenrauschsignale verursachen kann. Diese Störwellenrauschsignale müssen für einen geeigneten Betrieb vieler Systeme minimiert werden.

Aus der US-PS 5 070 310 ist ein Vielfach-Akkumulator eines N- Fraktional-Synthesizers zur Verwendung in einem digitalen Funk gerät bekannt. Das Teilverhältnis eines Frequenzteilers wird über die Zeit durch Summation der digitalen Übertragsequenzen des Akkumulators variiert, wodurch Frequenzinkremente gleich einem Bruchteil einer Referenzfrequenz erhalten werden. Die Ak kumulatoren sind verriegelt, so daß beim Auftreten eines Taktimpulses Daten durch jeden Akkumulator während dieses Taktimpulses gleichzeitig übertragen werden, so daß die Verzögerung des Systems gleich derjenigen eines Akkumulators ist. Die Übertragsignale jedes Akkumulators werden über Verzögerungsglieder in einer Anzahl von einem weniger als die Anzahl der Akkumulatoren einem Addierer zugeführt und dort so addiert, daß die Übertragsignale der Akkumulatoren höherer Ordnung zusammen eine Summe von Null ergeben, um nicht die gewünschte Einstellung des ersten Akkumulators zu verändern.

Aus der US-PS 50 38 117 ist ein N-Fraktional-Frequenzsynthesi zer bekannt mit einem Frequenzteiler, welcher einen ganzzahli gen Teilungsfaktor erhält, der periodisch verändert wird. Eine Anzahl von Modulatorschaltungen, die in Kaskade angeordnet sind, stellen ein Modulationssignal bereit, welches in der Summe Null ist und den Wert des Teilungsfaktors des Frequenzteilers so verändert, daß die Netto-Änderung des Teilungsfaktors aufgrund des Modulationssignals in der Gesamtheit Null ist. Die Modulatoren bestehen aus einem einfachen Integrator, einem Summierglied und einem Differenzierglied.

Aufgabe der vorliegenden Erfindung ist es, einen N-Fraktional- Synthesizer bereit zustellen, der einfach aufgebaut ist und mit einer hohen Frequenz betreibbar ist.

Diese Aufgabe wird erfindungsgemäß von einem Frequenzsynthesi zer mit den Merkmalen des Anspruchs 1 gelöst.

Bevorzugte Ausführungsformen der Erfindung sind Gegenstand meh rerer Unteransprüche.

Fig. 1 zeigt ein Blockschaltbild eines variablen Frequenzsynthesizers.

Fig. 2 zeigt ein allgemeines Blockschaltbild eines Akkumulatornetz werks in einem N-Fraktional-Synthesizers (mit Reihenrekombination) gemäß der vorliegenden Erfindung.

Fig. 3 zeigt eine Darstellung eines verriegelten Akkumulatornetzwerks gemäß der vorliegenden Erfindung.

Fig. 4 zeigt eine Darstellung eines doppelt-verzögerten, verriegelten Akkumulatornetzwerks gemäß der vorliegenden Erfindung.

Fig. 5 zeigt eine Darstellung eines doppelt-verzögerten, verriegelten Akkumulatornetzwerks gemäß der vorliegenden Erfindung.

Fig. 6 zeigt eine Darstellung eines einzeln-verzögerten, verriegelten Akkumulatornetzwerks gemäß der vorliegenden Erfindung.

Fig. 7 zeigt eine Darstellung eines doppelt-verzögerten, verriegelten Akkumulatornetzwerks mit einer residualen Fehlerkorrektur gemäß der vorliegenden Erfindung.

Fig. 8 zeigt eine Darstellung eines einzeln-verzögerten, verriegelten Akkumulatornetzwerks, das in einer alternativen Form gemäß der vorlie genden Erfindung dargestellt ist.

Fig. 9 zeigt ein Blockschaltbild eines Funk-Sendeempfängers, der die vorliegende Erfindung einsetzen kann.

Fig. 10 zeigt eine Darstellung eines typischen, verriegelten Akkumula tors der bei der vorliegenden Erfindung verwendet wird.

Fig. 11 zeigt eine Darstellung von Kurven, die die Frequenz gegenüber der Dämpfung jedes Anteils der Systemübertragungsfunktion gemäß der vorliegenden Erfindung zeigen.

Allgemein schließt die bevorzugte Ausführungsform die Verwendung eines Synthesizers in einem Funksendeempfänger ein. Der Synthesizer ist vom N-Fraktionaltyp. Der Synthesizer verwendet eine Vielzahl verriegelter Akkumulatoren innerhalb eines Akkumulator-Netzwerks, um Mehrfachinte grale eines Eingangssignals durchzuführen. Die Ausgänge der Akkumula toren sind in Reihe miteinander kombiniert, um ein Datenausgangssignal zu bilden, das als ein variabler Divisor innerhalb des Synthesizers verwendet wird.

Ein Basisblockschaltbild eines Funktelefons 901, das einen Funksende empfänger umfaßt, das die vorliegende Erfindung einsetzen kann, ist in Fig. 9 gezeigt. Ein solches Funktelefon 901 Ist vorzugsweise ein di gitales Funktelefon, das für die Verwendung in einem digitalen Funkte lefonsystem geeignet ist. Der Ausgang des Synthesizers 903 wird durch den Empfänger 905 und den Sender 907 verwendet, um jeweils einen loka len Oszillator und ein Sendesignal zu bilden. Übergeordnete Steuer funktionen des Sendeempfängers 900, wie beispielsweise eine Kanali sierung einer Betriebsfrequenz, wird durch eine Steuerlogik 909 gebil det und wird dem ersten Akkumulator eines Synthesizers vom N-Fraktio naltyp, der innerhalb eines Synthesizers 903 enthalten ist, eingegeben.

Fig. 1 zeigt ein allgemeines Blockschaltbild eines Synthesizers mit variabler Frequenz vom N-Fraktionaltyp. Der variable Oszillator oder VCO 113 bildet ein erwünschtes Ausgangsfrequenzsignal 119 und führt den Eingang zu einem variablen, digitalen Frequenzteilerschalt kreis 111 zu. Das Ausgangssignal 125 des variablen Frequenzteiler schaltkreises wird in einen Phasenkomparator 109 eingegeben. Ein zwei ter Eingang des Phasenkomparators 109 Ist das Referenzsoszillatorsig nal 115. Das Phasenkomparatorausgangssignal 121 wird in den Steuerein gang des VCO 113 geführt, so daß der VCO 113 sein Ausgangsfrequenz signal 119 geteilt durch das digitale Teilungsverhältnis, N, des Fre quenzteilerschaltkreises 111 gleich der Frequenz des Referenzoszilla tors 107 einstellen wird.

In der bevorzugten Ausführungsform wird das Teilungsverhältnis, N, des Frequenzteilerschaltkreises 111 mit einer periodischen Folge derart variiert, daß das Ausgangsfrequenzsignal 119 des VCO 113 in Frequenz schritten gleich eines Bruchteils der Frequenz des Referenzoszillators 107 eingestellt werden kann. Diese periodische Folge wird durch ein Vielfach-Akkummulatornetzwerk 101 erzeugt und durch das Dateneingangs signal 103 gesteuert.

Eine verriegelte Akkumulatorkonfiguration, wie sie in Fig. 10 dargestellt ist, wird in sämtlichen der Akkumulatornetzwerke eingesetzt. Hier ist das Datenausgangssignal 1001 jedes Akkumula tors der verriegelte Ausgang von dem herkömmlichen Verriegelungs schaltkreis 1003. Eine Kaskade solcher Akkumulatoren wird eine ein zelne Additionsschaltungsverzögerung mit jedem Taktzyklus des Takt signals 1005 haben. Diese Anordnung führt dazu, daß jede Akkumulator übertragsequenz von dem Addierer 1007 um einen Taktzyklus von der Ausgangssequenz des Akkumulators der nächst niederen Ordnung ver zögert wird. Es kann festgestellt werden, daß andere gleichwertig aus reichende Ausführungsformen verriegelte Akkumulatoren einsetzen kön nen, die das Trägerausgangssignal 1011 und das Datenausgangssignal 1001 verriegeln.

Fig. 2 zeigt eine Darstellung eines Typs eines Akkumulatornetzwerks, das in dem vorliegenden System eingesetzt wird. Dieses Netzwerk ver wendet eine Vielzahl verriegelter Akkumulatoren und eine Reihenrekom bination, die einen einfachen Aufbau und DC-Frequenzverschiebungen ermöglicht, die direkt zu dem Datenausgang DO (DO - Data Output) 229 hinzugefügt werden.

Das Frequenzverschiebungseingangssignal oder der Dateneingang DI (DI Data Input) 215 wird von dem Frequenzauswahlschaltkreis, der in nerhalb der Steuerlogik 909 der Fig. 9 enthalten ist, eingegeben und wird zu dem ersten Akkumulator 201 in Fig. 2 zugeführt. Der erste Ak kumulator 201 erzeugt Ausgangssignale 217, 235, die das Integral des Dateneingangssignals 215 darstellen. Das Datenausgangssignal 217 wird in den zweiten Akkumulator 203 eingegeben. Das Übertragssignal 235 wird direkt zu dem Differenzierer 213 hinzugefügt, was zu einem Datenausgangssignal 229 führt. Das Übertragssignal 235 ermöglicht, daß DC-Phasenverschiebungen direkt zu dem Datenausgangssignal 229 vor bei geführt werden. Das Datenausgangssignal 219 des zweiten Akkumula tors 203 wird in den dritten Akkumulator 205 eingegeben, in ähnlicher Weise wird das Datenausgangssignal 221 des dritten Akkumulators 205 in den vierten Akkumulator 207 eingegeben.

Das Übertragssignal 223 des vierten Akkumulators 207 wird diffe renziert und mit dem Übertragssignal 231 von dem dritten Akkumu lator 205 kombiniert, was zu dem Signal 225 führt. Das Signal 225 wird in einen zweiten Differenzierer 211 eingegeben, wobei dieses resul tierende Signal mit dem zweiten Übertragssignal 233 von dem zwei ten Akkumulator 203 kombiniert wird. Das resultierende Signal 227 wird in den dritten Differenzierer 213 eingegeben.

Die Darstellung der Fig. 2 wird als gattungsgemäße Beschreibung der N-Fraktionalsynthese mit Reihenrekombination verwendet, wobei spe zielle Anwendungen dieses allgemeinen Verfahrens in den nachfolgenden Fig. 3, 4, 5, 6, 7 und 8 dargestellt sind. Fig. 2, wie sie ohne verriegelte Ausgangssignale oder digitalen Verzögerungen dargestellt ist, wird sehr stark deren praktische Verwendung einschränken.

Fig. 3 zeigt eine Anwendung der N-Fraktionalsynthese mit Reihenrekom bination, die in Fig. 2 dargestellt ist. Die Anwendung umfaßt Signal verzögerungen und verriegelte Akkumulatoren. Sie stellt eine wichtige Ausführung der Erfindung dar derart, daß die Daten, die von einem Ak kumulator dem nächsten Akkumulator übergeben werden, nur während eines Taktzyklus auftreten. Die Daten gehen niemals von einem ersten Akkumu lator zu einem dritten Akkumulator während eines Taktzyklus über, wo durch das Problem des "Rippling" (Wellenbildung) durch sämtliche Akku mulatoren während eines Taktimpulses vermieden wird. Die verriegelten Akkumulatoren halten das Netzwerk 101 synchronisiert. Der "Ripple"- Effekt ist die Akkumulation von Verzögerungen, die dem Aufbau des Schaltkreises, der zur Durchführung des Aufbaus verwendet wird, anhaf tet. Ripple-Akumulatoren begrenzen die Anzahl der Akkumulatoren, die in einem gegebenen Akkumulatornetzwerk möglich sind, das mit einer festen Taktfrequenz arbeitet und die digitalen Verzögerungen des Schaltkreises bildet. Mit einem synchronisierten System besitzt jede Funktion eine feste Verzögerung einer Taktperiode. Das synchronisierte System verriegelt die Daten bei jeder Funktion, so daß die Daten durch eine Funktion während jeder Taktperiode verzögert werden. Auf diese Weise kann ein System mit vielen Akkumulatoren so schnell wie ein Sys tem mit nur einem Akkumulator betrieben werden.

In dem Netzwerk, wie es in Fig. 3 dargestellt ist, würde die Gesamt systemverzögerung gleich drei Taktzyklen plus der kumulativen Verzö gerung der drei Addierer 309, 311, 313 aufgrund der inneren digitalen Verzögerungen sein. Die kumulative Verzögerung der drei Addierer 309, 311, 313 ist in den Anwendungen der Fig. 5 und 6 aufgrund der Addition der festen Verzögerungen zwischen den Addierern nicht vorhan den. In der bevorzugten Ausführungsform wird das Taktsignal von dem Ausgangssignal 125 des Teilernetzwerks 111 erzeugt, alternativ könnte das Taktsignal von dem Ausgang des Referenzoszillators 107 erzeugt werden.

Es ist anzumerken, daß in der bevorzugten Ausführungsform verriegelte Akkumulatoren in den Ausführungen verwendet werden, da das System di gital ist. Allerdings könnte ein analoges, äquivalentes System gemäß der vorliegenden Erfindung entwickelt werden, das analoge Integratoren umfassen würde.

Der erste Akkumulator 301 führt eine digitale Integration des Daten eingangssignals 333 aus. Das Ausgangssignal 335 wird bei dem ersten Auftreten eines Taktsignals verriegelt. Der zweite Akkumulator 303 führt eine digitale Integration der Inhalte des ersten verriegelten Akkumulators 301 aus, wodurch in effektiver Weise eine Doppelintegra tion des Dateneingangs 333 gebildet wird. Bei dem zweiten Auftreten des Taktsignals wird der Ausgang des zweiten Akkumulators 303 verrie gelt. Ein dritter Akkumulator 305 führt eine digitale Integration der Inhalte auf dem verriegelten Ausgang des zweiten Akkumulators 303 aus, wodurch effektiv eine Dreifachintegration des Dateneingangs 333 durch geführt wird. Der vierte verriegelte Akkumulator 307 führt eine digi tale Integration der Inhalte des verriegelten Akkumulatorausgangs des dritten Akkumulators 305 aus, wodurch effektiv ein Vierfachintegral der Eingangsdaten 333 gebildet wird.

Das Übertragssignal 351 des ersten Akkumulators 301 stellt dar, daß die Ausgangsfrequenz (FO) des VCO 113 einen Phasenfehler von 360 Grad relativ zu der Frequenz des Signalausgangs von dem Oszillator 107 erlitten hat. Um dies zu korrigieren, wird das Datenausgangssignal 229 um eine ganze Zahl für das nächste Taktintervall erhöht und der in terne Inhalt des ersten Akkumulators 303 wird durch seine eigene Kapa zität verringert. Diese Maßnahme entfernt effektiv einen Zyklus von der Frequenz des Phasenkomparatoreingangssignals 125, was demzufolge zu einer Phasenkorrektur von 360 Grad auf dem VCO-Ausgangssignal (FO) 119 führt.

Die Ableitungen 209, 211 und 213 der Fig. 2 sind in Fig. 3 durch die Kombination eines digitalen Verzögerers und eines Addierers, wie bei spielsweise 315 und 309, dargestellt. Eine Ableitung wird digital durch Halten einer vorherigen Abtastung des Signals und durch Sub traktion dieses von einem vorhandenen Wert des Signals ausgeführt. Der Addierer 309 funktioniert auch so, um den Übertrag des dritten verriegelten Akkumulators 347 mit dem Ausgang der Ableitung des vier ten verriegelten Akkumulators zu kombinieren. Das resultierende Signal 343 wird durch zwei nachfolgende Ableitungsvorgänge geführt.

Die Digitalverzögerer ermöglichen, daß die Übertragssignale re kombiniert werden, damit sie in dem richtigen Taktzyklus synchroni siert werden. Das Übertragssignal 351 wird für drei aufeinander folgende Taktzyklen verzögert, bevor es den Addierer 313 erreicht. Das Übertragssignal des zweiten verriegelten Akkumulators 349 wird um zwei Taktzyklen verzögert, bevor es den Addierer 311 erreicht. Das Übertragssignal, das die eine Taktzyklusverzögerung von dem ers ten verriegelten Akkumulator 301 umfaßt, erreicht den Addierer 311 in dem dritten Taktzyklus. Der Übertrag des dritten verriegelten Akkumulators 347 wird um einen Taktzyklus von seiner Bildung an verzö gert, bevor er zu dem Addierer 309 addiert wird. Diese eine Verzöge rung tritt nach zwei Verzögerungen von dem ersten und dem zweiten ver riegelten Akkumulator auf, wodurch sie den Addierer in dem dritten Taktzyklus erreicht. So besitzt das variable Divisorsignal 229 eine Taktzyklusverzögerung von drei plus den "Ripple"-Effekt von dem Aus gang des verriegelten Akkumulators 307 und den drei Addierern 309, 311, 313. Dieses synchronisierte System ermöglicht einen Betrieb unter einer viel schnelleren Taktgeschwindigkeit, demzufolge einer viel schnelleren Varianz der periodischen Folge, die das Datenein gangssignal 333 verwendet. Eine Rekombination der Übertragssignale der Akkumulatoren in Reihe verringert die Zahl der Diffe renzierer, die in dem Akkumulatornetzwerk benötigt werden. Es ist an zumerken, daß zusätzliche, festgelegte Verzögerer neben solchen, die in Fig. 4 dargestellt sind, zu dem System hinzugefügt werden können, ohne daß damit Probleme verbunden sind, allerdings würden diese zu sätzlichen Verzögerer keine effektiven Vorteile dem Akkumulatorsystem hinzufügen.

Fig. 4 zeigt ein Blockschaltbild einer N-Fraktionalsynthese mit ver riegelten Akkumulatoren und Reihenrekombinationen. Diese Anwendung des Synthesizer-Akkumulatornetzwerks ist ähnlich derjenigen der Fig. 3 mit der Ausnahme der hinzugefügten Verzögerer 423, 429, 437, die zu den Übertragssignalen 455, 457, 459 der ersten drei verriegelten Akkumula toren hinzugefügt sind. Diese zusätzlichen Verzögerungselemente sind zu den Akkumulatoren der unteren Ordnung hinzugefügt, um eine Gesamt durchgangsantwort auf die Eingangsdaten zu erhalten und um einen ver bleibenden Rauschkorrekturteil zu erhalten. Dieser verbleibende Rauschanteil kann leicht in digitaler Form für eine DIA-Handlung und eine Anwendung mit dem Schleifenfilter zurückgeformt werden. Ein Bei spiel für einen verbleibenden Fehlerkorrekturschaltkreis ist in Fig. 7 dargestellt.

Fig. 7 zeigt ein Blockschaltbild eines Vier-Akkumulatorsystems, und zwar ein solches, wie dasjenige, das in Fig. 4 dargestellt ist, in dem die internen Inhalte des verriegelten Akkumulators 407 der höchsten Ordnung und der verriegelte Akkumulator 405 der zweithöchsten Ordnung bei der Subtraktion des verbleibenden Geräuschanteils an dem Schlei fenfilter 711 verwendet werden. Die internen Inhalte des verriegelten Akkumulators 405 werden einmal durch das Verzögerungselement 725 ver zögert und dann von den internen Inhalten des verriegelten Akkumulators 407 der höchsten Ordnung in der herkömmlichen Additionsfunktion 723 abgezogen. Dies führt zu einem Anteil entsprechend Z^-1Q4 an dem Aus gang des Addierers 723. Hierbei ist Q4 der Quantisierungsrauschanteil. Ein Verzögerungselement 721 und ein Addierer 719 bilden ein digitales Ableitungsnetzwerk. Der Ausgang des Addierers 719 wird -Z^-1(1-Z^-1)Q4 sein. Ein Verzögerungselement 717 und der Addierer 715 bilden ein zweites digitales Ableitungsnetzwerk. Der Ausgang des Addierers 715 wird -Z^-1(1-Z^-1)²Q4 sein. Ein herkömmlicher Digi tal/Analog-Handler 713 wandelt dann dieses Ausgangssignal 735 In eine analoge Form und skaliert die Amplitude. Das analoge Ausgangssignal 733 wird in den Schleifenfilter über einen Kondensator 729 eingegeben.

Der Kondensator 729 wird als ein analoges Ableitungsnetzwerk verwen det, um den Spannungsausgang des D/A-Wandlers 713 in eine Spannung zu wandeln, die für eine Zuführung zu dem Schleifenfilter 711 geeignet ist, in dem die Phasenkomparatoransteuerung eine Stromquelle ist. (Der Strom durch einen Kondensator ist das Zeitdifferential der Spannung.) Der Korrekturanteil 733 besitzt eine zusätzliche Verzögerung ver glichen mit dem Datenausgangssignal 453. Diese Verzögerung wird durch Addition einer Verzögerung 707 zu dem Datenausgangspfad zu dem variab len Frequenzteiler 703 hin kompensiert. Demzufolge ist die Datenfolge an dem Eingang des variablen Frequenzteilers 703:

DO = z^-5DI+z^-1(1-z^-1)⁴Q4

wobei DO das Datenausgangssignal ist (DO - Data Out)
DI das Dateneingangssignal ist (DI - Data In).
z^-x x-Taktperiodenverzögerungen in dem z-Transformationsbereich
sind.

Da der Phasendetektor 705 eine Phase und nicht eine Frequenz ver gleicht, wird das Signal effektiv beim Hindurchführen durch den Pha sendetektor 705 integriert. Demzufolge kann der Phasenanteil des Pha sendetektorausgangs in dem Z-Transformationsbereich wie folgt darge stellt werden:

Φ_corr = K_Φ[DIz^-5/(1-z^-1)+Q4z^-1(1-z^-1)³)

wobei K_Φ die Phasendetektorwandlungsverstärkung ist. Der Phasenkor rekturanteil, der durch den D/A-Wandler 713 und den Kondensator 729 erzeugt wird, kann in dem Z-Transformationsbereich wie folgt darge stellt werden:

Φ_corr = -A_D/ACQ⁴z^-1(1-z^-1)³

wobei A_D/A eine D/A-Wandlerverstärkung ist und C die Kapazität des Kondensators 729 ist. Falls der Wert des Kondensators 729 gleich der Phasendetektorverstärkung geteilt durch die D/A-Wandlungsverstärkung gewählt wird, wird eine Beseitigung irgendwelcher verbleibender Rauschanteile erhalten. Die zusätzlichen Verzögerungselemente 423, 429, 437 werden den Übertragssignalen der ersten drei Akkumu latoren 401, 403, 405 hinzugefügt, damit der Datenausgangsfolgeräuschan teil nur von dem vierten Akkumulator 407 abhängt. Dies ermöglicht, daß die Rauschfolge leicht für die Verwendung in einem D/A-Wandler wieder gewonnen werden kann, der eine Fehlerkorrektur an dem Schleifenfilter eingang bildet. Ohne diese Verzögerungselemente würde der Ausgangs rauschanteil Faktoren von sämtlichen Akkumulatoren enthalten. Es würde schwierig werden, eine Korrekturwellenform von diesem Typ eines Aus gangs abzuleiten. Es ist anzumerken, daß der Kondensator 729 durch eine andere Form einer Ableitung ersetzt werden kann. Beispielsweise können ein gesonderter Digitalverzögerer und ein Addierer vor den D/A-Wandler angeordnet werden, wie beispielsweise solche, die an dem Ausgang der Reihenrekombinationen, nämlich dem digitalen Verzögerer 717 und dem Addierer 715, verwendet werden. Zur Aufhebung der Verstär kungen muß die Verstärkung des D/A-Wandlers 713 gleich der Verstärkung des Phasendetektors 105 sein.

Fig. 5 zeigt eine alternative Ausführung des Korrektur- und Syn these-Akkumulatornetzwerks, das in Fig. 4 dargestellt ist. Hier sind zusätzliche Verzögerer 523, 521 an den Ausgängen der Addierer 509, 511 jeweils hinzugefügt. Der Zweck der zusätzlichen Verzögerer ist es, den "Ripple"-Effekt, der durch die digitalen Verzögerer innerhalb der Folge der Addierer verursacht wird, zu entfernen. Da, wie zuvor dis kutiert ist, der Ausgang des vierten verriegelten Akkumulators 507 in den Addierer 509 ohne die Digitalverzögerer 523 und 521 eingegeben wird, wird dort ein "Ripple"-Effekt an dem variablen Divisorsignal 557 vorhanden sein. Durch Addierung der Verzögerer eliminieren wir den "Ripple"-Effekt. Während des fünften Taktzyklus werden die Daten von dem Addierer 509 zu dem Addierer 511 übergeben. Während des sechsten Taktzyklus werden die Daten von dem Addierer 511 zu dem Addierer 513 übergehen. Dadurch wird nur eine digitale Verzögerung während jedes Taktzyklus vorgefunden. Diese Modifikation ermöglicht einen schnel leren Taktzyklus.

Fig. 6 zeigt eine alternative Ausführungsform, die zusätzliche Verzö gerer zwischen den Addierern aufweist, allerdings nur minimale Verzö gerungen an den Ausgängen der ersten drei verriegelten Akkumulatoren. Die Ausführungsform, die in Fig. 6 dargestellt ist, ist ähnlich der Ausführungsform der Fig. 3 mit der Hinzufügung einer synchronen Rei henrekombination.

In der bevorzugten Ausführungsform wird die Modulationsinformation dem Mehrfach-Akkumulatordigitalnetzwerk 400 des N-Fraktionalsynthesizers zugeführt. Die Modulationsinformation ist das 16-kleinste signifi kante Bit einer 24 Bitzahl, die mit dem Dateneingang 439 verbunden ist. Da ein Sendeempfänger, der die vorliegende Erfindung einsetzt, effektiv in einem GSM Pan European Digital Radiotelephone System ver wendet werden kann, werden schnelle Frequenzänderungen, Modulationen und niedrige Stör- und Geräuschpegel mit einem N-Fraktionalsynthesizer realisiert. Zur Modulation setzt der N-Fraktionalsynthesizer eine Suchtabelle ein, um den Datenfluß zu konvertieren, der in Frequenzver schiebungen (Frequenz-Offsets) für den N-Fraktionalsynthesizer zu übertragen ist. Die Schleifenteilung des Synthesizers wird ent sprechend dem Eingangsdatenfluß eingestellt, um der unmittelbaren Fre quenzverchiebung zu folgen, die für das GMSK modulierte Signal erfor derlich ist. Dies kann an der Verschiebungsfrequenz oder unmittelbar an der Hauptfrequenz vorliegen.

Die verriegelte Akkumulator-N-Fraktionalsynthesizeranordnung wird mit großen Akkumulatoren betrieben, um Störsignale zu eliminieren, um eine D/A-Korrektur zu bilden, um diskrete Störsignale zu reduzieren und um eine direkte digitale Modulation zu dem PLL hin zu bilden. In dem GSM-System beträgt die Datenrate 270,83333 kb mit einem BT-Produkt von 0,3. Hierbei ist T eine Bitperiode gleich 1270,8333 kHz; und B ist die Basisband-Bandbreite des Gauß-Filters, die dazu verwendet wird, die Basisbanddaten zu formen. Dies führt zu einer Basisband-Bandbreite von etwa 81 kHz, die mit einer geringen Verzerrung durch den PLL als Modu lation hindurchgeführt werden muß.

Die momentane Frequenz versetzt Komponenten des GMSK-Signalbereichs von 10 Hz bis etwa 70 kHz. Dieser Bereich bestimmt die Länge der Akkumu latoren, wie sie nötig sein werden, um Schritte kleiner als 10 Hz in der bevorzugten Ausführungsform des GSM-Systems zu synthetisieren. Eine Referenzfrequenz von 26 MHz erfordert einen Akkumulator von min destens 22 Bits, wir wählen 24 Bits zur Einfachheit im Hinblick auf eine Verwendung kommerziell erhältlicher Teile. Offensichtlich sind die erforderlichen, augenblicklichen Frequenzverschiebungen aufgrund der Modulation ausreichend unterhalb des Cut-Off des Schleifenfilters. Deshalb dämpft die Frequenzsynthesizerschleife nicht irgendeine der fundamentalen Frequenzkanalisierungs-Störsignale aufgrund der Modu lation. Allerdings kann mit einem Vielfachakkumulatorsystem dieses Problem überwunden werden.

Eine Gesamtübertragungsfunktion für das System wurde vorher wie folgt definiert:

DO = z^-5DI+z^-1(1-z^-1)⁴Q4

Dieser Ausdruck kann zurück zu dem Frequenzgebiet durch die Substi tution von e^j ^π ^v = z konvertiert werden. Dies führt zu dem nachfol genden Ausdruck für DO. (Beachte, daß dies ein Anteil für Anteil- Größenausdruck ist.)

DO = DI+(2-2cosπv)²Q4

In dem vorstehenden Ausdruck bezeichnet v die Frequenz, die zu der Faltungsfrequenz normalisiert ist. Die Faltungsfrequenz ist gleich einer Hälfte der Rate, mit der die Akkumulatortakte arbeiten.

Die Kurve der Frequenz gegenüber der Dämpfung, wie sie in Fig. 11 dar gestellt ist, zeigt den Ausgang jedes Anteils dieses Ausdrucks. Bemer ke, daß DI ohne eine Verzerrung zu dem DO hindurchgeführt wird und jeder der Quantisierungsrauschanteile (Q) hochpaßgefiltert wird.

Es ist möglich und als bevorzugt anzusehen, die Fraktionierung so zu erhöhen, daß alle Störausgänge zu sehr niedrigen Frequenzen hin ge schoben werden. Die kombinierten Effekte der Verwendung vieler Akkumu latoren bei einer hohen Taktgeschwindigkeitsrate führen zu einer großen Dämpfung des Quantisierungsrauschens des Fraktionalverfahrens. Demzufolge verringert wirksam ein großer Nenner effektiv die Frequenz der Störsignale derart, daß sie ausreichend unterhalb der 3 db-Kante des digitalen Hochpaßfilters fallen, das durch die Mehrfachakkumula torstruktur gebildet wird. Die Verwendung vieler Akkumulatoren erhöht die Steigung der Hochpaßfilterungswirkung, wodurch die Betriebsrate die Kantenfrequenz des Hochpaßfilters in der Frequenz nach oben be wegt.

Allgemein erzeugt das Akkumulatornetzwerk 101 ein zeitveränderliches Teilungsverhältnis, N. Unter Vorgabe eines N-Fraktionalsystems einer N-ten Ordnung können die Akkumulatoren verriegelt werden, was zu einem synchroner System führt, bei dem die Daten keiner Wellenbildung (Ripple-Bildung) durch mehr als einen Akkumulator während eines Takt zyklus bedürfen. In einem einzelnen Verzögerungssystem wird der erste oder der Akkumulatorausgang der untersten Ordnung zu dem variablen Schleifenteiler hin um N-1 Takteinheiten verzögert, der Akkumulator des nächst niedrigeren Niveaus oder der zweite Akkumulator wird um N-2 verzögert usw., bis der vorletzte Akkumulator um eine Takteinheit ver zögert wird und der letzte oder der Akkumulator mit dem höchsten Ni veau nicht verzögert wird. In einem Doppelverzögerungssystem wird eine zusätzliche Verzögerungseinheit zu dem Ausgang sämtlicher Akkumula toren mit Ausnahme des letzten oder des Akkumulators mit dem höchsten Niveau hinzuaddiert.

Aufgrund der synchronen Art des Systems ist es möglich, bei höheren Frequenzen zu arbeiten und demzufolge wird ermöglicht, daß die PLL-Bandbreite größer wird. Dies ermöglicht schnellere Verriegelungs zeiten und eine Breitenband-Digitalmodulation durch den Fraktionaltei ler während eine ausgezeichnete und vorhersagbare Störeigenschaft bei beihalten wird. Eine digitale Darstellung des verbleibenden Fehlers wird in einer Form erhalten, die für eine Verwendung in einem Digi tal/Analog-Handlerschema verwendet werden kann. Der analoge Ausgang dieser Handlung wird dem Phasendetektorausgang zugeführt, um irgendein verbleibendes Geräusch zu entfernen.

Die Serienrekombination innerhalb des verriegelten Akkumulatornetz werks 101 ermöglicht für DC-Phasenkorrekturen, daß sie direkt zu dem Datenausgangssignal zugeführt werden. Zusätzlich verringert die Rei henrekombination die Zahl der Komponenten, die in den Rekombinations maßnahmen notwendig sind, und zwar verglichen mit Pascal-Dreieick-Sys temen (Pascal Triangle System) und ähnliche.

Fig. 8 zeigt eine Darstellung einer Anwendung des N-Fraktional-Akkumu latornetzwerks, wie es in Fig. 3 dargestellt ist. Das Layout des Netzwerks in der Darstellung wild zur Vereinfachung der Beschreibung verwendet. Beispielsweise enthält das Akkumulatornetzwerk 849 von Ak kumulator 833, die Verriegelungseinheit 841, die digitalen Verzöge rer 825, 827, die Kombiniereinheit 809 und den Differenzierer 813. Diese können auf das Blockschaltbild der Fig. 3 übertragen werden. Zusätz liche Akkumulatornetzwerke können über jedes Akkumulatornetzwerk 849 hinaus hinzugefügt werden, um ein Akkumulatornetzwerk einer N-ten Ord nung zu bilden. Mit der Zahl von Verzögerern in einem Minimal-Verzö gerungssystem zwischen dem ersten Akkumulator 831 und dem Addierer 807 gleich N-1 und den ersten Akkumulatornetzwerk N-1, dem zweiten Akkumu latornetzwerk N-2 und dem Dritten, das N-3 besitzt, usw., treten keine Verzögerungen auf, wie dies in Fig. 8 dargestellt ist. In einem Dop pel-Verzögerungssystem würde jedes Akkumulatornetzwerk einen zusätz lichen Verzögerer besitzen, mit Ausnahme des letzten oder des Akkumu latornetzwerks der höchsten Ordnung.

Claims

1. Einstellbarer Frequenzsynthesizer, der eine Mehrzahl von verriegelten Akkumulatornetzwerken (401-407) umfaßt, die in Reihen rekombiniert sind und eine digitale Zahl (439) empfan gen, die dazu verwendet wird, einen einstellbaren Divisor (703) zu bilden, wobei die Frequenz des Ausgangssignals eines ein stellbaren Frequenzoszillators (701) durch Dividieren der Aus gangssignalfrequenz in einem Teiler (703) mit einem veränderli chen Divisor gesteuert wird, wodurch ein Zwischensignal gebil det wird, wobei die Phase des Zwischensignals mit einem Refe renzsignal (709) verglichen und ein erstes Fehlersignal erzeugt wird, das für eine zwischen den Signalen bestehende Phasendif ferenz kennzeichnend ist, wobei das erste Fehlersignal mit einem Steuersignal des veränderlichen Frequenzoszillators (701) verbunden ist, und der einstellbare Frequenzsynthesizer fol gende Merkmale aufweist:
einen ersten Akkumulator (401) zur Erzeugung eines ersten verriegelten Ausgangssignals (441) und eines ersten Übertragsignals (459), das eine ganze Zahl der digitalen Zahl ist;
einen zweiten Akkumulator (403) zur Erzeugung eines zweiten verriegelten Ausgangssignals (443) und eines zweiten Übertrag signals (457), das eine ganze Zahl des ersten verriegelten Aus gangssignals (441) ist;
einen dritten Akkumulator (405) zur Erzeugung eines dritten verriegelten Ausgangssignals (445) und eines dritten Übertrag signals (455), das eine ganze Zahl des zweiten verriegelten Ausgangssignals (443) ist;
eine Einrichtung zur Erzeugung eines fünften Ausgangssignals (451) mit:
einer Einrichtung zur Differenzierung (411, 417) des dritten Übertragsignals (455), wodurch ein viertes Signal gebildet wird;
einer Einrichtung zur Kombinierung (411) des vierten Signals und des zweiten Übertragsignals (457), wodurch das fünfte Aus gangssignal (451) gebildet wird;
einer Einrichtung zur Erzeugung des veränderlichen Divisor signals (453) mit:
einer Einrichtung zur Differenzierung (413, 419) des fünften Ausgangssignals (451), wodurch ein sechstes Signal gebildet wird, und
einer Einrichtung zur Kombinierung (413) des sechsten Signals und des ersten Übertragsignals (459), wodurch das veränderliche Divisorsignal (453) gebildet wird; und
einer Einrichtung zur Verbindung (707) des veränderlichen Divi sorsignals (453) mit dem Teiler (703).

2. Frequenzsynthesizer nach Anspruch 1, wobei die Einrichtung zur Erzeugung des veränderlichen Divisorsignals (453) weiterhin eine Einrichtung (431, 433, 435, 437) zur Verzögerung des ersten Übertragsignal (459) für eine erste, vorgegebene Zeitdauer besitzt und die Einrichtung zur Erzeugung des fünften Ausgangssignals (451) weiterhin eine Einrichtung (425, 427, 429) zur Verzögerung des zweiten Übertragsignals (457) für eine zweite vorgegebene Zeitdauer besitzt.

3. Frequenzsynthesizer nach Anspruch 1, der weiterhin minde stens einen zusätzlichen Akkumulator (407) zur Erzeugung eines verriegelten Ausgangssignals und eines Übertragsignals umfaßt, welches ein Integral eines Eingangssignals (401) ist und wei terhin eine entsprechende Einrichtung zur Erzeugung eines Aus gangssignals (413) aufweist, das eine Kombination der Ableitung eines Ausgangssignals und eines verriegelten Ausgangssignals ist.

4. Frequenzsynthesizer nach Anspruch 1 oder 2, der weiterhin eine Einrichtung zur Verringerung des verbleibenden Fehlers des einstellbaren Frequenzsynthesizers umfaßt.

5. Frequenzsynthesizer nach Anspruch 4, wobei die Einrichtung zur Reduzierung des Fehlers folgende Merkmale aufweist:
eine Einrichtung zur Kombinierung des dritten verriegelten Aus gangssignals (445) und des zweiten verriegelten Ausgangssignals (457), wodurch ein verbleibendes Fehlerkorrektursignals (723) erzeugt wird; und
eine Einrichtung zur Einkopplung (729) des verbleibenden Fehlerkorrektursignals in einen Schleifenfilter.

6. Frequenzsynthesizer nach einem der Ansprüche 1 bis 5, wobei die eine Einrichtung zur Erzeugung des fünften Ausgangssignals (451) weiterhin eine Einrichtung (419) zur Verzögerung des fünften Ausgangssignals und eine Einrichtung (437) zur Verzöge rung des ersten Übertragsignals (459) für eine dritte vorgege bene Zeitdauer umfaßt.

7. Frequenzsynthesizer nach einem der Ansprüche 1 bis 5, wobei die digitale Zahl (439) über die Zeit in Abhängigkeit eines In formationssignals variiert wird, um ein erwünschtes, fortlau fendes Umhüllungsmodulationsformat zu bilden.

8. Funktelefon mit einem Frequenzsynthesizer nach wenigstens einem der Ansprüche 1 bis 7, weiterhin umfassend einen Funk empfänger (905), einen Funksender (907) und eine Steuereinheit (909), wobei der Synthesizer eine lokale Schwingungsfrequenz für den Empfänger und ein Sendesignal für den Sender bereit stellt.