DE69420216T2

DE69420216T2 - Phasenregelschwingschaltung

Info

Publication number: DE69420216T2
Application number: DE69420216T
Authority: DE
Inventors: Atsuki Taniguchi; Chiyoko Yamamoto
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-09-20
Filing date: 1994-01-31
Publication date: 2000-01-05
Anticipated expiration: 2014-02-01
Also published as: EP0644657A1; EP0644657B1; DE69420216D1; US5534822A; JP3066690B2; JPH0795072A

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf eine phasenverriegelte Oszillatorschaltung, welche ein stabiles Ausgangssignal bereitstellt, das auf die Phase eines Eingangssignals synchronisiert ist.

2. Beschreibung des Standes der Technik

In synchronen Multiplex-Übertragungssystemen besteht ein bekanntes Verfahren zur Netzwerk-Synchronisation darin, daß ein hochstabiles Taktsignal von der Leitstation an eine Nebenstation übertragen wird, wobei dieses Taktsignal dann von der Nebenstation an andere Nebenstationen übertragen wird, jede der Nebenstationen ein Taktsignal erzeugt, welches mit dem empfangenen Taktsignal phasenverriegelt ist, und das erzeugte Taktsignal zur Durchführung der Sendeverarbeitung verwendet wird.
Daher ist es notwendig bei jeder Nebenstation das Flackern bzw. Zittern des über den Übertragungspfad übertragenen Taktsignals zu unterdrücken und ein stabilisiertes Taktsignal zu erzeugen. Beispielsweise in einem System, welches ultra-präzise Netzwerksynchronisations-Geräte verwendet, da es nur eine geringe Phasenvariation gibt, ist eine Konfiguration zur Erzeugung eines Taktsignals unter Verwendung einer phasenverriegelten Oszillatorschaltung, welche eine schmale Schleifenbandbreite hat, die durch einen Mikroprozessor oder auf andere Weise implementiert ist, bekannt. Im Gegensatz dazu, in einer Konfiguration, bei welcher die Leitstation einen Taktgenerator hat, welcher von relativ hoher Stabilität, aber nicht ultra-präzise ist, wobei das Taktsignal aus diesem Taktgenerator an die Nebenstation übertragen wird, muß jede der Nebenstationen eine phasenverriegelte Oszillatorschaltung haben, welche einen breiten Synchronisier-Frequenzbereich hat. Zusätzlich, um kompakte Nebenstationen zu schaffen, ist es notwendig die zur Erzeugung solcher Taktsignale verwendete Konfiguration ebenfalls kompakt zu machen.
Fig. 8 zeigt ein Beispiel des Standes der Technik, wobei 81 eine Phasenvergleichsschaltung ist, 82 ein Schleifenfilter, 83 ein spannungsgesteuerter Oszillator (VCO), 84 eine Frequenzumwandlungs-Schaltung, 85 ein M/M + 1-Frequenzteiler (im folgenden als Frequenzteilungsschaltung mit programmierbarem Verhältnis bezeichnet), 86 ein Frequenzteiler und 87 eine UND- Schaltung, und wobei eine Frequenzumwandlung durchgeführt wird durch die Frequenzumwandlungs-Schaltung 84, so daß die Oszillationsfrequenz des spannungsgesteuerten Oszillators 83 gleich ist wie die Frequenz des Eingangssignals, und ein Phasenvergleich wird bei der Phasenvergleichs-Schaltung 81 durchgeführt, wobei das Phasenvergleichs-Ausgangssignal durch das Schleifenfilter 82 läuft, um als Steuerspannung für den spannungsgesteuerten Oszillator 83 zu dienen, so daß ein Ausgangssignal erhalten wird, welches auf die Phase des Eingangssignals verriegelt ist. Durch die Verwendung des empfangenen Taktsignals als dieses Eingangssignal, ist es möglich ein phasenverriegeltes Taktsignal zu erzeugen.
Die Frequenzumwandlungs-Schaltung 81 dieser phasenverriegelten Oszillatorschaltung hat den M/M + 1-Frequenzteiler 85, dessen Teilungsverhältnis zwischen M und M + 1 geschaltet wird, den Frequenzteiler 86, welcher das Schalten dieses Frequenzteilers steuert, und die UND-Schaltung 87, und wenn die Oszillationsfrequenz des spannungsgesteuerten Oszillators 83 sich nicht in einem ganzzahligen Verhältnis zur Eingangssignal- Frequenz befindet, wird die Oszillationsfrequenz des spannungsgesteuerten Oszillators 83 umgewandelt, um gleich der Eingangssignal-Frequenz zu sein. Beispielsweise, wenn die Oszillationsfrequenz des spannungsgesteuerten Oszillators 83 51,84 MHz beträgt, und die empfangene Signalfrequenz 1,544 MHz beträgt, M = 33, so daß der M/M + 1-Frequenzteiler 85 die Frequenz durch 33 und 34 teilt, wobei das Ergebnis 13 Teilungen durch 34 bezüglich 10 Teilungen durch 33 ist, so daß die 51,84 MHz in 1,544 MHz frequenzgewandelt werden.
Um eine phasenverriegelte Oszillatorschaltung, welche hohe Frequenzstabilität hat, zu implementieren, ist es notwendig die Schleifenbandbreite schmal zu machen, und auch die Schleifenverstärkung klein zu machen, um den Einfluß von Eingangssignal-Variationen, welche aufgrund des Übertragungspfades und anderer Faktoren auftreten, auszuschließen. Wenn jedoch die Schleifenbandbreite schmal gemacht wird und die Schleifenverstärkung klein ist, verschlechtert sich die Frequenzverfolgungscharakteristik, so daß eine große Variation bei der Eingangssignal-Frequenz ein Verlust der Verriegelung verursacht. Das bedeutet, daß es unmöglich wird, eine phasenverriegelte Oszillatorschaltung zu schaffen, welche einen breiten Synchronisier-Frequenzbereich hat.
Ein Ansatz zur Lösung dieses Problems ist die Wahrung einer schmalen Schleifenbandbreite und die Vergrößerung der Schleifenverstärkung. Dies führt jedoch zu einer Verschlechterung des Dämpfungsfaktors, was zu eine Abnahme der Stabilität der Ausgangssignal-Frequenz führt. Wenn andererseits die Schleifenbandbreite verbreitert wird, obwohl der Synchronisier-Frequenzbereich verbreitert wird, tritt eine Verfolgung selbst von winzigen Variationen der Eingangssignal- Frequenz auf, was es unmöglich macht eine phasenverriegelte Oszillatorschaltung hoher Stabilität zu schaffen. Das bedeutet, daß die phasenverriegelte Oszillatorschaltung sich gegenseitig ausschließende Charakteristiken aufweist, was es mit dem vorangegangenen Beispielen von phasenverriegelten Oszillatorschaltungen unmöglich macht, sowohl einen breiten Synchronisier-Frequenzbereich als auch eine hohe Stabilität zu erzielen.
Beispielsweise in einem synchronen Multiplex-Übertragungssystem wie es vorher genannt wurde, ist es wünschenswert eine phasenverriegelte Oszillatorschaltung zu haben, welche nicht nur ein Verhalten hat wie einen Verriegelungs-Frequenzbereich von ±20 ppm, Kurzzeit-Stabilität von 5 · 10&supmin;&sup9;, Flackerimmunität von 1,5 UI (UI = unit intervals; Einheitsintervallen), und eine Frequenz von 10 bis 150 Hz, sondern auch kompakt ist.
Eine phasenverriegelte Oszillatorschaltung, welche die Merkmale des Oberbegriffs von Anspruch 1 hat, ist bekannt aus Electronics and Communication in Japan, Teil 1, Band 73, Nr. 4, 1990, Seiten 48-55, Takashi Inoue et al.: "Interference Suppression using DPLL with notch frequency characteristic".
Es ist Aufgabe der vorliegenden Erfindung, eine solche phasenverriegelte Oszillatorschaltung zu verbessern.
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Unter Verwendung von Fig. 1 zur Beschreibung der vorliegenden Erfindung, hat die phasenverriegelte Oszillatorschaltung der vorliegenden Erfindung eine Eingangsstufen- Phasenverriegelungsschaltung 2, welche die erste Phasenvergleichsschaltung 1 verwendet, um die Phase der ersten frequenzgewandelten Ausgabe, welche durch Frequenzteilung erhalten wird, mit der Phase des Eingangssignals zu vergleichen, und welche eine Rückkoppelschleife hat, die die Phase des ersten frequenzgewandelten Ausgabesignals steuert, einen Verarbeitungsabschnitt 3, welcher die Frequenzkomponente des Eingangssignals auf der Grundlage des Phasenvergleichs- Ausgabesignals der ersten Phasenvergleichsschaltung 1 bestimmt, und eine Ausgangsstufen-Phasenverriegelungsschaltung 5, welche eine zweite Phasenvergleichsschaltung 4 verwendet, um die Phase der zweiten frequenzgewandelten Ausgabe, welche durch Frequenzteilung erhalten wird, mit der Phase des Eingangssignals zu vergleichen, und welche eine Rückkoppelschleife hat, die die Phase des zweiten frequenzgewandelten Ausgabesignals auf der Grundlage des Phasenvergleichs-Ausgabesignals der zweiten Phasenvergleichsschaltung 4 und dem verarbeiteten Ausgabesignal aus dem Verarbeitungsabschnitt 3 steuert. In Übereinstimmung mit der Erfindung ist der Verarbeitungsabschnitt 3 konfiguriert einen Frequenzmittelwert-Berechnungsabschnitt zu enthalten, welcher die mittlere Frequenz des Eingangssignals bestimmt, auf der Grundlage des Phasenvergleichs-Ausgabesignals aus der ersten Phasenvergleichsschaltung 1 der Eingangsstufen- Phasenverriegelungsschaltung 2.
Es ist möglich die Zeitkonstante der Eingangsstufen- Phasenverriegelungsschaltung 2 kurz zu machen, während die Zeitkonstante der Ausgangsstufen-Phasenverriegelungsschaltung 5 lang gemacht wird.
Die Eingangsstufen-Phasenverriegelungsschaltung 2 kann konfiguriert sein um eine erste Phasenvergleichsschaltung 1 zu umfassen, eine Frequenzteilungsschaltung mit programmierbarem Verhältnis, z. B. den M/M + 1-Frequenzteiler, welcher das erste frequenzgewandelte Ausgabesignal erzeugt, und einen ersten Voreil/Nacheil-Steuerabschnitt, welcher die Schaltungssteuerung des Frequenzteilungs-Verhältnisses der ersten Frequenzteilungs- Schaltung mit programmierbarem Verhältnis durchführt, auf der Grundlage des Phasenvergleichs-Ausgabesignals aus der ersten Phasenvergleichsschaltung 1.
Die Ausgangsstufen-Phasenverriegelungsschaltung 5 kann konfiguriert sein eine zweite Phasenvergleichsschaltung 4 zu umfassen, eine zweite Frequenzteilungs-Schaltung mit programmierbarem Verhältnis, wie den M/M + 1-Frequenzteiler, welcher das zweite frequenzgewandelte Ausgabesignal erzeugt, und einen zweiten Voreil/Nacheil-Steuerabschnitt, welcher die Schaltungssteuerung des Frequenzteilungs-Verhältnisses der zweiten Frequenzteilungs-Schaltung mit programmierbarem Verhältnis durchführt, auf der Grundlage des Phasenvergleichs- Ausgabesignals aus der zweiten Phasenvergleichsschaltung 4, und dem verarbeiteten Ausgabesignal aus dem Verarbeitungsabschnitt 3.
Die erste Phasenvergleichsschaltung 1 der Eingangsstufen- Phasenverriegelungsschaltung 2 kann konfiguriert sein, um zu erfassen, ob die Phase des ersten frequenzgewandelten Ausgabesignals bezüglich des Eingangssignals voreilt oder nacheilt.
Der Verarbeitungsabschnitt 3 kann konfiguriert sein einen Zähler zu haben, welcher entweder das Voreil- oder das Nacheil- Phasenvergleichs-Ausgabesignal der ersten Phasenvergleichsschaltung 1 der Eingangsstufen- Phasenverriegelungsschaltung 2 zählt, und einen Mittelwert-Berechnungsabschnitt, welcher den Zeitmittelwert des Zählwerts dieses Zählers bestimmt.
Die zweite Phasenvergleichsschaltung 4 der Phasenverriegelungsschaltung 5 kann konfiguriert sein zur Erfassung ob die Phase des zweiten frequenzgewandelten Ausgabesignals bezüglich des Eingangssignals voreilt oder nacheilt.
Eine Konfiguration kann gemacht werden, bei welcher das erste frequenzgewandelte Ausgabesignal der Eingangsstufen- Phasenverriegelungsschaltung 2 und das zweite frequenzgewandelte Ausgabesignal der Ausgangsstufen- Phasenverriegelungsschaltung 5 abgeleitet werden können unter Verwendung der ersten und zweiten Frequenzteilungsschaltung mit programmierbarem Verhältnis, um die Ausgabesignale aus einem Festfrequenz-Oszillator zu teilen.
Eine Konfiguration kann gemacht werden, bei welcher das verarbeitete Ausgabesignal, welches an die Ausgangsstufen- Phasenverriegelungsschaltung 5 aus dem Verarbeitungsabschnitt 3 angelegt wird, mittels eines Haltesignals festgehalten wird.
Die Eingangsstufen-Phasenverriegelungsschaltung 2 vergleicht die Phase des ersten frequenzgewandelten Ausgabesignals aus dem Frequenzumwandlungsabschnitt 6 mit der Phase des Eingangssignals unter Verwendung der ersten Phasenvergleichsschaltung 1, wobei das Phasenvergleichs- Ausgabesignal dieser Phasenvergleichsschaltung den Frequenzumwandlungsabschnitt 6 steuert, und die Phase des ersten frequenzgewandelten Ausgabesignals auf die Phase des Eingangssignals verriegelt wird. Der Verarbeitungsabschnitt 3 bestimmt die Frequenzkomponente des Eingangssignals auf der Grundlage der Phasenvergleichs-Ausgabe der ersten Phasenvergleichsschaltung 1. Die Ausgangsstufen- Phasenverriegelungsschaltung 5 vergleicht die Phase des Eingangssignals mit der Phase des zweiten frequenzgewandelten Ausgabesignals aus dem Frequenzumwandlungsabschnitt 7. Der Verarbeitungsabschnitt 3 steuert den Frequenzumwandlungsabschnitt 7 auf der Grundlage der Frequenzkomponente des Eingangssignals, und steuert auch die Phase des frequenzgewandelten Ausgabesignals, auf der Grundlage des Phasenvergleichs-Ausgangssignals aus der zweiten Phasenvergleichsschaltung 4. Somit führt die Eingangsstufen- Phasenverriegelungsschaltung 2 eine Synchronisation auf die Frequenz des Eingangssignals durch, und die Ausgangsstufen- Phasenverriegelungsschaltung 5 führt eine Synchronisation auf die Phase des Eingangssignals durch.
Die Zeitkonstante der Eingangsstufen- Phasenverriegelungsschaltung 2 ist kurz eingestellt, so daß das erste frequenzgewandelte Ausgabesignal gesteuert wird um die Frequenz des Eingangssignals zu verfolgen, und die Zeitkonstante der Ausgangsstufen-Phasenverriegelungsschaltung 5 ist lang eingestellt, so daß die Phase des zweiten frequenzgewandelten Ausgangssignals auf die Phase des Eingangssignals synchronisiert ist. Somit verbessert die Eingangsstufen-Phasenverriegelungsschaltung 2 mit ihrer schmalen Schleifenbandbreite die Frequenzstabilität, wobei das Ansprechen auf die Frequenzschwankungen durch die breite Schleifenbandbreite der Ausgangsstufen- Phasenverriegelungsschaltung 5 verbessert ist.
Die Eingangsstufen-Phasenverriegelungsschaltung 2 umfaßt die erste Phasenverriegelungsschaltung 1 und einen Frequenzumwandlungsabschnitt 6, welcher eine Frequenzteilungsschaltung mit programmierbarem Verhältnis und einen ersten Voreil/Nacheil-Steuerabschnitt umfaßt, wobei der erste Voreil/Nacheil-Steuerabschnitt die Steuerung des Teilungsverhältnis der Frequenzteilung mit programmierbarem Verhältnis durchführt, gemäß des Phasenvergleichs- Ausgangssignals aus der ersten Phasenvergleichs-Schaltung 1. Dies ermöglicht es die Frequenz des ersten frequenzgewandelten Ausgabesignals auf die Frequenz des Eingangssignals zu verfolgen.
Der Frequenzmittelwert-Berechnungsabschnitt des Verarbeitungsabschnitts 3 bestimmt den Mittelwert des Phasenvergleichs-Ausgangssignals der ersten Phasenvergleichs- Schaltung der Eingangsstufen-Phasenverriegelungsschaltung 2, was die Bestimmung der mittleren Frequenz des Eingangssignals ermöglicht.
Die Ausgangsstufen-Phasenverriegelungsschaltung 5 umfaßt die zweite Phasenvergleichsschaltung 4, den Frequenzumwandlungsabschnitt 7, welcher die Frequenzteilungs- Schaltung mit programmierbarem Verhältnis umfaßt, und den zweiten Voreil/Nacheil-Steuerabschnitt, wobei dieser zweite Voreil/Nacheil-Steuerabschnitt die Schaltsteuerung des Teilungsverhältnis der zweiten Frequenzteilungs-Schaltung mit programmierbarem Verhältnis durchführt, auf der Grundlage des Phasenvergleichs-Ausgangssignals aus der zweiten Phasenvergleichs-Schaltung 4 und des verarbeiteten Ausgangssignals aus dem Verarbeitungsabschnitt 3, wodurch die Phase des zweiten frequenzgewandelten Ausgangssignals auf die Phase des Eingangssignals verriegelt wird, und dieses Signals als das auf die Phase des Eingangssignals verriegelte Ausgangssignal genommen wird.
Die erste Phasenvergleichs-Schaltung 1 der Eingangsstufen- Phasenverriegelungsschaltung 2 vergleicht die Phase des Eingangssignals mit der Phase des ersten frequenzgewandelten Ausgangssignals, welches abgeleitet wird aus dem Frequenzwandlungs-Abschnitt 6, und erfaßt, ob die Phase voreilt oder nacheilt.
Da das Phasenvergleichs-Ausgangssignal aus der ersten Phasenvergleichs-Schaltung 1 entweder eine voreilende oder eine nacheilende Phase anzeigt, zählt der Verarbeitungsabschnitt 3 ein Phasenvoreil-Phasenvergleichs-Ausgabesignal über eine gegebene Zeitperiode mit einem Zähler hoch, oder zählt ein Phasennacheil-Phasenvergleichs-Ausgangssignal über eine gegebene Zeit mit einem Zähler hoch. Der Mittelwert- Berechnungsabschnitt bestimmt den mittleren Zählwert des Zählers, welcher über eine gegebene Zeitperiode auftritt. Dieser Mittelwert entspricht der mittleren Frequenz des Eingangssignals.
Die zweite Phasenvergleichs-Schaltung 4 der Ausgangsstufen- Phasenverriegelungsschaltung 5 vergleicht auch die Phase des Eingangssignals mit der Phase des zweiten frequenzgewandelten Ausgangssignals, welches abgeleitet wird aus dem Frequenzumwandlungsabschnitt 7, und erfaßt ob die Phase voreilt oder nacheilt.
Das Ausgangssignal des Festfrequenz-Oszillators 8 kann über die gestrichelten Pfeile an Frequenzumwandlungs-Abschnitte 6 und 7, Eingangsstufen-Phasenverriegelungsschaltung 2 und Ausgangsstufen-Phasenverriegelungsschaltung S angelegt werden, was die Verwendung als erste und zweite frequenzgewandelte Ausgangssignale ermöglicht.
Wenn das Eingabesignal abgeschnitten wird oder anderweitig verlorengeht, dient das Haltesignal dazu das verarbeitete Ausgangssignal, welches aus dem Verarbeitungsabschnitt 3 an die Ausgangsstufen-Phasenverriegelungsschaltung 5 angelegt wird, festzuhalten, um ein Ausgangssignal aus der Ausgangsstufen- Phasenverriegelungsschaltung 5 zu erhalten, welches die unmittelbar vorangegangene Frequenz und Phase hat.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt das Prinzip der vorliegenden Erfindung.
Fig. 2 zeigt eine Ausführung einer Oszillatorschaltung.
Fig. 3 zeigt die erste Ausführung der vorliegenden Erfindung.
Fig. 4 zeigt die zweite Ausführung der vorliegenden Erfindung.
Fig. 5 zeigt die Hauptbestandteile des Initialwert- Erzeugungsabschnitts.
Fig. 6 zeigt die Hauptbestandteile des Mittelsteuerungszählers.
Fig. 7 zeigt die dritte Ausführung der vorliegenden Erfindung
Fig. 8 zeigt ein Beispiel des Standes der Technik.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN

Fig. 2 zeigt eine Ausführung einer Oszillatorschaltung, welche eine Eingangsstufen-Phasenverriegelungsschaltung 10 und eine Ausgangsstufen-Phasenverriegelungsschaltung 11 hat, und bei welcher ein Verarbeitungsabschnitt 16 innerhalb der Ausgangsstufen-Phasenverriegelungsschaltung 11 vorgesehen ist. Bei dieser Ausführung ist 12 die erste Phasenvergleichs- Schaltung, 13 ist die erste Frequenzumwandlungs-Schaltung, 14 ist der erste spannungsgesteuerte Oszillator (VCO), 15 ist das erste Schleifenfilter, 16 die zweite Phasenvergleichs- Schaltung, 18 ist die zweite Frequenzumwandlungs-Schaltung, 19 ist das zweite Schleifenfilter, und 20 ist der zweite spannungsgesteuerte Oszillator (VCO).
Dies ist eine Ausführung, bei welcher spannungsgesteuerte Oszillatoren 14 und 20 in einer Eingangsstufen- Phasenverriegelungsschaltung 10 und in einer Ausgangsstufen- Phasenverriegelungsschaltung 11 vorgesehen sind, mit Steuerspannungen, welche durch Schleifenfilter 15 und 19 angelegt werden, um die Phase der Ausgangssignale aus spannungsgesteuerten Oszillatoren 14 und 20 zu steuern, und wobei die Eingangsstufen-Phasenverriegelungsschaltung 10 das Ausgangssignal des ersten spannungsgesteuerten Oszillators 14 mittels der ersten Frequenzumwandlungs-Schaltung 13 frequenzwandelt, so daß ihre Frequenz gleich ist wie die Frequenz des Eingangssignals, wobei die Phase verglichen wird mittels der ersten Phasenvergleichsschaltung 12, das resultierende Phasenvergleichs-Ausgangssignal durch das erste Schleifenfilter 15 läuft und als Steuerspannung für den ersten spannungsgesteuerten Oszillator 14 verwendet wird.
Die Ausgangsstufen-Phasenverriegelungsschaltung 11 führt eine Frequenzumwandlung des Ausgangssignals aus dem zweiten spannungsgesteuerten Oszillator 20 mittels der zweiten Frequenzumwandlungs-Schaltung 18 durch, so daß seine Frequenz gleich ist wie die Frequenz des Eingangssignals, wobei der Phasenvergleich von der zweiten Phasenvergleichsschaltung 17 durchgeführt wird und das resultierende Phasenvergleichs- Ausgangssignal an den Verarbeitungsabschnitt 16 angelegt wird. Das Phasenvergleichs-Ausgangssignal aus der ersten Phasenvergleichsschaltung 12 der Eingangsstufen- Phasenverriegelungsschaltung 10 wird auch an diesen Verarbeitungsabschnitt 16 angelegt, aus welchem die Frequenzkomponente bestimmt wird, wobei das Phasenvergleichs- Ausgangssignal aus der zweiten Phasenvergleichsschaltung 17 als Phasenkomponente verwendet wird, diese durch das zweite Schleifenfilter 19 geleitet wird und an den zweiten spannungsgesteuerten Oszillator 20 als Steuerspannung angelegt wird.
Die Schleifenbandbreite der Eingangsstufen- Phasenverriegelungsschaltung 10 wird breit gemacht, die Schleifenverstärkung der Eingangsstufen- Phasenverriegelungsschaltung 10 wird groß gemacht, die Schleifenbandbreite der Ausgangsstufen- Phasenverriegelungsschaltung 11 wird schmal gemacht und die Schleifenverstärkung der Ausgangsstufen- Phasenverriegelungsschaltung 11 wird klein gemacht, womit die Eingangsstufen-Phasenverriegelungsschaltung 10 in der Lage ist die Frequenzschwankungen des Eingangssignals zu verfolgen. Indem ebenfalls die Steuerdaten der Eingangsstufen- Phasenverriegelungsschaltung 10 verwendet werden, verfolgt die Ausgangsstufen-Phasenverriegelungsschaltung 11 das Eingangssignal, während das Flackern bzw. Zittern unterdrückt wird und ein stabiles Ausgangssignal bereitgestellt wird. Daher ist es einer Nebenstation möglich, das Taktsignal aus einer Leitstation zu empfangen, sich auf das empfangene Taktsignal einzuriegeln und ein stabilisiertes Taktsignal zu erzeugen.
Obwohl diese Ausführung eine solche ist, bei welcher die Eingangsstufen-Phasenverriegelungsschaltung 10 und die Ausgangsstufen-Phasenverriegelungsschaltung 11 jeweils einen ersten spannungsgesteuerten Oszillator 14 bzw. einen zweiten spannungsgesteuerten Oszillator 20 haben, ist es ebenfalls möglich eine Konfiguration zu schaffen, bei welcher ein gemeinsamer Festfrequenz-Oszillator verwendet wird, wobei die Phasensteuerung beispielsweise durch Schalten des Teilungsverhältnisses der Frequenzumwandlungs-Schaltungen 13 und 18 durchgeführt wird.
Fig. 3 zeigt die erste Ausführung der vorliegenden Erfindung, wobei 21 die Eingangsstufen-Phasenverriegelungsschaltung ist, 22 der Verarbeitungsabschnitt, 23 die Ausgangsstufen- Phasenverriegelungsschaltung, 24 die erste Phasenvergleichsschaltung, 25 die erste Frequenzteilungs- Schaltung mit programmierbarem Verhältnis, 26 der erste Voreil/Nacheil-Steuerabschnitt, 27 ein Zähler, 28 ein Speicher, 29 der Mittelwert-Berechnungsabschnitt, 30 der Festfrequenz- Oszillator, 31 die zweite Phasenvergleichsschaltung, 32 die zweite Frequenzteilungsschaltung mit programmierbarem Verhältnis, und 33 der zweite Voreil/Nacheil-Steuerabschnitt. Während in der in Fig. 1 gezeigten ersten Ausführung die Konfiguration eine analoge Steuerschleife hatte, hat diese Ausführung eine vollständig digitale Schaltungskonfiguration.
Wenn z. B. die Eingangssignal-Frequenz 1,544 MHz beträgt, die Oszillationsfrequenz des Festfrequenz-Oszillators 30 51,84 MHz beträgt, und die Ausgangsfrequenz 1,544 MHz beträgt, wäre die Konfiguration so, daß die Frequenzteilungsschaltungen 25 und 32 mit programmierbarem Verhältnis, welche den Frequenzumwandlungsabschnitt 6 und 7 der Fig. 1 entsprechen, zwischen der Teilung durch 33 und der Teilung durch 34 geschaltet würden. Das Teilen des Oszillations-Ausgangssiganals des Festfrequenz-Oszillators 30 durch 33 führt zu 1,571 MHz, wohingegen das Teilen durch 34 zu 1,525 MHz führt. Daher, indem man zehn mal die Teilung durch 33 und dreizehn mal die Teilung durch 34 nimmt, ist es möglich 51,84 MHz in 1,544 MHz umzuwandeln. Es ist möglich, das Schalten des Teilungsverhältnisses der Frequenzteilungsschaltungen mit programmierbarem Verhältnis zu steuern, um eine Verfolgung über einen Bereich von ±1% oder mehr bezüglich von 1,544 MHz zu ermöglichen.
Die ersten und zweiten Phasenvergleichsschaltungen 24 und 31 vergleichen die Phase der ersten und zweiten frequenzgewandelten Ausgangssignale, welche aus den ersten und zweiten Frequenzteilungsschaltungen 25 und 32 mit programmierbarem Verhältnis abgeleitet werden, mit der Phase des Eingangssignals, und geben Phasenvergleichssignale aus, welche anzeigen, ob die Phase voreilt oder nacheilt. Daher ist eine relativ einfache Implementierung möglich, z. B. unter Verwendung von Flip-Flops.
Wenn das Phasenvergleichs-Ausgangssignal aus der ersten Phasenvergleichs-Schaltung 24 anzeigt, daß die Phase des ersten frequenzgewandelten Ausgangssignals bezüglich des Eingangssignals voreilt, steuert der erste Voreil/Nacheil- Steuerabschnitt 26 die erste Frequenzteilungs-Schaltung 25 mit programmierbarem Verhältnis so, daß ihr Teilungsverhältnis auf 34 geschaltet wird, was zu einer ersten frequenzgewandelten Ausgangssignal-Frequenz von 1,525 MHz führt. In anderen Worten, das Signal wird in die Nacheilrichtung gesteuert. Wenn andererseits das Phasenvergleichs-Ausgangssignal aus der ersten Phasenvergleichsschaltung 24 anzeigt, daß das erste frequenzgewandelte Ausgangssignal bezüglich dem Eingangssignal nacheilt, wird die erste Frequenzteilungs-Schaltung 25 mit programmierbarem Verhältnis so gesteuert, daß das Teilungsverhältnis auf 33 geschaltet wird, was zu einer ersten frequenzgewandelten Ausgangssignal-Frequenz von 1,571 MHz führt. In anderen Worten, das Signal wird in die Voreilrichtung gesteuert.
Der Zähler 27 des Verarbeitungsabschnitts 22 zählt über z. B. eine Periode von 0,5 Sekunden wie oft der erste Voreil/Nacheil- Steuerabschnitt 26 eine Voreil-Steuerung durchführt, wobei dieser Zählwert in den Speicher 28 geschrieben wird. Wenn 32 Schreibvorgänge in den Speicher 28 durchgeführt wurden, addiert der Mittelwert-Berechnungsabschnitt 29 die Zählwerte für die 32 Male und teilt diese, z. B. durch 16, um den Mittelwert über eine Periode von 1 Sekunde zu bestimmen. Somit ist es möglich einen Zähler 27 mit relativ kleiner Zählkapazität zu verwenden, um den Mittelwert der Anzahl von Voreil-Steuerungen über eine relativ lange Zeitperiode zu bestimmen.
Indem das 51,84 MHz-Signal aus dem Festfrequenz-Oszillator 30 unter Verwendung der ersten Frequenzteilungs-Schaltung 25 mit programmierbarem Verhältnis geteilt wird, wenn die Teilung durch 33 (Voreil-Steuerung) zehnmal durchgeführt wird und die Teilung durch 34 (Nacheilsteuerung) 13 mal durchgeführt wird, beträgt die resultierende Frequenz des frequenzgewandelten Ausgangssignals 1,544 MHz. Das heißt, daß es bekannt ist, daß die Eingangssignal-Frequenz 1,544 MHz beträgt, wenn die mittlere Zahl, daß eine Voreil-Steuerung durchgeführt wird, 10/23 beträgt, so daß wenn die Eingangssignal-Frequenz sich hiervon unterschiedet, der Mittelwert sich ebenfalls von 10/23 unterschieden wird. Es ist auch möglich den Mittelwert der Anzahl von Malen, daß eine Nacheilsteuerung durchgeführt wird zu zählen und zu nehmen, anstelle der Zahl von Malen, daß eine Voreil-Steuerung durchgeführt wird.
Die zweite Phasenvergleichsschaltung 31 der Ausgangsstufen- Phasenverriegelungsschaltung 23 vergleicht die Phase des zweiten frequenzgewandelten Ausgangssignals aus der zweiten Frequenzteilungs-Schaltung 23 mit programmierbarem Verhältnis mit der Phase des Eingangssignals. Das Phasenvergleichs- Ausgangssignal, welches anzeigt, ob die Phase des zweiten frequenzgewandelten Ausgangssignals bezüglich des Eingangssignals voreilt oder nacheilt, wird an den zweiten Voreil/Nacheil-Steuerabschnitt 33 angelegt. Dieser Voreil/Nacheil-Steuerabschnitt 33 führt die Schaltsteuerung des Teilungsverhältnisses der zweiten Frequenzteilungs-Schaltung 32 mit programmierbarem Verhältnis durch, gemäß dem Mittelwert der Anzahl von Malen, daß eine Voreil-Steuerung durchgeführt wird, wie es von dem Mittelwert-Berechnungsabschnitt 29 des Bearbeitungsabschnitts 22 bestimmt wurde, und führt auch die Schaltsteuerung des Teilungsverhältnisses gemäß dem Phasenvergleichs-Ausgangssignal aus der zweiten Phasenvergleichsschaltung 31 durch.
Daher, da das Teilungsverhältnis der zweiten Frequenzteilungs- Schaltung 32 mit programmierbarem Verhältnis der Ausgangsstufen-Phasenverriegelungsschaltung 23 schaltgesteuert wird gemäß der mittleren Frequenz des Eingangssignals, und gemäß der Phasendifferenz zwischen dem zweiten frequenzgewandelten Ausgangssignal und dem Eingangssignal, ist es nicht nur möglich die Eingangsignalfrequenz zu verfolgen, sondern auch ein stabiles Ausgangssignal zu erzeugen, welches auf die Phase des Eingangssignals verriegelt ist. Durch Verwendung einer Digitalschaltung, was die Beseitigung des Schleifenfilters ermöglicht, wird die Halbleiter-IC- Implementierung erleichtert.
Fig. 4 zeigt die zweite Ausführung der vorliegenden Erfindung, bei welcher 41 die Eingangsstufen-Phasenverriegelungsschaltung ist, 42 der Verarbeitungsabschnitt, 43 die Ausgangsstufen- Phasenverriegelungsschaltung, 44 die erste Phasenvergleichsschaltung, 45 die erste Frequenzteilungs- Schaltung mit programmierbarem Verhältnis, 46 der erste Voreil/Nacheil-Steuerabschnitt, 47 ein Zähler, 48 ein Speicher, 49 der Mittelwert-Berechnungsabschnitt, 50 der Initialwert- Erzeugungsabschnitt, 51 der Voreildaten/Nacheildaten- Auswahlabschnitt, 52 der Mittelsteuerzähler, 53 der Zeiterzeugungs-Abschnitt, 54 die zweite Phasenvergleichsschaltung, 55 ein Frequenzteiler, 56 die zweite Frequenzteilungs-Schaltung mit programmierbarem Verhältnis, 56 ein Festfrequenz-Oszillator und 58 ein Frequenzteiler.
Die Eingangsstufen-Phasenverriegelungsschaltung 41 hat die gleiche Art von Konfiguration wie die Eingangsstufen- Phasenverriegelungsschaltung 21 der Fig. 3. Das bedeutet, daß das 51,84 MHz Signal aus dem Festfrequenz-Oszillator 57 in der Frequenz geteilt wird durch die Frequenzteilungsschaltung 55 mit programmierbarem Verhältnis, um als erstes frequenzgewandeltes Ausgangssignal zu dienen, wobei die Phase dieses ersten frequenzgewandelten Ausgangssignals verglichen wird mit der Phase des 1.544 MHz Eingangssignals durch die erste Phasenvergleichsschaltung 44. Durch Anlegen eines Phasenvergleichs-Ausgangssignals an den ersten Voreil/Nacheil- Steuerabschnitt 46, welches anzeigt, ob die Phase des ersten frequenzgewandelten Ausgangssignals bezüglich dem Eingangssignals voreilt oder nacheilt, wird die Schaltsteuerung des Teilungsverhältnisses der ersten Frequenzteilungs-Schaltung 45 mit programmierbarem Verhältnis durch diesen ersten Voreil/Nacheil-Steuerabschnitt 46 durchgeführt.
Die Anzahl von Malen, daß die Voreil-Steuerung der ersten Frequenzteilungs-Schaltung 45 mit programmierbarem Verhältnis durch den ersten Voreil/Nacheil-Steuerabschnitt 46 durchgeführt wird, wird vom Zähler 47 des Verarbeitungsabschnitts 42 gezählt. Ebenso teilt der Frequenzteiler 58 das erste frequenzgewandelte Ausgangssignal durch 1,544,000, so daß ein 1 Hz Signal an den Zähler 47 und den Speicher 48 angelegt wird, wobei die Zahl von Voreil-Vorgängen, welche vom Zähler 47 gezählt wird, jede Sekunde in den Speicher 48 geschrieben wird.
Der Mittelwert-Berechnungsabschnitt 49 addiert die in den Speicher 48 geschriebenen Werte, und dividiert, z. B. eine Division der Summe für 16 Male durch 16, um die Bestimmung der mittleren Zahl von Malen, daß eine Voreil-Steuerung über eine Periode von einer Sekunde durchgeführt wird, zu ermöglichen. Der von dem Mittelwert-Berechnungsabschnitt 49 bestimmte Wert wird an den Initialwert-Erzeugungsabschnitt 50 angelegt, und als Initialwert für Voreildaten und Nacheildaten verwendet, die in dem Mittelsteuerzähler 52 der Ausgangsstufen- Phasenverriegelungsschaltung 43 eingestellt werden.
Der Voreildaten/Nacheildaten-Auswahlabschnitt 51 der Ausgangsstufen-Phasenverriegelungsschaltung 43 wählt entweder Voreildaten oder Nacheildaten, abhängig vom Auswahlsignal aus der zweiten Phasenvergleichsschaltung 54, und legt diese an den Mittelsteuerzähler 52 an. Dieser Mittelsteuerzähler 52 hat eine Konfiguration, welche z. B. aus einem 26-Stufen-Zähler besteht, in welchen die Voreildaten oder Nacheildaten, die von dem Voreildaten/Nacheildaten-Auswahlabschnitt 51 ausgewählt wurden, in Übereinstimmung mit dem Taktsignal aus dem Zeiterzeugungs- Abschnitt 53 geladen werden, wobei das Ausgangssignal hochgezählt wird und dieser Zähler die Schaltsteuerung des Teilungsverhältnisses der zweiten Frequenzteilungs-Schaltung 56 mit programmierbarem Verhältnis und die Steuerung des Zeiterzeugungs-Abschnitts 53 durchführt.
Der Frequenzteiler 55 wird durch das Phasenvergleichs- Zeitsignal aus dem Zeiterzeugungs-Abschnitt 53 zurückgesetzt, er teilt das 1,544 MHz Ausgangssignal durch 65536, und benachrichtigt den Zeiterzeugungs-Abschnitt 53, daß die spezifizierte Zeit gekommen ist. Die zweite Phasenvergleichsschaltung 54 vergleicht die Phase des frequenzgewandelten Ausgangssignals aus der zweiten Frequenzteilungs-Schaltung 56 mit programmierbarem Verhältnis mit der Phase des Eingangssignals bei einer Zeit, welche durch das Phasenvergleichs-Zeitsignal des Zeiterzeugungs-Abschnitts 53 errichtet wurde, und wendet das Phasenvergleichs- Ausgangssignal, welches anzeigt ob die Phase voreilt oder nacheilt, als Auswahlsignal an den Voreildaten/Nacheildaten- Auswahlabschnitt 51 an.
Fig. 5 zeigt die Hauptbestandteile des Initialwert- Erzeugungsabschnitts, wobei 158 der Zählereinstellabschnitt ist, 59 der Nenner-Einstellabschnitt und 60 ein Teiler ist, wobei dieser Abschnitt dazu dient, die Voreildaten für den Initialwert-Erzeugungsabschnitt 50 des Verarbeitungsabschnitts 42 zu erzeugen. In dem initialisierten Zustand wird die Gesamtzahl von Malen A in dem Zählereinstellabschnitt 158 eingestellt, und die Zahl der Male B, daß gesteuert wurde, wird in dem Nenner-Einstellabschnitt 59 eingestellt. Diese Zahl von Malen B, daß gesteuert wurde, gibt die Anzahl von Steuervorgängen an, die von dem Mittelwert-Berechnungsabschnitt 49 bestimmt wurden, während die Gesamtzahl von Malen A der Summe der Voreilsteuerungs-Vorgänge und Nacheilsteuerungs- Vorgänge entspricht.
Zunächst ist der Quotient A/B des Teilers 60 gleich dem Initialwert k[0], der Rest C wird in dem Nenner- Einstellabschnitt 59 eingestellt, und dieser Wert B, der in dem Nenner-Einstellabschnitt 59 eingestellt ist, wird in dem Zählereinstellabschnitt 158 eingestellt. Daher führt der Teiler 60 die Teilung B/C durch, wobei der Quotient als Initialwert k[1] genommen wird, und der Rest D wird in dem Nenner- Einstellabschnitt 59 eingestellt, wobei der Wert von C, welcher in dem Nenner-Einstellabschnitt 59 eingestellt war, in dem Zählereinstellabschnitt 158 eingestellt wird. Dann führt der Teiler 60 die Division C/D durch, wobei der Quotient als Initialwert k[2] genommen wird, der Rest E in dem Nenner- Einstellabschnitt 59 als Initialwert von k[2] eingestellt wird, und der Wert von D, welcher in dem Nenner-Einstellabschnitt 59 eingestellt war, in dem Zähler-Einstellabschnitt 158 eingestellt wird. Danach ist es möglich auf ähnliche Weise die erforderliche Anzahl von Initialwerten k[n] zu erzeugen. Sollte der Rest null sein, werden darauffolgende Divisionen beendet.
Fig. 6 zeigt die Hauptbestandteile des Mittelsteuerzählers für eine 26-Stufen-Konfiguration, wobei 61&sub0; bis 61&sub2;&sub5; Vergleicherschaltungen sind, und 62&sub0; bis 62&sub2;&sub5; Basis-(a&sub0;) bis Basis- (a&sub2;&sub5;) -Zähler sind. Für die Basis- (a&sub0;) - bis Basis- (a&sub2;&sub5;) - Zähler, werden die Basen so gewählt, daß die Beziehung (a&sub0;) < (a&sub1;) < (a&sub2;) < ... < (a&sub2;&sub5;) erfüllt wird. Die Konfiguration wird so gemacht, daß das 1,544 MHz Ausgangssignal gezählt wird, das resultierende Carry cy ausgegeben wird an einem Zähler, welcher ein großes Teilungsverhältnis hat, und ferner so daß wenn ein Zähler mit einem kleinem Teilungsverhältnis den Carry cy nicht ausgibt, Zähler mit größeren Teilungsverhältnissen den Carry cy nicht ausgeben werden.
Die Vergleicherschaltungen 6&sub1;&sub0; bis 61&sub2;&sub5; vergleichen die Initialwerte k[0] bis k[25] mit dem Zählwert an jeweiligen Zählern 62&sub0; bis 62&sub2;&sub5;, und wenn bei der Vergleicherschaltung Gb der Initialwert k[0] der gleiche ist wie der Zählwert a&sub0;, wird ein Schaltsteuersignal an die zweite Frequenzteilungs-Schaltung 56 mit programmierbarem Verhältnis ausgegeben. Wenn ein Vergleich beim Vergleicher 611 anzeigt, daß der Initialwert k[1] der gleiche ist wie der Zählwert beim Zähler 62&sub1;, wird eine Steuerung durchgeführt, so daß der Basis-(a&sub0;)-Zähler 62&sub0; als ein Basis-(k[0]+1)-Zähler arbeitet, wobei die anderen Zähler als Basis-(k[0])-Zähler arbeiten.
Dieser Prozeß wird dann auf die gleiche Weise fortgesetzt, und wenn der Vergleicher 61&sub2;&sub5; den Initialwert k[25] mit dem Zählwert am Zähler 62&sub2;&sub5; vergleicht und die Werte gleich sind, wird die Steuerung so durchgeführt, daß der Basis-(a&sub2;&sub4;)-Zähler als ein Basis-(k[24]+1)-Zähler arbeitet, und die anderen Zähler als Basis-(k[24])-Zähler arbeiten. Die Konfiguration ist so, daß wenn der Initialwert von k[j] (wobei j = 0 bis 25) 0 ist, folgende Zähler und Vergleicher die oben beschriebenen Steuervorgänge nicht durchführen. Daher ist es möglich ein Teilungsverhältnis-Schaltsteuersignal für die zweite Frequenzteilungs-Schaltung 56 mit programmierbarem Verhältnis in Übereinstimmung mit den Initialwerten k[j], welche in dem Initialwert-Erzeugungsabschnitt 50 erzeugt werden, durchzuführen.
In den Zeiterzeugungs-Abschnitt 53 wird der Carry cy aus den Zählern 6&sub2;&sub0; bis 62&sub2;&sub5; des Mittelsteuerzählers 52 eingegeben, und er gibt ein Taktsignal als Phasenvergleichs-Taktsignal an die zweite Phasenvergleichsschaltung 54 aus, als ein Rücksetzsignal an den Frequenzteiler 55, und als ein Rücksetz- und Lade-Signal an den Mittelsteuerzähler 52.
Dieses Taktsignal muß während einer Zeit erzeugt werden, wenn der Phasenvergleich stabil durchgeführt wird. Um dies zu erreichen, ist es möglich z. B. das Taktsignal auf der Grundlage des Carry cy einer gegebenen Stufe α der Zähler 6&sub2;&sub0; bis 62&sub2;&sub5; des Mittelsteuerzählers 52 zu erzeugen. Wenn eine lange Zeit erforderlich ist bevor dieser Zähler der Stufe α den Carry cy ausgibt, da während dieser Zeitperiode kein Vergleich durchgeführt wird, ist es möglich zu identifizieren wann die gegebene Zeit z. B. des Frequenzteilers 55 stattgefunden hat, aus dem Ausgangssignal-Zählwert (1,544 MHz), und den Zeiterzeugungs-Abschnitt 53 hiervon zu unterrichten, so daß das Zeitsignal dazu gebracht wird ausgegeben zu werden. Das Verhältnis zwischen dem Signal für die erforderliche Zeit und dem oben beschriebenen Carry cy kann aus den verschiedenen Zustandseinstellungen bestimmt werden, zum Zweck der Erzeugung des Zeitsignals.
Die zweite Phasenvergleichsschaltung 54 vergleicht die Phase des zweiten frequenzgewandelten Ausgangssignals mit jener des Eingangssignals, in Übereinstimmung mit dem Zeitsignal aus dem Zeiterzeugungs-Abschnitt 53, und steuert den Voreildaten/Nacheildaten-Auswahlabschnitt 51 in Übereinstimmung mit dem Phasenvergleichs-Ausgangssignal, welches entweder eine voreilende oder eine nacheilende Phase anzeigt, entweder mit den Voreildaten oder Nacheildaten, welche an den Mittelsteuerzähler 62 angelegt sind.
Daher wird das Teilungsverhältnis der zweiten Frequenzteilungs- Schaltung 56 mit programmierbarem Verhältnis entweder auf eine Teilung durch 33 oder eine Teilung durch 34 geschaltet, nicht nur in Übereinstimmung mit der mittleren Frequenz des Eingangssignals, sondern auch in Übereinstimmung mit den Ergebnissen des Phasenvergleichs des zweiten frequenzgewandelten Ausgangssignals mit dem Eingangssignal, wie es von der zweiten Phasenvergleichsschaltung 54 durchgeführt wird. Als Ergebnis, wenn es keine Variation in der Frequenz des Eingangssignals gibt, wird das Ausgangssignal synchron mit der Phase dieses Eingangssignals stabilisiert, und wenn es eine Variation in der Frequenz des Eingangssignals gibt, wird die Frequenz des Ausgangssignals diese Variation verfolgen, wonach sich das Ausgangssignal stabilisiert.
Diese Konfiguration erfordert nicht nur kein Schleifenfilter in der für die Phasenverriegelung verwendeten Rückkoppelschleife, sondern kann auch vollkommen unter Verwendung von Digitalschaltungen implementiert werden, was die Implementierung unter Verwendung von integrierten Halbleiterschaltungen erleichtert. Dies ermöglicht nicht nur eine kompakte Implementierung, sondern ermöglicht auch die Erzeugung eines stabilen Taktsignal, welches auf die Phase eines aus der Leitstation empfangenen Taktsignals verriegelt ist.
Fig. 7 zeigt die dritte Ausführung der vorliegenden Erfindung, in welcher Ziffern, welche gleich sind wie die in Fig. 4 angegebenen, die gleichen Teile wie in Fig. 4 angeben, und bei welcher 50A der Initialwert-Erzeugungsabschnitt ist. Wenn an diesen Initialwert-Erzeugungsabschnitt 50A ein Haltesignal angelegt wird aus einem Eingangssignal-Verlustdetektor oder anderer Quelle, werden die unmittelbar vorangegangenen Initialwerte erzeugt, was eine kontinuierliche Erzeugung des 1,544 MHz Ausgangssignals ermöglicht.
Mittels des Haltesignals ist es diesem Initialwert- Erzeugungsabschnitt 50A möglich z. B. die Zahl der Steuervorgänge B in Fig. 5 als die unmittelbar vorangegangene Zahl von Steuervorgängen zu verwenden, wobei darauffolgende Initialwerte k[n] wiederholt als gleiche Werte ausgegeben werden. Das bedeutet, indem die Initialwerte k[n] gleich gemacht werden, ist es möglich die Erzeugung des Ausgangssignals aus der Ausgangsstufen- Phasenverriegelungsschaltung 43 fortzusetzen, selbst wenn das Eingangssignal verlorengeht.
Es ist auch möglich eine Konfiguration zu schaffen, bei welcher dieses Haltesignal angelegt wird an die zweite Phasenvergleichsschaltung 54 über den durch eine gestrichelte Linie gezeigten Pfad, so daß ein Phasenvergleichs- Ausgangssignal, welches keinen Phasenfehler anzeigt, an den Voreildaten/Nacheildaten-Auswahlabschnitt 51 angelegt wird. Indem dies getan wird, ist es möglich das Schaltsteuersignal für die zweite Frequenzsteuerschaltung 56 mit programmierbarem Verhältnis aus dem Mittelsteuerzähler 52 zu nehmen, als Angabe der unmittelbar vorangegangenen Schaltperiode, so daß die Erzeugung des 1,544 MHz Ausgangssignals fortgesetzt wird.
Während die oben beschriebenen ersten, zweiten und dritten Ausführungen für den Fall vorgesehen sind, bei welchem das Ausgangssignal ungefähr gleich dem Eingangssignal ist, ist es möglich einen Frequenzteiler oder anderes Mittel zu verwenden, um die Beziehungen für unterschiedliche Frequenzen zu schaffen. Es ist auch möglich ein Bandpaßfilter vorzusehen, zum Zweck der weiteren Unterdrückung von Ausgangssignal-Flackern, welches das Schalten zwischen der Division durch 33 und der Division durch 34 in der zweiten Frequenzteilungs-Schaltung 56 mit programmierbarem Verhältnis begleitet. Es ist auch möglich eine Phasenverriegelungsschaltung (Phasenverriegelungs-Schleife) vorzusehen, zum Zweck der Unterdrückung des Flackerns.
Wie oben beschrieben hat die vorliegende Erfindung eine Eingangsstufen-Phasenverriegelungsschaltung 2, welche eine erste Phasenvergleichsschaltung 1 hat, die die Phase des ersten frequenzgewandelten Ausgangssignals mit der Phase des Eingangssignals vergleicht, einen Verarbeitungsabschnitt 3, welcher die Frequenzkomponente des Eingangssignals auf der Grundlage des Phasenvergleichs-Ausgangssignals aus der ersten Phasenvergleichsschaltung 1 bestimmt, und eine Ausgangsstufen- Phasenverriegelungsschaltung 5, welche eine zweite Phasenvergleichsschaltung 4 hat, die die Phase des zweiten frequenzgewandelten Ausgangssignals mit der Phase des Eingangssignals vergleicht, wobei die Erfindung in der Lage ist, ein Ausgangssignal bereitzustellen, welches die Frequenz des Eingangssignals mittels der Eingangsstufen- Phasenverriegelungsschaltung 2 verfolgt, und die Phase des Eingangssignals mittels der Ausgangsstufen- Phasenverriegelungsschaltung 5 verfolgt. Sie kann daher angewendet werden auf Nebenstationen in synchron gemultiplexten Übertragungssystemen, und hat bei dieser Anwendung den Vorteil, daß sie in der Lage ist ein stabiles Taktsignal zu erzeugen, welches auf das aus einer Leitstation empfangenen Taktsignal verriegelt ist. Sie hat auch den Vorteil, daß sie in der Lage ist vollkommen mit Digitalschaltungen implementiert zu werden, was die Miniaturisierung erleichtert.

Claims

1. Phasenverriegelte Oszillatorschaltung, umfassend:

eine Eingangsstufen-Phasenverriegelungsschaltung (2), welche die Phase eines ersten frequenzgewandelten Ausgangssignals, das durch Frequenzteilung abgeleitet wird, mit der Phase eines Eingangssignals mittels einer ersten Phasenvergleichsschaltung (1) vergleicht, und welche eine Rückkoppelschleife hat, die die Phase des ersten frequenzgewandelten Ausgangssignals regelt;

einen Verarbeitungsabschnitt (3), welcher die Frequenzkomponente des Eingangssignals auf der Grundlage des Phasenvergleichs-Ausgangssignals der ersten Phasenvergleichsschaltung (1) bestimmt; und

eine Ausgangsstufen-Phasenverriegelungsschaltung (5), welche die Phase eines zweiten frequenzgewandelten Ausgangssignals, das durch Frequenzteilung abgeleitet wird, mit der Phase des Eingangssignals mittels einer zweiten Phasenvergleichsschaltung (4) vergleicht, und welche eine Rückkoppelschleife hat, die die Phase des zweiten frequenzgewandelten Ausgangssignals auf der Grundlage des Phasenvergleichs-Ausgangs der zweiten Phasenvergleichsschaltung (4) und des verarbeiteten Ausgangssignals aus dem Verarbeitungsabschnitt (3) regelt,

dadurch gekennzeichnet, daß

der Verarbeitungsabschnitt (3) eine Frequenzmittelwert- Berechnungsschaltung (29) enthält, welche die mittlere Frequenz des Eingangssignals bestimmt, auf der Grundlage des Phasenvergleichs-Ausgangssignals der ersten Phasenvergleichsschaltung (1) und der Eingangsstufen- Phasenverriegelungsschaltung (2).

2. Phasenverriegelte Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitkonstante der Eingangsstufen-Phasenverriegelungsschaltung (2) kürzer ist als die Zeitkonstante der Ausgangsstufen- Phasenverriegelungsschaltung (5).

3. Phasenverriegelte Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Eingangsstufen- Phasenverriegelungsschaltung (2) eine erste Frequenzteilungsschaltung (25) mit programmierbarem Verhältnis hat, welche das erste frequenzgewandelte Ausgangssignal erzeugt, und einen ersten Voreil/Nacheil- Steuerabschnitt (26), welcher die Schaltsteuerung des Frequenzteilungs-Verhältnisses der ersten Frequenzteilungs-Schaltung (25) mit programmierbarem Verhältnis durchführt, auf der Grundlage des Phasenvergleichs-Ausgangssignals der ersten Phasenvergleichsschaltung (1).

4. Phasenverriegelte Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangsstufen- Phasenverriegelungsschaltung (5) die zweite Phasenvergleichsschaltung (4) hat, eine zweite Frequenzteilungs-Schaltung (32) mit programmierbarem Verhältnis, welche das zweite frequenzgewandelte Ausgangssignal erzeugt, und einen zweiten Voreil/Nacheil- Steuerabschnitt (33), welcher die Schaltsteuerung des Teilungsverhältnisses der zweiten Frequenzteilungs- Schaltung (32) mit programmierbarem Verhältnis auf der Grundlage des Phasenvergleichs-Ausgangssignals der zweiten Phasenvergleichsschaltung (4) und des verarbeiteten Ausgangssignals des Verarbeitungsabschnitts (3) durchführt.

5. Phasenverriegelte Oszillatorschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Phasenvergleichsschaltung (1) der Eingangsstufen- Phasenverriegelungsschaltung (2) konfiguriert ist zu erfassen ob die Phase des ersten frequenzgewandelten Ausgangssignals bezüglich des Eingangssignals voreilt oder nacheilt.

6. Phasenverriegelte Oszillatorschaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Verarbeitungsabschnitt (3) einen Zähler (27) hat, welcher entweder das Voreil- oder das Nacheil-Phasenvergleichs-Ausgangssignal aus der ersten Phasenvergleichsschaltung (1) der Eingangsstufen- Phasenverriegelungsschaltung (2) zählt, und einen Mittelwert-Berechnungsabschnitt (29), welcher den Zeitmittelwert des Zählwerts des Zählers (27) bestimmt.

7. Phasenverriegelte Oszillatorschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Phasenvergleichsschaltung (4) der Ausgangsstufen- Phasenverriegelungsschaltung (5) konfiguriert ist, um zu erfassen ob die Phase des zweiten frequenzgewandelten Ausgangssignals bezüglich des Eingangssignals voreilt oder nacheilt.

8. Phasenverriegelte Oszillatorschaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das erste frequenzgewandelte Ausgangssignal der Eingangsstufen- Phasenverriegelungsschaltung (2) und das zweite frequenzgewandelte Ausgangssignal der Ausgangsstufen- Phasenverriegelungsschaltung (5) abgeleitet werden unter Verwendung der ersten und zweiten Frequenzteilungsschaltungen mit programmierbarem Verhältnis (25, 32), um die Frequenz des Ausgangssignals aus einem Festfrequenz-Oszillator (30) zu teilen.

9. Phasenverriegelte Oszillatorschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das verarbeitete Ausgangssignal, das an die Ausgangsstufen- Phasenverriegelungsschaltung (5) aus dem Verarbeitungsabschnitt (3) angelegt wird, mittels eines Haltesignals fixiert wird.