JP3275222B2

JP3275222B2 - 位相同期発振器

Info

Publication number: JP3275222B2
Application number: JP03432494A
Authority: JP
Inventors: 充己谷口
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-03-04
Filing date: 1994-03-04
Publication date: 2002-04-15
Anticipated expiration: 2017-04-15
Also published as: DE69527321D1; EP0670635A2; DE69527321T2; EP0670635B1; JPH07245562A; EP0670635A3; US5867544A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力信号の位相に同期
化させ、且つ安定な出力信号を得ることができる位相同
期発振器に関する。同期多重伝送システム等に於いて
は、主局から従属局へクロック信号を供給し、従属局は
受信したクロック信号に位相同期させたクロック信号を
発生し、そのクロック信号を用いて多重化データの伝送
処理を行うものである。その場合、従属局に於いては、
主局からのクロック信号に位相同期化させてクロック信
号を発生させる位相同期発振器を設けることになる。こ
の位相同期発振器の安定化と小型化とが要望されてい
る。

【０００２】

【従来の技術】図１１は従来例の説明図であり、１０１
は発振周波数が固定の発振器、１０２は位相比較器、１
０３はパルスの挿入，削除により位相を制御する位相制
御回路、１０４はループフィルタ、１０５，１０６はＭ
分周する分周器、１０７はＬ分周する分周器である。

【０００３】入力信号周波数及び出力信号周波数をｆ₀
とすると、位相比較器１０２に於いては、ｆ₀／Ｍの周
波数の信号について位相を比較し、位相比較出力信号を
ループフィルタ１０４を介して位相制御回路１０３に加
える。この位相制御回路１０３は、周波数２Ｌｆ₀の発
振器１０１の出力信号を、Ｌｆ₀の周波数としてパルス
の挿入削除を行うことにより、位相を制御するものであ
る。

【０００４】図１２は位相制御動作の説明図であり、
（ａ）は発振周波数が固定の発振器１０１の出力信号、
（ｂ）はパルスの挿入，削除を行わない場合の位相制御
回路１０３の出力信号、（ｃ）はパルスを挿入した場合
の位相制御回路１０３の出力信号、（ｄ）はパルスを削
除した場合の位相制御回路１０３の出力信号を示す。

【０００５】即ち、位相比較器１０２に於いて、それぞ
れＭ分周した入力信号と出力信号との位相を比較し、出
力信号の位相が遅れている場合は、その位相比較出力信
号に応じて、位相制御回路１０３に於いて（ｃ）に示す
ようにパルスを挿入することにより、点線位置のパルス
の位相が矢印で示すように進むことになる。又これと反
対に、出力信号の位相が進んでいる場合は、位相比較出
力信号に応じて、位相制御回路１０３に於いて（ｄ）に
示すようにパルスを削除することにより、点線位置のパ
ルスの位相を矢印で示すように遅らせることになる。こ
のような制御により、入力信号の位相に同期化させた出
力信号を得ることができる（例えば、米国特許第４，８
０３，６８０号〔Ｒokrgo et al.,"Ｄestuffing Ｃircu
it witha Ｄigital Ｐhase−Ｌocked Ｌoop" 〕参
照）。

【０００６】図１３は従来例の説明図であり、一次巡回
型のループフィルタ１１４を設けた場合を示し、１１１
は発振器、１１２は位相比較器、１１３は位相制御回
路、１１５，１１６はＭ分周する分周器、１１７はＬ分
周する分周器、１１８はアップダウン・カウンタ、１１
９はカウンタ制御部である。

【０００７】ループフィルタ１１４は、位相比較器１１
２の位相比較出力信号が進み位相を示すか遅れ位相を示
すかに応じて、アップダウン・カウンタ１１８にアップ
カウントさせるか又はダウンカウントさせるかを制御
し、そのカウント内容が予め定めた例えばＮとなると、
カウンタ１１８をリセットし、且つ位相制御回路１１３
に於けるパルスの挿脱を制御するものである。例えば、
出力信号がＮ回連続して進み位相であると、カウンタ１
１８はリセットされると共に、位相制御回路１１３に於
いてパルスを削除し、それによって出力信号位相を遅ら
せて、入力信号に出力信号の位相を同期化させるもので
ある（例えば、前記米国特許又は、小川他「ディジタル
位相同期系を用いたスタッフジッタの抑圧」，信学論，
'７７／７，Ｖｏｌ．Ｊ６０−Ｂ，Ｎｏ．７，pp461 〜
468 参照）。

【０００８】図１４は従来例の説明図であり、二次型の
ループフィルタ１２４を設けた場合を示し、１２１は発
振器、１２２は位相比較器、１２３は位相制御回路、１
２５，１２６はＭ分周する分周器、１２７はＬ分周する
分周器、１２８は一次型フィルタ、１２９は二次型フィ
ルタ、１３０，１３２，１３４はアップダウン・カウン
タ、１３１，１３３はカウンタ制御部、１３５はレート
マルチプライヤ、１３６はオア回路である。

【０００９】一次型フィルタ１２８からオア回路１３６
を介して位相制御回路１２３を前述の図１３に示す構成
の場合と同様に制御し、二次型フィルタ１２９により位
相制御回路１２３に於ける制御を平均化させて、出力信
号のジッタを抑圧しようとするものである（例えば、前
記米国特許参照）。

【００１０】又入力信号と出力信号との位相を、多値量
子化位相比較器を用いた位相同期ループ回路も知られて
いる。即ち、入力信号と出力信号との位相の遅れ進みの
判定のみでなく、遅れ量又は進み量を示す位相比較出力
信号を用いて、位相同期化するものである（例えば、鈴
木他「多値量子化位相比較器を用いた全ディジタル線
形ＰＬＬ」，信学論， '８２／３，Ｖｏｌ．Ｊ６５−
Ｂ，Ｎｏ．３，pp317 〜323 参照）。

【００１１】

【発明が解決しようとする課題】ディジタルＰＬＬ（位
相同期ループ回路）は、高安定且つ無調整化が可能であ
り、ＬＳＩ（大規模半導体集積回路）化にも適している
から、小型化することが可能である。又周波数安定度の
高いＰＬＬを構成しようとする場合、ループ帯域幅を狭
くし、又ループ利得を小さくして、伝送路等による入力
信号の変動の影響を排除することが必要である。

【００１２】しかし、ループ帯域幅を狭くし、ループ利
得を小さくした場合、そのＰＬＬは周波数追従特性が低
下し、入力周波数が大きく変化した場合には、同期外れ
を生じる場合がある。即ち、広い周波数引込み範囲を有
するＰＬＬを構成することができなくなる。又ループ帯
域幅を狭くした状態で、ループ利得を大きくした場合
は、ダンピング・ファクタが悪くなり、それによって、
出力周波数が安定しなくなる問題がある。

【００１３】又反対に、ループ帯域幅を広くした場合
は、伝送路等による入力周波数の僅かな変化にも追従し
てしまう為、高安定なＰＬＬを構成することができなく
なる。即ち、ＰＬＬは前述のような相反する特性を持つ
ものであるから、所要の安定度（５×１０^-9程度）を満
足するものが実現されていない。目標特性としては、周
波数引込み範囲が±２０ｐｐｍ、短期安定度が５×１０
^-9、ジッタ耐力が１．５ＵＩ（Ｕnit Ｉnterval ）で１
０〜１５０Ｈｚ程度が要望され、且つ小型で高精度な制
御を可能とする為に、リニアな位相差検出、周波数検出
並びに周波数制御を行う必要がある。しかし、前述の各
従来例は、このような要求を満足する特性を得ることは
できなかった。

【００１４】又前述のように、高い安定度と広い周波数
引込み範囲との矛盾した条件に於いて、アナログＰＬＬ
はその実現の限界を超えたものとなっている。又ディジ
タル回路は、離散的な値を取扱うものであるから、アナ
ログ回路に匹敵するようなリニアな制御を行うことがで
きないとされている。本発明は、ディジタルＰＬＬに於
いて等価的にリニアな制御を可能とし、高安定且つ高精
度の位相同期発振器を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明の位相同期発振器
は、図１を参照して説明すると、（１）一定の発振周波
数の発振器１の出力信号と入力信号とを加え、前記出力
信号を分周した信号と前記入力信号との位相を比較し
て、前記出力信号の分周比を制御する入力段位相同期ル
ープ回路２と、前記発振器１の出力信号を分周した信号
と前記入力信号との位相を比較して求めた位相比較情報
の一定時間毎の平均値を前記入力信号の平均周波数情報
として出力する平均周波数計算部３と、前記発振器１の
出力信号と、前記平均周波数計算部３からの平均周波数
情報と、前記入力信号とを加え、前記平均周波数情報に
より前記入力信号の周波数と前記発振器１の出力信号を
分周した信号の周波数とをほぼ一致させるように前記発
振器１の出力信号を分周する分周比を制御した後、前記
入力信号と前記発振器１の出力信号を分周した信号との
位相を比較した位相比較出力信号により前記発振器１の
出力信号を分周する分周比を制御して、前記入力信号に
位相同期した信号を出力する出力段位相同期ループ回路
４とを備えている。

【００１６】又（２）入力段位相同期ループ回路２は、
発振器１の出力信号を分周する可変分周器５と、この可
変分周器５の分周出力信号と入力信号を分周した信号と
の位相を比較する位相比較器６と、この位相比較器６の
位相比較出力信号を基に可変分周器５の分周比を切替
え、且つ位相比較情報を平均周波数計算部３に加える分
周制御部７とを有するものである。

【００１７】又（３）平均周波数計算部３は、入力段位
相同期ループ回路２の分周制御部７からの位相比較情報
による進み制御数又は遅れ制御数をカウンタとする制御
数カウンタ８と、この制御数カウンタ８の所定時間毎の
カウント数を順次記憶する複数段の領域を有するメモリ
９と、このメモリ９の複数段の領域に格納されたカウン
ト数の平均値を求めて入力信号の平均周波数情報とする
平均値算出部１０とを有するものである。

【００１８】又（４）メモリ９は、制御数カウンタ８の
カウント数を順次格納して平均値を求める為の複数段の
領域の前段に、複数段の領域からなる保護領域を設け、
この保護領域を介して制御数カウンタ８のカウント数
を、平均値を求める為の複数段の領域へシフトして順次
格納する構成とすることができる。

【００１９】又（５）平均値算出部１０は、前記制御数
カウンタ８のカウント数をメモリ９に入力する毎に、メ
モリ９の複数段の領域に格納されたカウント数の平均値
を求める構成とすることができる。

【００２０】又（６）出力段位相同期ループ回路４は、
入力信号又はこの入力信号を分周した信号と、同期化出
力信号又はこの同期化出力信号を分周した信号との位相
を比較する位相比較器１１と、発振器１の出力信号を分
周する可変分周器１２と、位相比較器１１の位相比較出
力信号と平均周波数計算部３からの平均周波数情報とを
基に、可変分周器１２の分周比を制御する分周制御部１
３とを備えている。

【００２１】又（７）出力段位相同期ループ回路４は、
位相比較器１１の位相比較出力信号を一定時間積分して
順次書込むメモリと、このメモリに格納された複数回の
積分値を平均化して平均位相を求める平均位相差算出部
と、この平均位相差算出部からの平均位相差にゲインを
乗じてオフセット値を求めるオフセット算出部と、この
オフセット算出部からのオフセット値を平均周波数計算
部３からの平均周波数情報による中心制御値に加算して
可変分周器１３の分周比を制御する制御値とする構成を
備えている。

【００２２】又（８）出力段位相同期ループ回路４は、
中心制御値とオフセット値とを加算し、更に正負複数種
類の微小値を、平均位相差に応じて選択して加算し、加
算出力を可変分周器１３の分周比を制御する制御値とす
る構成を備えている。

【００２３】又（９）出力段位相同期ループ回路４は、
正負複数種類の微小値を、平均位相差算出部からの平均
位相差に対応して選択し、中心制御値とオフセット値と
を加算した値に更に加算し、可変分周器１３の分周比を
制御する制御値とする構成を備えている。

【００２４】又（１０）出力段位相同期ループ回路４
は、入力信号の周波数変化に伴う平均周波数情報による
中心制御値の変化に対して、変化分に１以下の値のゲイ
ンを乗算して加算する構成を備えている。

【００２５】又（１１）出力段位相同期ループ回路４
は、入力信号にほぼ同期し、位相差が所定値以下に小さ
くなった時に、オフセット値を零とし、平均位相差に対
応して選択した正負複数種類の微小値を中心制御値に監
査する構成を備えている。

【００２６】又（１２）出力段位相同期ループ回路４
は、位相比較器１１の位相比較出力信号を加えるメモリ
を含むループフィルタの時定数を長く且つループゲイン
を低く設定し、平均周波数情報による中心制御値が所定
値以上変化した時に、周波数同期が外れたことを示す周
波数ロックアラーム信号を出力する構成を備えている。

【００２７】又（１３）出力段位相同期ループ回路４
は、周波数ロックアラーム信号を出力した時に、位相比
較器１１及びループフィルタを構成するメモリのデータ
を総てリセットする構成を備えている。

【００２８】又（１４）出力段位相同期ループ回路４
は、周波数ロックアラーム信号を出力した時に、中心制
御値の更新を継続し、この中心制御値に対応する周波数
と平均周波数情報による周波数との差分が所定値以下と
なった時に、周波数ロックアラーム信号の出力を停止さ
せる構成を備えている。

【００２９】又（１５）出力段位相同期ループ回路４
は、位相比較器１１に於ける位相比較結果が一定値以上
の時に、位相外れ状態と判定し、周波数ロックアラーム
信号を出力するトリガとする構成を備えている。

【００３０】又（１６）出力段位相同期ループ回路４の
位相比較器１１は、入力信号と可変分周器１２の出力信
号とをサンプリングクロック信号により同期化した後、
位相を比較して多値量子化する構成を備えている。

【００３１】又（１７）出力段位相同期ループ回路４の
位相比較器１１は、入力信号と可変分周器１２の出力信
号との位相比較出力信号を、この位相比較出力信号に対
して順次位相がずれる状態となるサンプリングクロック
信号を用いてサンプリングし、このサンプリングによる
出力信号の合成値を基に、位相差を求める構成を備えて
いる。

【００３２】又（１８）出力段位相同期ループ回路４
は、ジッタ振幅或いはジッタ周波数を検出するジッタ検
出部を備え、このジッタ検出部により検出したジッタ周
波数が低い場合或いはジッタ振幅が大きい場合は、位相
比較器１１の位相比較出力信号を加えるループフィルタ
の時定数を長くし、ジッタ周波数が高い場合或いはジッ
タ振幅が小さい場合は、ループフィルタの時定数を短く
するように制御する構成を備えている。

【００３３】又（１９）出力段位相同期ループ回路４
は、ジッタ検出部により検出したジッタ周波数或いはジ
ッタ振幅に対応して、ループフィルタの時定数を複数段
階に切替える構成を備えている。

【００３４】又（２０）ホールドオーバ信号により、平
均周波数計算部３のメモリ９の内容の更新を停止し、且
つ出力段位相同期ループ回路４の位相比較器１１に於け
る位相比較動作を停止し、可変分周器１２の分周出力周
波数を維持させる構成を備えている。

【００３５】

【作用】

（１）入力段位相同期ループ回路２は、発振器１の出力
信号を分周した信号と入力信号との位相を比較し、その
位相比較結果に応じて可変分周器５の分周比を制御し
て、位相を同期化するものである。又平均周波数計算部
３は、位相比較情報を基に入力信号の平均周波数を求め
る。例えば、位相比較情報が継続して進み位相を示す時
は、入力信号の平均周波数が低くなった場合に相当し、
遅れ位相を示す時は、入力信号の平均周波数が高くなっ
た場合に相当することになる。又出力段位相同期ループ
回路４は、発振器１の出力信号を分周した信号と入力信
号との位相を比較して平均位相差を求め、この平均位相
差と平均周波数情報による中心制御値とを基に可変分周
器１２の分周比を制御して、入力信号の位相に同期した
出力信号を得るものである。

【００３６】（２）又入力段位相同期ループ回路２は、
発振器１の出力信号を可変分周器５により分周し、位相
比較器６に於いて入力信号の位相と比較し、分周制御部
７は、進み位相又は遅れ位相を示す位相比較出力信号を
基に可変分周器５の分周比を制御して、入力信号の位相
に同期化させる。

【００３７】（３）又平均周波数計算部３は、分周制御
部７からの位相比較情報を基に、入力信号の平均周波数
を求めるものであり、進み制御数と遅れ制御数とを含む
位相比較情報の中の所定時間内の例えば進み制御数を制
御数カウンタ８によってカウントし、メモリ９に順次格
納し、平均値算出部１０に於いてメモリ９に格納された
複数のカウント内容の平均値を求める。この平均値は平
均周波数に対応した値を示す。

【００３８】（４）又出力段位相同期ループ回路４は、
可変分周器１２により分周した発振器１の出力信号と入
力信号との位相、或いはそれらを更にそれぞれ分周した
信号の位相を位相比較器１１に於いて比較し、平均位相
差を求める。分周制御部１３は、この平均位相差と、平
均周波数計算部３からの平均周波数情報とを基に、可変
分周器１２の分周比を制御し、入力信号の位相に同期化
し、且つジッタを抑圧した出力信号を得ることができ
る。

【００３９】

【実施例】図２は本発明の説明図であり、２１は発振
器、２２は入力段位相同期ループ回路、２３は平均周波
数計算部、２４は出力段位相同期ループ回路、２５は可
変分周器、２６は位相比較器、２７は分周制御部、２８
は進み制御数カウンタ、２９はメモリ、２９ａは平均値
算出領域、２９ｂは保護領域、３０は平均値算出部、３
１は位相比較器、３２は可変分周器、３３は積分回路、
３４はメモリ、３５は平均位相差算出部、３６はオフセ
ット算出部、３７は中心制御値処理部、３８は加算器、
３９は±Δｆ算出部、４０は平均制御部である。

【００４０】積分回路３３とメモリ３４と平均位相差算
出部３５とオフセット算出部３６と中心制御値処理部３
７と加算器３８と±Δｆ算出部３９と平均制御部４０と
により、図１の分周制御部１３を構成した場合を示し、
又平均周波数計算部２３のメモリ２９を、複数段の平均
値算出領域２９ａと複数段の保護領域２９ｂとにより構
成した場合を示す。

【００４１】発振器２１は、例えば、５１．８４ＭＨｚ
の発振周波数を有し、入力信号は、例えば、１．５４４
ＭＨｚの場合を示す。従って、可変分周器２５，３２
は、例えば、３３分周と３４分周とに切替える構成を有
するものである。即ち、５１．８４ＭＨｚ÷３３＝１．５７１ＭＨｚ（＋１７，
４２８ｐｐｍ）５１．８４ＭＨｚ÷３４＝１．５２５ＭＨｚ（−１２，
４９６ｐｐｍ）となり、例えば、１０回の３３分周に対して３４分周を
１３回行い、平均化することにより、５１．８４ＭＨｚ
を１．５４４ＭＨｚに分周することができる。それによ
って、入力信号に対して、±１０，０００ｐｐｍ（±１
％）以上の広い周波数範囲にわたって追従させることが
できる。

【００４２】入力段位相同期ループ回路２２は、可変分
周器２５により分周した発振器２１の出力信号と入力信
号との位相を位相比較器２６により比較し、その位相比
較出力信号を分周制御部２７に加え、分周制御部２７は
可変分周器２５の分周比を、位相比較出力信号が進み位
相を示す時は３４分周、遅れ位相を示す時は３３分周に
制御する。１クロック信号毎の位相の進み，遅れを示す
位相比較情報を分周制御部２７から平均周波数計算部２
３に加える。

【００４３】平均周波数計算部２３は、１クロック信号
毎の位相比較情報をメモリに書込んで、平均値を求める
ことも可能であるが、メモリ容量が比較的大きくなるか
ら、一定時間、例えば、０．５秒間計数し、その結果を
メモリ２９に加える場合を示している。又０．５秒は、
分周クロック信号で、７７２，０００クロック数とな
り、０．５秒間に於ける分周制御による進み制御数と遅
れ制御数との和は一定の７７２，０００となる。従っ
て、進み制御数のみを進み制御数カウンタ２８によりカ
ウントすることにより、分周した発振器２１の出力信号
に対する入力信号の位相の状態が判ることになる。な
お、遅れ制御数のみをカウントする遅れ制御数カウンタ
とすることも勿論可能である。

【００４４】前述のように、進み制御数カウンタ２８に
より、０．５秒間の位相比較情報を計数し、例えば、１
６秒間の平均をとる為に、メモリ２９の平均値算出領域
２９ａを３２段構成とする。従って、この場合の制御精
度は、１／５１．８４〔ＭＨｚ〕／１６〔秒〕＝１．２
〔ｎｓ〕＝０．００１２〔ｐｐｍ〕となる。又メモリ２
９はアドレス制御或いはシフトクロック信号によって３
２段の平均値算出領域２９ａ内に進み制御数カウンタ２
８のカウント内容を順次シフトし、その平均値算出領域
２９ａのカウント内容を平均値算出部３０に於いて加算
した後割算して平均値を求める。

【００４５】又入力信号断の場合、ホールドオーバ信号
をメモリ２９と±Δｆ計算部３９とに加え、メモリ２９
に於ける更新を停止し、且つ±Δｆ計算部３９の±Δｆ
を零とする。それによって、可変分周器３２からその時
点の周波数を維持して出力することができる。又±Δｆ
は、制御精度の倍数として、例えば、±３（±０．００
１２ｐｐｍ×ｎ，ｎ＝３）とすることができる。又入力
信号断と同時にメモリ更新停止の制御が可能の場合は、
保護領域２９ｂを設けなくても平均値算出領域２９ａの
更新を停止できるが、入力信号断検出によるメモリ更新
停止命令が、外部からソフトウェアの制御によって行わ
れる場合は、平均値算出領域２９ａの前段に、保護領域
２９ｂを例えば３段（０．５秒毎にカウント内容を書込
むから、３段で１．５秒の長さに相当する）設けて、メ
モリ更新停止の遅延による平均値算出に於ける問題を回
避することができる。

【００４６】又平均値算出部３０に於いて進み制御数の
平均値を求めることにより、入力信号の平均周波数を求
めることができるもので、例えば、前述のように、進み
制御数と遅れ制御数との和を２３とすると、進み制御数
が１３の場合に、即ち、１６秒間に於ける進み制御数の
平均値が１３／２３の時に、入力信号の平均周波数は
１．５４４ＭＨｚであることが判る。

【００４７】平均値算出部３０に於いて求めた値を平均
周波数情報として出力段位相同期ループ回路２４に入力
する。出力段位相同期ループ回路２４は、中心制御値処
理部３７に於いて平均周波数計算部２３からの平均周波
数情報を中心制御値とし、加算器３８に加える。又位相
比較器３１は、可変分周器３２の分周出力信号と入力信
号との位相を比較するもので、例えば、１．５４４ＭＨ
ｚの周波数帯に於ける位相比較ではなく、１６分周した
９６．５ｋＨｚの周波数帯に於いて位相比較を行うこと
ができる。

【００４８】又位相比較出力信号を積分回路３３に於い
て一定時間、例えば、０．０４２４秒間積分し、その積
分出力信号をメモリ３４に書込む。このメモリ３４は、
例えば、１２段構成（０．０４２４秒×１２＝１．０１
７６秒）とし、０．０４２４秒間の積分出力信号を順次
シフトして１２回分メモリ３４に書込み、その１２回分
の積分出力信号を平均位相差算出部３５に於いて合計
し、その合計出力信号を１／１２として平均位相差とす
る。

【００４９】又オフセット算出部３６は、平均値位相差
にゲインを乗算して位相同期を行う為のオフセット値を
算出する。このオフセット値を中心制御値処理部３７か
らの中心制御値に加算器３８に於いて加算し、出力段位
相同期ループ回路２４の制御値とする。

【００５０】中心制御値の更新時間（０．５秒）に同期
して、最終制御値を求めることになるが、中心位相付近
に於ける位相制御は、低ゲインで頻繁に行う必要がある
為、最終制御値に対して、微小値の±Δｆ（例えば、±
３＝±０．００３６ｐｐｍ）の＋Δｆか−Δｆかを、平
均位相差を算出する毎に選択して加算する。即ち、加算
器３８の加算出力信号を、±Δｆ算出部３９を介して平
均制御部４０に加え、平均位相差算出部３５からの選択
信号に従って、＋Δｆか−Δｆかを選択して、最終制御
値に加算する。この場合、＋Δｆと−Δｆとの２種類の
微小値を用いて選択する場合を示すが、更に多数の異な
る値の微小値を選択できるように構成することも可能で
ある。

【００５１】平均制御部４０に於いては、平均位相差に
対応した＋Δｆ又は−Δｆを選択加算した制御値を平均
化して可変分周器３２を制御するものである。この可変
分周器３２は、発振器２１からの５１．８４ＭＨｚの信
号を３３分周又は３４分周するものであり、５１．８４
ＭＨｚの１パルス分（１９．２９ｎｓ）のジッタを有す
ることになるが、この場合のジッタ成分は高周波成分の
みとなるから、図示を省略した次段のバンドパス・フィ
ルタ或いはアナログ位相同期ループ回路によって容易に
ジッタを抑圧することができる。

【００５２】図３は本発明の実施例の制御値計算の説明
図であり、発振器２１の出力信号と入力信号とを入力段
位相同期ループ回路２２に加えて位相同期化を行わせ、
その時の位相比較情報を平均周波数計算部２３に加えて
入力信号の平均周波数を求め、その平均周波数情報を出
力段位相同期ループ回路２４の中心制御値処理部３７に
加えて、中心制御値とするものであり、その場合の平均
周波数に対応する値をそのまま中心制御値として処理す
ると、入力信号の切替え等による中心周波数の変化が急
激となる。

【００５３】そこで、出力段位相同期ループ回路２４内
に於いて４１〜４５に示す処理を行うものである。即
ち、平均周波数の変化による前回の中心制御値と今回の
中心制御値との差分を求め、その差分の例えば１／８を
ゲイン１とする（４１）。この場合、差分を割る値は８
以外の値とすることも可能である。そして、前回の中心
制御値にゲイン１を加算して、今回の中心制御値とする
（４２）。従って、入力信号の周波数の急激な変化に対
して、中心制御値を例えば差分の１／８のステップで変
化させることができるから、出力信号の周波数の変化を
滑らかにすることができる。

【００５４】又平均位相差算出部３５，オフセット算出
部３６等により位相誤差を求め（４５）、この位相誤差
に対応したゲイン２（オフセット）を中心制御値に加算
して周波数制御値とする（４３）。この周波数制御値に
よって可変分周器３２の分周比を制御して、発振器２１
の出力信号を分周する（４４）。又位相誤差が小さくな
る方向の制御が行われる場合のみゲイン１を出力し、位
相誤差が助長される方向の制御が行われる場合は、ゲイ
ン１を零とするように、位相誤差に対応して、点線で示
す経路によってゲイン１を算出する構成を制御すること
ができる。又位相誤差が所定値以下に減少した時はゲイ
ン２を零とすることができる。

【００５５】図４は本発明の実施例の分周制御部の要部
説明図であり、２２は入力段位相同期ループ回路、２３
は平均周波数計算部、３１は位相比較器、４６は差分算
出部、４７はゲイン算出部、４８は周波数ロックアラー
ム回路、４９はゲイン制御部、５０は中心制御値算出
部、５１は中心制御値更新部、５２は周波数制御値算出
部、５３はループフィルタ、５４はゲイン算出部、５５
は周波数制御値比較部、５６，５７は初期値計算部、５
８，５９はアンド回路、６０はオア回路である。

【００５６】位相比較器３１は、例えば、１．５４４Ｍ
Ｈｚの入力信号を１６分周して９６．５ｋＨｚとし、又
可変分周器３２（図２参照）の出力信号を１６分周して
９６．５ｋＨｚとして位相比較を行い、又瞬間位相差が
所定値より大きい場合は、位相同期外れに相当するか
ら、アンロック１信号を出力する構成を有し、又位相比
較出力信号を加えるループフィルタ５３は、メモリ３４
（図２参照）等を含み、位相比較器３１からの位相比較
信号を多値量子化して、平均位相差情報を求め、その平
均位相差情報をゲイン算出部５４に加え、又平均位相差
が所定値より大きい場合は、位相同期外れに相当するか
ら、アンロック２信号を出力する。又平均位相差が何れ
の方向かを示す＋制御信号と−制御信号との何れかを出
力し、＋制御信号をアンド回路５８に加え、又−制御信
号をアンド回路５９に加える。又±Δｆ選択信号を出力
する。この±Δｆ選択信号は平均制御部４０（図２参
照）に加えられる。又瞬間位相差等に対応してループフ
ィルタの時定数（ループフィルタ長）の切替制御を行う
構成を備えている。

【００５７】又平均周波数計算部２３から位相同期外れ
等に基づいたメモリアラーム信号が発生すると、そのメ
モリアラーム信号を周波数ロックアラーム回路４８に加
える。又差分算出部４６は、平均周波数計算部２３から
の平均周波数情報を基に形成した中心制御値と、中心制
御値更新部５１に於ける前回の中心制御値との差分を求
め、その差分情報をゲイン算出部４７に加える。

【００５８】このゲイン算出部４７は、差分算出部４６
からの差分が８以上の場合に、ゲイン＝差分÷８とし、
差分が７以下の場合に、ゲイン＝１として出力する。又
差分の正負に応じて、ゲインを中心制御値に加算するか
減算するかを示す＋ゲイン制御信号又は−ゲイン制御信
号を出力し、＋ゲイン制御信号をアンド回路５８に、又
−ゲイン制御信号をアンド回路５９にそれぞれ加える。

【００５９】又ゲイン算出部４７からのゲインが加えら
れるゲイン制御部４９は、オア回路６０からの制御信号
に応じて、ゲイン＝差分÷８をゲイン１信号とするか、
又はゲイン＝１をゲイン１信号とするかを選択出力して
中心制御値算出部５０に加える。又周波数ロックアラー
ム回路４８は、平均周波数計算部２３からのメモリアラ
ーム信号により、位相同期外れと判定して周波数ロック
アラーム信号ＦＬＡを出力する。

【００６０】この周波数ロックアラーム信号ＦＬＡによ
り、位相比較器３１は位相比較動作を停止し、又ループ
フィルタ５３は、メモリ等の内部回路をリセットし、又
ゲイン算出部５４は、ゲイン２信号を零とする。このゲ
イン２信号は、ループフィルタ５３からの平均位相差
が、例えば、２０ｎｓ以下を不感帯として零とし、それ
より大きい場合に、平均位相差÷１９．２９〔ｎｓ〕と
する。これは、５１．８４ＭＨｚのクロック信号による
平均位相差を示すカウント数に相当し、図２に於けるオ
フセットに対応する。

【００６１】又周波数ロックアラーム信号ＦＬＡ又は＋
サイン制御信号と＋制御信号との論理積或いは−サイン
制御信号と−制御信号との論理積がオア回路６０からゲ
イン制御部４９に加えられ、それにより、ゲイン制御部
４９はゲイン算出部４７からのゲインを強制的に１とし
て中心制御値算出部５０に加える。即ち、アンド回路５
８，５９の出力信号が“１”となる場合、制御が発散す
る方向に向かう場合であるから、ゲインを強制的に１と
する。この場合、ゲインを零とすることも可能である
が、同期化する為には、零より１の方が安定化する。

【００６２】中心制御値更新部５１は、中心制御値算出
部５０が前回の中心制御値にゲイン１信号を加算して今
回の中心制御値とした値に更新するもので、この中心制
御値に対して、周波数制御値算出部５２に於いてゲイン
算出部５４からのゲイン２信号を加算して周波数制御値
とする。この周波数制御値に対して、初期値計算部５
６，５７に於いて±Δｆを求める。又周波数制御値比較
部５５に於いて前回の周波数制御値と今回の周波数制御
値とを比較し、同一の場合は、初期値計算部５６，５７
に於ける計算は不必要となるから、初期値計算部５６，
５７に対して初期値計算停止信号を加える。同一以外の
場合は、初期値計算部５６，５７に於いて＋Δｆ，−Δ
ｆを計算する。

【００６３】図５は本発明の実施例の出力段位相同期ル
ープ回路の概要説明図であり、６１はｆ＋Δｆ算出部、
６２はｆ−Δｆ算出部、６３はセレクタ、６４はループ
フィルタ、３１は位相比較器（図２及び図３参照）であ
る。平均周波数計算部２３に於いて求めた平均周波数を
ｆとし、前述の初期値計算部５６，５７に於いて求めた
微小値を＋Δｆ，−Δｆとして、ｆ＋Δｆ算出部６１と
ｆ−Δｆ算出部６２とに於いて算出したｆ＋Δｆとｆ−
Δｆとを、ループフィルタ６４からの平均位相差に従っ
てセレクタ６３に於いて選択して出力信号とする。この
出力信号と入力信号とを位相比較器３１に於いて位相比
較し、ループフィルタ６４に於いて前述のように平均位
相差を求める。

【００６４】この場合、平均位相差に従って平均周波数
ｆに微小値の＋Δｆ又は−Δｆを加算した出力信号が得
られ、この出力信号に±Δｆのジッタ成分を含むことに
なるが、これは前述のように高周波成分のみであるか
ら、図示を省略したフィルタ等によって容易に除去する
ことができる。

【００６５】図６は本発明の実施例の位相比較動作説明
図であり、（ａ）は９６．５ｋＨｚに分周した出力信
号、（ｂ）は９６．５ｋＨｚに分周した入力信号、
（ｃ）は位相比較出力信号、（ｄ）は５１．８４ＭＨｚ
のサンプリングクロック信号を示し、（ｅ）は位相比較
出力信号を拡大して示し、（ｆ）＃１〜＃１１はサンプ
リングクロック信号を拡大して示す。

【００６６】前述のように、発振器１１（図２参照）の
出力周波数を５１．８４ＭＨｚとし、入力信号は１．５
４４ＭＨｚとすると、それらは８ｋＨｚを周期として同
期することになり、その間では少しずつ位相がずれる周
波数関係となる。従って、出力段位相同期ループ回路２
４の位相比較器３１（図２又は図３参照）に於いて、例
えば、図６の（ｃ）に示す位相比較出力信号が、（ｅ）
に示すように、５ｎｓの位相差を示す場合、５１．８４
ＭＨｚのサンプリングクロック信号（１９．２９ｎｓ）
によりサンプリングすると、（ｆ）＃１〜＃１１に於け
る白丸印で示すようにサンプリングクロック信号の立上
りで位相比較出力信号をサンプリングしない場合と、黒
丸印で示すようにサンプリングクロック信号の立上りで
位相比較出力信号をサンプリングする場合とが生じる。

【００６７】従って、サンプリングクロック信号の所定
周期内に於ける位相比較出力信号をサンプリングしてカ
ウントし、そのカウント数を平均位相差とすることがで
きる。それによって、位相差をサンプリングクロック信
号の周期１９．２９ｎｓより短い例えば数ｎｓ或いはそ
れ以下の微小な位相差を求めることが可能となる。即
ち、アナログ処理に於けるリニアな位相比較に相当する
精度で位相差を求めることができる。

【００６８】図７は本発明の実施例の位相比較器の説明
図であり、ＦＦ１〜ＦＦ４はＤフリップフロップ、ＦＦ
５，ＦＦ６はＪ−Ｋフリップフロップ、ＡＮＤ１〜ＡＮ
Ｄ４はアンド回路である。ＤフリップフロップＦＦ１〜
ＦＦ４には図示を省略した前述のサンプリングクロック
信号を加え、入力信号Ｒ１と出力信号Ｖ１とをＤフリッ
プフロップＦＦ１〜ＦＦ４によってサンプリングクロッ
ク信号に同期化するものである。

【００６９】アンド回路ＡＮＤ１は、Ｄフリップフロッ
プＦＦ１の非反転出力信号とＤフリップフロップＦＦ２
の反転出力信号とを入力して、入力信号Ｒ１の立上りを
検出するものであり、又アンド回路ＡＮＤ３は、Ｄフリ
ップフロップＦＦ３の非反転出力信号とＤフリップフロ
ップＦＦ４の反転出力信号とを入力して、出力信号Ｖ１
の立上りを検出するものである。又アンド回路ＡＮＤ１
の非反転出力信号をアンド回路ＡＮＤ２とＪ−Ｋフリッ
プフロップＦＦ６のＫ端子とに入力し、アンド回路ＡＮ
Ｄ１の反転出力信号はアンド回路ＡＮＤ４を入力する。
又アンド回路ＡＮＤ３の非反転出力信号をアンド回路Ａ
ＮＤ４とＪ−ＫフリップフロップＦＦ５のＫ端子とに入
力し、反転出力信号をアンド回路ＡＮＤ２に入力する。

【００７０】又アンド回路ＡＮＤ２にＪ−Ｋフリップフ
ロップＦＦ６の反転出力信号を入力し、アンド回路ＡＮ
Ｄ４にＪ−ＫフリップフロップＦＦ５の反転出力信号を
入力するから、アンド回路ＡＮＤ２の出力信号は、入力
信号Ｒ１の立上りから出力信号Ｖ１の立上りまでの期
間、“１”となる。同様に、アンド回路ＡＮＤ４の出力
信号は、出力信号Ｖ１の立上りから入力信号の立上りま
での期間、“１”となる。従って、Ｊ−Ｋフリップフロ
ップＦＦ５の非反転出力信号Ｕ１は、出力信号Ｖ１に対
して入力信号Ｒ１が進み位相で、且つその位相差を示す
信号となる。同様に、Ｊ−ＫフリップフロップＦＦ６Ｋ
の非反転出力信号Ｄ１は、出力信号Ｖ１に対して入力信
号Ｒ１が遅れ位相で、且つその位相差を示す信号とな
る。

【００７１】Ｊ−ＫフリップフロップＦＦ５，ＦＦ６の
非反転出力信号Ｕ１，Ｄ１を位相比較出力信号として、
図６について説明したように、周期１９．２９ｎｓのサ
ンプリングクロック信号によってサンプリングすること
により、数ｎｓ或いはそれ以下の位相差を検出すること
ができる。又この実施例の位相比較器は、構成が比較的
簡単で且つ解析も容易であるから、高精度で且つ安定に
位相比較を行うことができる。

【００７２】図８は本発明の実施例のループフィルタの
制御条件説明図であり、瞬間位相差検出個数と位相差と
ループフィルタ長（ループフィルタの時定数）と最大ワ
ンダとの関係を示し、出力段位相同期ループ回路２４の
位相比較器３１（図２又は図３参照）に於いて、入力信
号と出力信号との瞬間位相差検出個数、即ち、図６につ
いて説明したように、サンプリングクロック信号による
位相比較出力信号のサンプリング数が、７より小さい場
合、７以上の場合、１２以上の場合、１３６以上の場合
について、ループフィルタ長を０．３４ｓ，０．６８
ｓ，１．０２ｓ及び同期外れとする構成の場合を示す。

【００７３】図９は本発明の実施例のループフィルタ長
の制御説明図であり、定常状態、即ち、瞬間位相差検出
個数が＋側又は−側に７より小さい場合、ループフィル
タ長を最小の０．３４秒とする。又瞬間位相差検出個数
が＋側又は−側に１３６以上の場合は、周波数同期外れ
として、アンロック信号を出力する（図４参照）。又定
常状態から瞬間位相差検出個数が増加して＋側又は−側
に７以上となると、ループフィルタ長を０．３４秒から
０．６８秒に直ちに切替える。その状態から更に瞬間位
相差検出個数が増加して＋側又は−側に１２以上となる
と、ループフィルタ長を０．６８秒から直ちに１．０２
秒に切替える。又このループフィルタ長の状態から瞬間
位相差検出個数が減少して、＋側又は−側に１２より小
さく、且つ７以上となると、前の１．０２秒のループフ
ィルタ長を１秒間保持し、瞬間位相差検出個数が＋側又
は−側に１２以上に増加しなければ、ループフィルタ長
を０．６８秒に切替える。同様にして、その状態から瞬
間位相差検出個数が減少して定常状態となった場合も、
前のループフィルタ長を１秒間保持し、定常状態を継続
している場合は、ループフィルタ長を定常状態の０．３
４秒に切替える。この１秒間の保護時間は、システム構
成等に対応して１秒間以外の時間に選定することができ
る。

【００７４】又ジッタ周波数は、位相比較器３１（図２
又は図４参照）に於いて求めた位相比較出力信号の位相
の進み，遅れの交差回数を計数することにより求めるこ
とができるものであり、例えば、図４に示すループフィ
ルタ５３内に、進み位相から遅れ位相に、又は遅れ位相
から進み位相に変化する回数を計数するカウンタを設
け、所定時間内のカウント数を基にジッタ周波数又はワ
ンダ周波数とすることができる。又ジッタ振幅は、位相
差の大きさによって表すことができる。例えば、９６．
５ｋＨｚ毎の位相比較による位相差の最大値をジッタ振
幅とすることができる。

【００７５】このようにして求めた位相差によってルー
プフィルタ長を切替えることができるものであり、図８
に示すように、位相差が１００ｎｓより小さい時は、ル
ープフィルタ長を０．３４ｓとし、１００ｎｓ以上の位
相差では０．６８ｓ、２００ｎｓ以上の位相差では１．
０２ｓに切替え、２５８５ｓｎ以上では同期外れと判定
し、アンロック２信号を出力するように構成することが
できる。

【００７６】図１０はループフィルタ長と振幅との関係
曲線図であり、自然振動は、ループフィルタ長に比例し
て、ピーク・ツウ・ピークの振幅が増大する。又入力ジ
ッタの周波数が１０Ｈｚで振幅がピーク・ツウ・ピーク
で１０００ｎｓの場合、ループフィルタ長を１．０２ｓ
に切替えると、ジッタ振幅はピーク・ツウ・ピークで３
０ｎｓ（±１５ｎｓ）に圧縮されることになる。又入力
ジッタの周波数が１０Ｈｚで振幅がピーク・ツウ・ピー
クで６００ｎｓの場合、ループフィルタ長を０．３４ｓ
とすると、ジッタ振幅はピーク・ツウ・ピークで約４８
ｎｓとなり、ループフィルタ長を０．６８ｓとすると、
ジッタ振幅はピーク・ツウ・ピークで約１６ｎｓとな
る。

【００７７】本発明は、前述の各実施例にのみ限定され
るものではなく、種々付加変更することができるもので
あり、例えば、ループフィルタ５３のループフィルタ長
は、複数段構成のフィルタの段数の切替等によって容易
に切替えることが可能であり、又各部の演算機能等は、
マイクロプロセッサの演算機能によって容易に実現可能
である。

【００７８】

【発明の効果】以上説明したように、本発明は、入力段
位相同期ループ回路２と平均周波数計算部３と出力段位
相同期ループ回路４とを備え、入力段位相同期ループ回
路２に於いて入力信号の周波数に同期した分周信号が得
られるように可変分周器５の分周比を切替え、その可変
分周器５の制御情報を基に平均周波数計算部３に於いて
入力信号の平均周波数を求め、この平均周波数を中心制
御値として、出力段位相同期ループ回路４に於いて、入
力信号の位相に同期し且つジッタを抑圧した出力信号を
得るものであり、入力信号の周波数及び位相に同期した
出力信号を得ることができる。又ディジタル化により半
導体集積回路化が可能となり、小型化を図ることができ
ると共に、無調整で高安定の位相同期発振器を提供でき
る利点がある。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施例の説明図である。

【図３】本発明の実施例の制御値計算の説明図である。

【図４】本発明の実施例の分周制御部の要部説明図であ
る。

【図５】本発明の実施例の出力段位相同期ループ回路の
概要説明図である。

【図６】本発明の実施例の位相比較動作の説明図であ
る。

【図７】本発明の実施例の位相比較器の説明図である。

【図８】本発明の実施例のループフィルタの制御条件説
明図である。

【図９】本発明の実施例のループフィルタ長の制御説明
図である。

【図１０】ループフィルタ長と振幅との関係曲線図であ
る。

【図１１】従来例の説明図である。

【図１２】位相制御動作の説明図である。

【図１３】従来例の説明図である。

【図１４】従来例の説明図である。

【符号の説明】

１発振器２入力段位相同期ループ回路３平均周波数計算部４出力段位相同期ループ回路５可変分周器６位相比較器７分周制御部８制御数カウンタ９メモリ１０平均値算出部１１位相比較器１２可変分周器１３分周制御部

Claims

(57)【特許請求の範囲】

【請求項１】一定の発振周波数の発振器（１）の出力信
号と入力信号とを加え、前記出力信号を分周した信号と
前記入力信号との位相を比較して、前記出力信号の分周
比を制御する入力段位相同期ループ回路（２）と、前記発振器（１）の出力信号を分周した信号と前記入力
信号との位相を比較して求めた位相比較情報の一定時間
毎の平均値を前記入力信号の平均周波数情報として出力
する平均周波数計算部（３）と、前記発振器（１）の出力信号と、前記平均周波数計算部
（３）からの平均周波数情報と、前記入力信号とを加
え、前記平均周波数情報により前記入力信号の周波数と
前記発振器（１）の出力信号を分周した信号の周波数と
をほぼ一致させるように前記発振器（１）の出力信号を
分周する分周比を制御した後、前記入力信号と前記発振
器（１）の出力信号を分周した信号との位相を比較した
位相比較出力信号により前記発振器（１）の出力信号を
分周する分周比を制御して、前記入力信号に位相同期し
た信号を出力する出力段位相同期ループ回路（４）とを
備えたことを特徴とする位相同期発振器。
【請求項２】前記入力段位相同期ループ回路（２）
は、前記発振器（１）の出力信号を分周する可変分周器
（５）と、該可変分周器（５）の分周出力信号と前記入
力信号を分周した信号との位相を比較する位相比較器
（６）と、該位相比較器（６）の位相比較出力信号を基
に前記可変分周器（５）の分周比を切替え、且つ位相比
較情報を前記平均周波数計算部（３）に加える分周制御
部（７）とを有することを特徴とする請求項１記載の位
相同期発振器。
【請求項３】前記平均周波数計算部（３）は、前記入
力段位相同期ループ回路（２）の前記分周制御部（７）
からの位相比較情報による進み制御数又は遅れ制御数を
カウントする制御数カウンタ（８）と、該制御数カウン
タ（８）の所定時間毎のカウント数を順次記憶する複数
段の平均値算出領域を有するメモリ（９）と、該メモリ
（９）の前記平均値算出領域に格納された前記カウント
数の平均値を求めて前記入力信号の平均周波数情報とす
る平均値算出部（１０）とを有することを特徴とする請
求項１記載の位相同期発振器。
【請求項４】前記メモリ（９）は、前記制御数カウン
タ（８）のカウント数を順次格納して平均値を求める為
の複数段の平均値算出領域の前段に、複数段の領域から
なる保護領域を設け、該保護領域を介して前記制御数カ
ウンタ（８）のカウント数を、前記平均値算出領域へシ
フトして順次格納する構成としたことを特徴とする請求
項３記載の位相同期発振器。
【請求項５】前記平均値算出部（１０）は、前記制御
数カウンタ（８）のカウント数を前記メモリ（９）に入
力する毎に、該メモリ（９）の前記平均値算出領域に格
納された前記カウント数の平均値を求める構成を備えた
ことを特徴とする請求項３記載の位相同期発振器。
【請求項６】前記出力段位相同期ループ回路（４）
は、前記入力信号又は該入力信号を分周した信号と、同
期化出力信号又は該同期化出力信号を分周した信号との
位相を比較する位相比較器（１１）と、前記発振器
（１）の出力信号を分周する可変分周器（１２）と、前
記位相比較器（１１）の位相比較出力信号と前記平均周
波数計算部（３）からの前記平均周波数情報とを基に、
前記可変分周器（１２）の分周比を制御する分周制御部
（１３）とを備えたことを特徴とする請求項１記載の位
相同期発振器。
【請求項７】前記出力段位相同期ループ回路（４）
は、前記位相比較器（１１）の位相比較出力信号を一定
時間積分して順次書込むメモリと、該メモリに格納され
た複数回の積分値を平均化して平均位相差を求める平均
位相差算出部と、該平均位相差算出部からの平均位相差
にゲインを乗じてオフセット値を求めるオフセット算出
部と、該オフセット算出部からのオフセット値を前記平
均周波数計算部（３）からの平均周波数情報による中心
制御値に加算して前記可変分周器（１２）の分周比を制
御する制御値とする構成を備えたことを特徴とする請求
項６記載の位相同期発振器。
【請求項８】前記出力段位相同期ループ回路（４）
は、前記中心制御値と前記オフセット値とを加算し、更
に正負複数種類の微小値を、平均位相差に応じて選択し
て加算し、加算出力を前記可変分周器（１２）の分周比
を制御する制御値とする構成を備えたことを特徴とする
請求項６記載の位相同期発振器。
【請求項９】前記出力段位相同期ループ回路（４）
は、前記正負複数種類の微小値を、前記平均位相差算出
部からの平均位相差に対応して選択し、前記中心制御値
と前記オフセット値とを加算した値に更に加算して、前
記可変分周器（１２）の分周比を制御する制御値とする
構成を備えたことを特徴とする請求項６記載の位相同期
発振器。
【請求項１０】前記出力段位相同期ループ回路（４）
は、前記入力信号の周波数変化に伴う前記平均周波数情
報による前記中心制御値の変化に対して、変化分に１以
下の値のゲインを乗算して加算する構成を備えたことを
特徴とする請求項６記載の位相同期発振器。
【請求項１１】前記出力段位相同期ループ回路（４）
は、前記入力信号にほぼ同期し、位相差が所定値以下に
小さくなった時に、前記オフセット値を零とし、前記平
均位相差に対応して選択した前記正負複数種類の微小値
を前記中心制御値に加算する構成を備えたことを特徴と
する請求項６記載の位相同期発振器。
【請求項１２】前記出力段位相同期ループ回路（４）
は、前記位相比較器（１１）の位相比較出力信号を加え
る前記メモリを含むループフィルタの時定数を長く、且
つループゲインを低く設定し、前記平均周波数情報によ
る前記中心制御値が所定値以上変化した時に、周波数同
期が外れたことを示す周波数ロックアラーム信号を出力
する構成を備えたことを特徴とする請求項６記載の位相
同期発振器。
【請求項１３】前記出力段位相同期ループ回路（４）
は、前記周波数ロックアラーム信号を出力した時に、前
記位相比較器（１１）及び前記ループフィルタを構成す
るメモリのデータを総てリセットする構成を備えたこと
を特徴とする請求項１１記載の位相同期発振器。
【請求項１４】前記出力段位相同期ループ回路（４）
は、前記周波数ロックアラーム信号を出力した時に、前
記中心制御値の更新を継続し、該中心制御値に対応する
周波数と前記平均周波数情報による周波数との差分が所
定値以下となった時に、前記周波数ロックアラーム信号
の出力を停止させる構成を備えたことを特徴とする請求
項１１記載の位相同期発振器。
【請求項１５】前記出力段位相同期ループ回路（４）
は、前記位相比較器（１１）に於ける位相比較結果が一
定値以上の時に、位相外れ状態と判定し、前記周波数ロ
ックアラーム信号を出力するトリガとする構成を備えた
ことを特徴とする請求項１１記載の位相同期発振器。
【請求項１６】前記出力段位相同期ループ回路（４）
の前記位相比較器（１１）は、前記入力信号と前記可変
分周器（１２）の出力信号とをサンプリングクロック信
号により同期化した後、位相を比較して多値量子化する
構成を備えたことを特徴とする請求項６記載の位相同期
発振器。
【請求項１７】前記出力段位相同期ループ回路（４）
の前記位相比較器（１１）は、前記入力信号と前記可変
分周器（１２）の出力信号との位相比較出力信号を、該
位相比較出力信号に対して順次位相がずれる状態となる
サンプリングクロック信号を用いてサンプリングし、該
サンプリングによる出力信号の合成値を基に、位相差を
求める構成を備えたことを特徴とする請求項１５記載の
位相同期発振器。
【請求項１８】前記出力段位相同期ループ回路（４）
は、ジッタの振幅或いはジッタ周波数を検出するジッタ
検出部を備え、該ジッタ検出部により検出したジッタ周
波数が低い場合或いはジッタ振幅が大きい場合は、前記
位相比較器（１１）の位相比較出力信号を加えるループ
フィルタの時定数を長くし、ジッタ周波数が高い場合或
いはジッタ振幅が小さい場合は、前記ループフィルタの
時定数を短くするように制御する構成を備えことを特徴
とする請求項６記載の位相同期発振器。
【請求項１９】前記出力段位相同期ループ回路（４）
は、前記ジッタ検出部により検出したジッタ周波数或い
はジッタ振幅に対応して、前記ループフィルタの時定数
を複数段階に切替える構成を備えたことを特徴とする請
求項１７記載の位相同期発振器。
【請求項２０】ホールドオーバ信号により、前記平均
周波数計算部（３）のメモリ（９）の内容の更新を停止
し、且つ前記出力段位相同期ループ回路（４）の位相比
較器（１１）に於ける位相比較動作を停止し、可変分周
器（１２）の分周出力周波数を維持させる構成を備えた
ことを特徴とする請求項１記載の位相同期発振器。