CN115314042B - 适用于uwb射频片上系统的本振与时钟信号产生电路及方法 - Google Patents
适用于uwb射频片上系统的本振与时钟信号产生电路及方法 Download PDFInfo
- Publication number
- CN115314042B CN115314042B CN202211232443.4A CN202211232443A CN115314042B CN 115314042 B CN115314042 B CN 115314042B CN 202211232443 A CN202211232443 A CN 202211232443A CN 115314042 B CN115314042 B CN 115314042B
- Authority
- CN
- China
- Prior art keywords
- frequency
- output
- oscillator
- integer
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 230000010355 oscillation Effects 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 11
- 230000001939 inductive effect Effects 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- 238000007493 shaping process Methods 0.000 claims description 8
- 230000009977 dual effect Effects 0.000 claims 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 9
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 9
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 9
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 6
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 6
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001808 coupling effect Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种适用于UWB射频片上系统的本振与时钟信号产生电路及方法，该本振与时钟信号产生电路包括倍频晶体振荡器、第一整数型锁相环路、整数分频器和第二整数型锁相环路，倍频晶体振荡器将第一参考时钟提供给第一整数型锁相环路，整数分频器将用于混合信号及数字电路的输出时钟进行整数分频得到第二参考时钟并提供给第二整数型锁相环路，第一整数型锁相环路中包括工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下的电感电容振荡器，第二整数型锁相环路中包括能够基于第二参考时钟输出UWB射频片上系统的多个工作频段的环形振荡器。本发明能够通过减少片上系统的发射机与本振电路的互相干扰而大大提高发射信号与本振信号的质量。
Description
技术领域
本发明涉及超宽带（UWB）射频片上系统技术领域，尤其涉及一种适用于UWB射频片上系统的本地振荡器与时钟产生电路。
背景技术
超宽带无线技术的能同时实现高速通讯与高精度定位特点，使之具有广泛的生产与消费应用；然而随着系统集成度的日益增加，对于片上系统内各模块的相互影响不容忽视，而各模块之间的相互影响可能造成发射信号与本振信号的质量大大降低。
以上背景技术内容的公开仅用于辅助理解本发明的构思及技术方案，其并不必然属于本专利申请的现有技术，在没有明确的证据表明上述内容在本专利申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。
发明内容
为解决上述技术问题，本发明提出一种适用于UWB射频片上系统的本振与时钟信号产生电路及方法，能够大大提高发射信号与本振信号的质量。
为了达到上述目的，本发明采用以下技术方案：
第一方面，本发明公开了一种适用于UWB射频片上系统的本振与时钟信号产生电路，包括倍频晶体振荡器、第一整数型锁相环路、整数分频器和第二整数型锁相环路，其中所述倍频晶体振荡器的输出端连接所述第一整数型锁相环路的输入端以将所述倍频晶体振荡器输出的第一参考时钟提供给所述第一整数型锁相环路，所述整数分频器连接在所述第一整数型锁相环路的输出端和所述第二整数型锁相环路的输入端之间以将所述第一整数型锁相环路输出的用于混合信号及数字电路的输出时钟进行整数分频得到第二参考时钟并提供给所述第二整数型锁相环路，所述第一整数型锁相环路中包括电感电容振荡器，且所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下，所述第二整数型锁相环路中包括环形振荡器，且所述环形振荡器能够基于所述第二参考时钟输出UWB射频片上系统的多个工作频段。
优选地，所述第一整数型锁相环路还包括第一电荷泵鉴频鉴相器、第一环路滤波器、双模预分频器和第一可编程变频器，其中所述第一电荷泵鉴频鉴相器的输入端连接所述倍频晶体振荡器的输出端，所述第一电荷泵鉴频鉴相器的输出端连接所述第一环路滤波器的输入端，所述第一环路滤波器的输出端连接所述电感电容振荡器的输入端，所述电感电容振荡器的输出端连接所述双模预分频器的输入端，所述双模预分频器的输出端连接所述第一可编程变频器的输入端，所述第一可编程变频器的输出端连接所述第一电荷泵鉴频鉴相器的输入端以形成环路，其中，所述电感电容振荡器的输出通过所述双模预分频器和所述第一可编程变频器后产生第一输出时钟，所述第一输出时钟与所述第一参考时钟分别通过第一电荷泵鉴频鉴相器和第一环路滤波器产生第一控制信号，所述第一控制信号使得所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下。
优选地，所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟由所述双模预分频器产生并输出。
优选地，所述第二整数型锁相环路还包括第二电荷泵鉴频鉴相器、第二环路滤波器和第二可编程变频器，其中所述第二电荷泵鉴频鉴相器的输入端连接所述整数分频器的输出端，所述第二电荷泵鉴频鉴相器的输出端连接所述第二环路滤波器的输入端，所述第二环路滤波器的输出端连接所述环形振荡器的输入端，所述环形振荡器的输出端连接所述第二可编程变频器的输入端，所述第二可编程变频器的输出端连接所述第二电荷泵鉴频鉴相器的输入端以形成环路，其中，所述环形振荡器的输出通过所述第二可编程变频器后产生第二输出时钟，所述第二输出时钟与所述第二参考时钟分别通过第二电荷泵鉴频鉴相器和第二环路滤波器产生第二控制信号，所述第二控制信号使得所述环形振荡器输出UWB射频片上系统的多个工作频段。
优选地，所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟还用于提供给UWB射频片上系统中的模数转换器与发射机脉冲整形电路。
优选地，所述倍频晶体振荡器输出的第一参考时钟的输出频率为38.4MHz与76.8MHz，所述电感电容振荡器在CH1以及CH3~CH10中任一信道工作时振动频率为11980.8MHz，在CH2信道工作时振荡频率为9984MHz，所述第一整数型锁相环路输出1996.8MHz的用于混合信号及数字电路的输出时钟，所述整数分频器为除4分频器。
第二方面，本发明公开了一种适用于UWB射频片上系统的本振与时钟信号产生方法，基于第一方面所述的本振与时钟信号产生电路来产生UWB射频片上系统的多个工作频段，包括以下步骤：
S1：所述倍频晶体振荡器输出第一参考时钟并提供给所述第一整数型锁相环路；
S2：基于所述第一参考时钟，使得所述第一整数型锁相环路中的所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下，且所述第一整数型锁相环路输出用于混合信号及数字电路的输出时钟；
S3：所述整数分频器将所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟进行整数分频得到第二参考时钟并提供给所述第二整数型锁相环路；
S4：基于所述第二参考时钟，使得所述第二整数型锁相环路中的所述环形振荡器输出UWB射频片上系统的多个工作频段。
优选地，所述第一整数型锁相环路还包括第一电荷泵鉴频鉴相器、第一环路滤波器、双模预分频器和第一可编程变频器，其中所述第一电荷泵鉴频鉴相器的输入端连接所述倍频晶体振荡器的输出端，所述第一电荷泵鉴频鉴相器的输出端连接所述第一环路滤波器的输入端，所述第一环路滤波器的输出端连接所述电感电容振荡器的输入端，所述电感电容振荡器的输出端连接所述双模预分频器的输入端，所述双模预分频器的输出端连接所述第一可编程变频器的输入端，所述第一可编程变频器的输出端连接所述第一电荷泵鉴频鉴相器的输入端以形成环路，其中，步骤S2具体包括：所述电感电容振荡器的输出通过所述双模预分频器和所述第一可编程变频器后产生第一输出时钟，所述第一输出时钟与所述第一参考时钟分别通过第一电荷泵鉴频鉴相器和第一环路滤波器产生第一控制信号，所述第一控制信号使得所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下。
优选地，所述第二整数型锁相环路还包括第二电荷泵鉴频鉴相器、第二环路滤波器和第二可编程变频器，其中所述第二电荷泵鉴频鉴相器的输入端连接所述整数分频器的输出端，所述第二电荷泵鉴频鉴相器的输出端连接所述第二环路滤波器的输入端，所述第二环路滤波器的输出端连接所述环形振荡器的输入端，所述环形振荡器的输出端连接所述第二可编程变频器的输入端，所述第二可编程变频器的输出端连接所述第二电荷泵鉴频鉴相器的输入端以形成环路，其中，步骤S4具体包括：所述环形振荡器的输出通过所述第二可编程变频器后产生第二输出时钟，所述第二输出时钟与所述第二参考时钟分别通过第二电荷泵鉴频鉴相器和第二环路滤波器产生第二控制信号，所述第二控制信号使得所述环形振荡器输出UWB射频片上系统的多个工作频段。
优选地，步骤S3还包括：将所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟直接提供给UWB射频片上系统中的模数转换器与发射机脉冲整形电路。
与现有技术相比，本发明的有益效果在于：本发明提供的适用于UWB射频片上系统的本振与时钟信号产生电路及方法，使电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频，能有效避开片上UWB信号干扰及谐波干扰，进而避免了由感性耦合造成的本振与射频收发前端间的互相干扰。另外，此工作频率较容易获得高品质因子和较小面积的电感电容谐振器，同时基于先进片上系统工艺实现的高速数字双模预分频器功耗较小，以此整个频率方案可以在满足相位噪声的要求下避免增加额外功耗与面积。而且，利用不包含片上感性元件的环形振荡器产生正交本地振荡信号，避免了与UWB频段发射机片上巴伦的感性耦合，从而能够在不增加额外的本振与时钟电路的功耗与面积的前提下，有效地降低UWB射频片上系统发射机与本振电路之间的互相干扰。
附图说明
图1是UWB射频片上系统中不同信道的工作频段；
图2是典型的UWB射频片上系统中的本地振荡器与发射机前端之间的片上感性耦合示意图；
图3是本发明优选实施例的适用于UWB射频片上系统的本振与时钟信号产生电路。
具体实施方式
以下对本发明的实施方式作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接既可以是用于固定作用也可以是用于电路/信号连通作用。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，为UWB射频片上系统中不同信道的工作频段，其中UWB射频片上系统中包含的信道有CH0~CH14，对应的中心频率分别为499.2MHz、3494.4MHz、3993.6MHz、4492.8MHz、3993.6MHz、6489.6MHz、6988.8MHz、6489.6MHz、7448.0MHz、7987.2MHz、8486.4MHz、7987.2MHz、8985.6MHz、9484.8MHz、9984.0MHz、9484.8MHz，其中CH4/CH7/CH11图中所示频率为宽带，中心频率仍然对应频率轴上所标示的频率。
如图2所示，为典型的UWB射频片上系统中基于电感电容振荡器的本地振荡器100（包括电容电感振荡器101、电感L1和电容C1等）与包含了片上巴伦的发射机200（包括电感L2、L3等），在实际应用中，本地振荡器100中的谐振器电感L1与发射机200中的输出巴伦（电感L2与L3）之间的片上感性耦合不可避免，而发明人发现基于发射机与本地振荡器等大信号电路之间通过片上耦合效应是导致发射信号与本地振荡器信号的质量降低的重要原因之一，而现有技术中解决该片上耦合效应通常采用额外的校准电路或设计8字形电感，这虽然可以一定程度上减少信号质量的降低，但是会产生额外的功耗与设计复杂度。
如图3所示，为本发明优选实施例公开了适用于UWB射频片上系统的本振（本地振荡器）与时钟信号产生电路，包括倍频晶体振荡器10、第一整数型锁相环路20、整数分频器30和第二整数型锁相环路40，其中倍频晶体振荡器10的输出端连接第一整数型锁相环路20的输入端以将倍频晶体振荡器10输出的第一参考时钟提供给第一整数型锁相环路20，整数分频器30连接在第一整数型锁相环路20的输出端和第二整数型锁相环路40的输入端之间以将第一整数型锁相环路20输出的低相位噪声时钟（即用于混合信号及数字电路的输出时钟）进行整数分频得到第二参考时钟并提供给第二整数型锁相环路40，第一整数型锁相环路20中包括电感电容振荡器21，且电感电容振荡器21工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下，第二整数型锁相环路40中包括环形振荡器41，且环形振荡器41能够基于第二参考时钟输出UWB射频片上系统的多个工作频段。
具体地，该本振与时钟信号产生电路可以分为三个部分：
第一部分为倍频晶体振荡器10，也称为晶体振荡器及倍频器，其输出为第一级基于电感电容振荡器21的第一整数型锁相环路20提供第一参考时钟REF1，输出频率可配置为38.4MHz与76.8MHz。
第二部分为第一级锁相环路，即包含了电感电容振荡器21、第一电荷泵鉴频鉴相器22（其中电荷泵鉴频鉴相器也称为鉴频鉴相器及电荷泵）、第一环路滤波器23、双模预分频器24和第一可编程变频器25（其中可编程变频器也称为多模分频器）的第一整数型锁相环路20，其中第一电荷泵鉴频鉴相器22的输入端连接倍频晶体振荡器10的输出端，第一电荷泵鉴频鉴相器22的输出端连接第一环路滤波器23的输入端，第一环路滤波器23的输出端连接电感电容振荡器21的输入端，电感电容振荡器21的输出端连接双模预分频器24的输入端，双模预分频器24的输出端连接第一可编程变频器25的输入端，第一可编程变频器25的输出端连接第一电荷泵鉴频鉴相器22输入端以形成环路。
在第一整数型锁相环路20中，电感电容振荡器21的输出通过双模预分频器24和第一可编程变频器25后产生第一输出时钟FB1，第一输出时钟FB1与第一参考时钟REF1分别通过第一电荷泵鉴频鉴相器22和第一环路滤波器23产生第一控制信号VC1，第一控制信号VC1使得电感电容振荡器21工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下。
具体地，第一控制信号VC1使得电感电容振荡器21在CH1以及CH3~CH10中任一信道工作时振动频率为11980.8MHz，在CH2信道工作时振荡频率为9984MHz，其中11980.8MHz为UWB射频片上系统的信道CH9的频率7987.2MHz的1.5倍。其中，本发明的频率布置LC振荡器工作在发射机信号的1.5倍频率，大大降低通过LC振荡器与发射机两者信号基波或谐波的相互干扰。在其他实施例中，第一控制信号VC1使得电感电容振荡器21也稳定工作于任意一个信道频率的1.25倍。
第一整数型锁相环路20输出的低相位噪声时钟由双模预分频器24产生并输出，且第一整数型锁相环路20输出的低相位噪声时钟还用于提供给UWB射频片上系统中的模数转换器与发射机脉冲整形电路。具体地，第一整数型锁相环路20的双模预分频器24产生的1996.8MHz的低相位噪声时钟一方面提供给UWB射频片上系统中模数转换器与发射机脉冲整形电路工作，另一方面通过整数分频器30（本实施例中为除4分频器）后产生工作于499.2MHz的第二参考时钟REF2，为第二级基于环形振荡器41的第二整数型锁相环路40提供参考时钟。
第三部分包括整数分频器30与第二级锁相环路，第二级锁相环路即为包含了环形振荡器41、第二电荷泵鉴频鉴相器42、第二环路滤波器43和第二可编程变频器44的第二整数型锁相环路40，其中第二电荷泵鉴频鉴相器42的输入端连接整数分频器30的输出端，第二电荷泵鉴频鉴相器42的输出端连接第二环路滤波器43的输入端，第二环路滤波器43的输出端连接环形振荡器41的输入端，环形振荡器41的输出端连接第二可编程变频器44的输入端，第二可编程变频器44的输出端连接第二电荷泵鉴频鉴相器42的输入端以形成环路。
在第二整数型锁相环路40中，环形振荡器41的输出通过第二可编程变频器44后产生第二输出时钟FB2，第二输出时钟FB2与第二参考时钟REF2分别通过第二电荷泵鉴频鉴相器42和第二环路滤波器43产生第二控制信号VC2，第二控制信号VC2使得环形振荡器41输出UWB射频片上系统的多个工作频段，也即使得环形振荡器41稳定工作在不同的本振频率。
具体地，整数分频器30为除4分频器，将第一整数型锁相环路20的双模预分频器24产生的1996.8MHz的低相位噪声时钟进行除4分频得到499.2MHz的第二参考时钟REF2。且通过配置环路中第二可编程变频器44使其工作在不同的分频比，可以使环形振荡器41的四相位正交输出工作在3494.4MHz/…/9984.0MHz，为UWB射频线上系统收发机提供本振信号；其中第三部分产生的499.2MHz及第二级3494.4MHz/…/9984.0MHz输出频率，完整覆盖图1所有的UWB射频片上系统的工作频段。
对应地，本发明优选实施例还公开了适用于UWB射频片上系统的本振（本地振荡器）与时钟信号产生方法，是基于上述本振与时钟信号产生电路来产生UWB射频片上系统的多个工作频段，包括以下步骤：
S1：倍频晶体振荡器10输出第一参考时钟REF1并提供给第一整数型锁相环路20；
具体地，第一参考时钟REF1的输出频率可配置为38.4MHz与76.8MHz。
S2：基于第一参考时钟REF1，使得第一整数型锁相环路20中的电感电容振荡器21工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下，且第一整数型锁相环20路输出低相位噪声时钟（用于混合信号及数字电路的输出时钟）；
其中，电感电容振荡器21的输出通过双模预分频器24和第一可编程变频器25后产生第一输出时钟FB1，第一输出时钟FB1与第一参考时钟REF1分别通过第一电荷泵鉴频鉴相器22和第一环路滤波器23产生第一控制信号VC1，第一控制信号VC1使得电感电容振荡器21工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下。
具体地，第一控制信号VC1使得电感电容振荡器21在CH1以及CH3~CH10中任一信道工作时振动频率为11980.8MHz，在CH2信道工作时振荡频率为9984MHz，其中11980.8MHz为UWB射频片上系统的信道CH9的频率7987.2MHz的1.5倍。其中，本发明的频率布置LC振荡器工作在发射机信号的1.5倍频率，大大降低通过LC振荡器与发射机两者信号基波或谐波的相互干扰。在其他实施例中，第一控制信号VC1也可以使得电感电容振荡器21稳定工作于任意一个信道频率的1.25倍。
S3：整数分频器30将第一整数型锁相环路20输出的低相位噪声时钟进行整数分频得到第二参考时钟REF2并提供给第二整数型锁相环路40；
该步骤还包括：将第一整数型锁相环路20输出的低相位噪声时钟直接提供给UWB射频片上系统中的模数转换器与发射机脉冲整形电路。
具体地，第一整数型锁相环路20的双模预分频器24产生的1996.8MHz的低相位低相位噪声时钟一方面提供给UWB射频片上系统中模数转换器与发射机脉冲整形电路工作，另一方面通过整数分频器30（本实施例中为除4分频器）后产生工作于499.2MHz的第二参考时钟REF2，为第二级基于环形振荡器41的第二整数型锁相环路40提供参考时钟。
S4：基于第二参考时钟REF2，使得第二整数型锁相环路40中的环形振荡器41输出UWB射频片上系统的多个工作频段。
其中，环形振荡器41的输出通过第二可编程变频器44后产生第二输出时钟FB2，第二输出时钟FB2与第二参考时钟REF2分别通过第二电荷泵鉴频鉴相器42和第二环路滤波器43产生第二控制信号VC2，第二控制信号VC2使得环形振荡器41输出UWB射频片上系统的多个工作频段。
具体地，整数分频器30为除4分频器，将第一整数型锁相环路20的双模预分频器24产生的1996.8MHz的低相位噪声时钟进行除4分频得到499.2MHz的第二参考时钟REF2。且通过配置环路中第二可编程变频器44使其工作在不同的分频比，可以使环形振荡器41的四相位正交输出工作在3494.4MHz/…/9984.0MHz，为UWB射频线上系统收发机提供本振信号；其中第三部分产生的499.2MHz及第二级3494.4MHz/…/9984.0MHz输出频率，完整覆盖图1所有的UWB射频片上系统的工作频段。
本发明优选实施例提供的频率布置使电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频，能有效避开片上UWB信号干扰及谐波干扰，进而避免了图2所示由感性耦合造成的本振与射频收发前端间的互相干扰。另外，此工作频率较容易获得高品质因子和较小面积的电感电容谐振器，同时基于先进片上系统工艺实现的高速数字双模预分频器功耗较小，以此整个频率方案可以在满足相位噪声的要求下避免增加额外功耗与面积。而且，利用不包含片上感性元件的环形振荡器产生正交本地振荡信号，避免了与UWB频段发射机片上巴伦的感性耦合。
本发明的背景部分可以包含关于本发明的问题或环境的背景信息，而不是由其他人描述现有技术。因此，在背景技术部分中包含的内容并不是申请人对现有技术的承认。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。在本说明书的描述中，参考术语“一种实施例”、“一些实施例”、“优选实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。尽管已经详细描述了本发明的实施例及其优点，但应当理解，在不脱离由所附权利要求限定的范围的情况下，可以在本文中进行各种改变、替换和变更。
Claims (10)
1.一种适用于UWB射频片上系统的本振与时钟信号产生电路，其特征在于，包括倍频晶体振荡器、第一整数型锁相环路、整数分频器和第二整数型锁相环路，其中所述倍频晶体振荡器的输出端连接所述第一整数型锁相环路的输入端以将所述倍频晶体振荡器输出的第一参考时钟提供给所述第一整数型锁相环路，所述整数分频器连接在所述第一整数型锁相环路的输出端和所述第二整数型锁相环路的输入端之间以将所述第一整数型锁相环路输出的用于混合信号及数字电路的输出时钟进行整数分频得到第二参考时钟并提供给所述第二整数型锁相环路，所述第一整数型锁相环路中包括电感电容振荡器，且所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下以避免由感性耦合造成的本振与射频收发前端间的互相干扰，所述第二整数型锁相环路中包括环形振荡器，且所述环形振荡器能够基于所述第二参考时钟输出UWB射频片上系统的多个工作频段以避免与UWB频段发射机片上巴伦的感性耦合。
2.根据权利要求1所述的本振与时钟信号产生电路，其特征在于，
所述第一整数型锁相环路还包括第一电荷泵鉴频鉴相器、第一环路滤波器、双模预分频器和第一可编程变频器，其中所述第一电荷泵鉴频鉴相器的输入端连接所述倍频晶体振荡器的输出端，所述第一电荷泵鉴频鉴相器的输出端连接所述第一环路滤波器的输入端，所述第一环路滤波器的输出端连接所述电感电容振荡器的输入端，所述电感电容振荡器的输出端连接所述双模预分频器的输入端，所述双模预分频器的输出端连接所述第一可编程变频器的输入端，所述第一可编程变频器的输出端连接所述第一电荷泵鉴频鉴相器的输入端以形成环路，
其中，所述电感电容振荡器的输出通过所述双模预分频器和所述第一可编程变频器后产生第一输出时钟，所述第一输出时钟与所述第一参考时钟分别通过第一电荷泵鉴频鉴相器和第一环路滤波器产生第一控制信号，所述第一控制信号使得所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下。
3.根据权利要求2所述的本振与时钟信号产生电路，其特征在于，所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟由所述双模预分频器产生并输出。
4.根据权利要求1所述的本振与时钟信号产生电路，其特征在于，
所述第二整数型锁相环路还包括第二电荷泵鉴频鉴相器、第二环路滤波器和第二可编程变频器，其中所述第二电荷泵鉴频鉴相器的输入端连接所述整数分频器的输出端，所述第二电荷泵鉴频鉴相器的输出端连接所述第二环路滤波器的输入端，所述第二环路滤波器的输出端连接所述环形振荡器的输入端，所述环形振荡器的输出端连接所述第二可编程变频器的输入端，所述第二可编程变频器的输出端连接所述第二电荷泵鉴频鉴相器的输入端以形成环路，
其中，所述环形振荡器的输出通过所述第二可编程变频器后产生第二输出时钟，所述第二输出时钟与所述第二参考时钟分别通过第二电荷泵鉴频鉴相器和第二环路滤波器产生第二控制信号，所述第二控制信号使得所述环形振荡器输出UWB射频片上系统的多个工作频段。
5.根据权利要求1所述的本振与时钟信号产生电路，其特征在于，所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟还用于提供给UWB射频片上系统中的模数转换器与发射机脉冲整形电路。
6.根据权利要求1所述的本振与时钟信号产生电路，其特征在于，所述倍频晶体振荡器输出的第一参考时钟的频率为38.4MHz与76.8MHz，所述电感电容振荡器在CH1以及CH3~CH10中任一信道工作时振动频率为11980.8MHz，在CH2信道工作时振荡频率为9984MHz，所述第一整数型锁相环路输出1996.8MHz的用于混合信号及数字电路的输出时钟，所述整数分频器为除4分频器。
7.一种适用于UWB射频片上系统的本振与时钟信号产生方法，其特征在于，基于权利要求1所述的本振与时钟信号产生电路来产生UWB射频片上系统的多个工作频段，包括以下步骤：
S1：所述倍频晶体振荡器输出第一参考时钟并提供给所述第一整数型锁相环路；
S2：基于所述第一参考时钟，使得所述第一整数型锁相环路中的所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下，且所述第一整数型锁相环路输出用于混合信号及数字电路的输出时钟；
S3：所述整数分频器将所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟进行整数分频得到第二参考时钟并提供给所述第二整数型锁相环路；
S4：基于所述第二参考时钟，使得所述第二整数型锁相环路中的所述环形振荡器输出UWB射频片上系统的多个工作频段。
8.根据权利要求7所述的本振与时钟信号产生方法，其特征在于，
所述第一整数型锁相环路还包括第一电荷泵鉴频鉴相器、第一环路滤波器、双模预分频器和第一可编程变频器，其中所述第一电荷泵鉴频鉴相器的输入端连接所述倍频晶体振荡器的输出端，所述第一电荷泵鉴频鉴相器的输出端连接所述第一环路滤波器的输入端，所述第一环路滤波器的输出端连接所述电感电容振荡器的输入端，所述电感电容振荡器的输出端连接所述双模预分频器的输入端，所述双模预分频器的输出端连接所述第一可编程变频器的输入端，所述第一可编程变频器的输出端连接所述第一电荷泵鉴频鉴相器的输入端以形成环路，
其中，步骤S2具体包括：所述电感电容振荡器的输出通过所述双模预分频器和所述第一可编程变频器后产生第一输出时钟，所述第一输出时钟与所述第一参考时钟分别通过第一电荷泵鉴频鉴相器和第一环路滤波器产生第一控制信号，所述第一控制信号使得所述电感电容振荡器工作于UWB射频片上系统的任一工作频段的1.25~1.5倍频下。
9.根据权利要求7所述的本振与时钟信号产生方法，其特征在于，
所述第二整数型锁相环路还包括第二电荷泵鉴频鉴相器、第二环路滤波器和第二可编程变频器，其中所述第二电荷泵鉴频鉴相器的输入端连接所述整数分频器的输出端，所述第二电荷泵鉴频鉴相器的输出端连接所述第二环路滤波器的输入端，所述第二环路滤波器的输出端连接所述环形振荡器的输入端，所述环形振荡器的输出端连接所述第二可编程变频器的输入端，所述第二可编程变频器的输出端连接所述第二电荷泵鉴频鉴相器的输入端以形成环路，
其中，步骤S4具体包括：所述环形振荡器的输出通过所述第二可编程变频器后产生第二输出时钟，所述第二输出时钟与所述第二参考时钟分别通过第二电荷泵鉴频鉴相器和第二环路滤波器产生第二控制信号，所述第二控制信号使得所述环形振荡器输出UWB射频片上系统的多个工作频段。
10.根据权利要求7所述的本振与时钟信号产生方法，其特征在于，步骤S3还包括：将所述第一整数型锁相环路输出的所述用于混合信号及数字电路的输出时钟直接提供给UWB射频片上系统中的模数转换器与发射机脉冲整形电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211232443.4A CN115314042B (zh) | 2022-10-10 | 2022-10-10 | 适用于uwb射频片上系统的本振与时钟信号产生电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211232443.4A CN115314042B (zh) | 2022-10-10 | 2022-10-10 | 适用于uwb射频片上系统的本振与时钟信号产生电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115314042A CN115314042A (zh) | 2022-11-08 |
| CN115314042B true CN115314042B (zh) | 2023-01-10 |
Family
ID=83867692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211232443.4A Active CN115314042B (zh) | 2022-10-10 | 2022-10-10 | 适用于uwb射频片上系统的本振与时钟信号产生电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115314042B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103888136A (zh) * | 2012-12-20 | 2014-06-25 | 澜起科技（上海）有限公司 | 广播系统芯片的无晶体时钟产生系统 |
| US9954541B1 (en) * | 2016-03-29 | 2018-04-24 | Integrated Device Technology, Inc. | Bulk acoustic wave resonator based fractional frequency synthesizer and method of use |
| CN108075791A (zh) * | 2017-12-27 | 2018-05-25 | 珠海市杰理科技股份有限公司 | 无线发射机和无线通信芯片 |
| CN113541678A (zh) * | 2020-04-16 | 2021-10-22 | 颜佳 | 一种双环混频锁相电路、装置及锁相方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3066690B2 (ja) * | 1993-09-20 | 2000-07-17 | 富士通株式会社 | 位相同期発振回路 |
| US10498343B2 (en) * | 2016-04-08 | 2019-12-03 | Telefonaktiebolaget Lm Ericsson (Publ) | Phase locked loop, phase locked loop arrangement, transmitter and receiver and method for providing an oscillator signal |
-
2022
- 2022-10-10 CN CN202211232443.4A patent/CN115314042B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103888136A (zh) * | 2012-12-20 | 2014-06-25 | 澜起科技（上海）有限公司 | 广播系统芯片的无晶体时钟产生系统 |
| US9954541B1 (en) * | 2016-03-29 | 2018-04-24 | Integrated Device Technology, Inc. | Bulk acoustic wave resonator based fractional frequency synthesizer and method of use |
| CN108075791A (zh) * | 2017-12-27 | 2018-05-25 | 珠海市杰理科技股份有限公司 | 无线发射机和无线通信芯片 |
| CN113541678A (zh) * | 2020-04-16 | 2021-10-22 | 颜佳 | 一种双环混频锁相电路、装置及锁相方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115314042A (zh) | 2022-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI528725B (zh) | 寬頻頻率合成器及其頻率合成方法 | |
| Deng et al. | A sub-harmonic injection-locked quadrature frequency synthesizer with frequency calibration scheme for millimeter-wave TDD transceivers | |
| US11770101B2 (en) | Radio frequency oscillator | |
| CN113225022B (zh) | 超宽带上变频器 | |
| US8248172B2 (en) | Wideband oscillation circuit | |
| KR100235396B1 (ko) | 송수신회로 | |
| Yu et al. | A Single-Chip 125-MHz to 32-GHz Signal Source in 0.18-$\mu $ m SiGe BiCMOS | |
| US5764111A (en) | Voltage controlled ring oscillator frequency multiplier | |
| CN101194417B (zh) | 振荡器电路以及控制振荡频率的方法 | |
| US6011959A (en) | Combiner circuit for dual band voltage controlled oscillators | |
| CN101867545A (zh) | 全频段多带正交频分复用超宽带射频收发机的频率综合器 | |
| CN113949380A (zh) | 一种双模基频频率综合电路 | |
| CN117081583B (zh) | 一种提高相位噪声的频率源 | |
| CN106788410A (zh) | 利用注入锁定环形振荡器产生正交本振信号的电路 | |
| CN115314042B (zh) | 适用于uwb射频片上系统的本振与时钟信号产生电路及方法 | |
| KR20020089518A (ko) | 송수신기, 송신기 및 수신기 | |
| Hammad et al. | A 40-GHz phase-locked loop for 60-GHz sliding-IF transceivers in 65nm CMOS | |
| CN210490842U (zh) | 超宽带细步进频率综合器 | |
| JP7305680B2 (ja) | 多重帯域ミリメートル波５ｇ通信のための広帯域位相ロックループ | |
| KR20090072906A (ko) | 다중 밴드 주파수 발생기 | |
| CN106656049A (zh) | 一种高性能频率合成器 | |
| US20050083142A1 (en) | Frequency synthesizer with on-chip inductor | |
| CN103580652A (zh) | 本地振荡源产生器与相关通信系统及本地振荡源产生方法 | |
| CN113162617A (zh) | 一种低相噪x波段频率源及其调制方法 | |
| US8779863B2 (en) | Generating an oscillator signal having a desired frequency in a continuous frequency range |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |