CN101194417B - 振荡器电路以及控制振荡频率的方法 - Google Patents

Abstract

本发明涉及用于控制同相信号和正交信号的振荡频率的振荡器电路和方法。提供具有第一差分振荡器电路和第一差分耦合电路的第一振荡器装置(2)，用于产生所述正交信号。此外，提供具有第二差分振荡器电路和第二差分耦合电路的第二振荡器装置(4)，用于产生所述同相信号。提供频率控制装置，用于通过控制所述第一和第二振荡器装置的共模电流和尾电流中的至少一个来改变所述同相信号和所述正交信号的振荡频率。从而获得具有高线性度的高频IQ振荡器。

Description

振荡器电路以及控制振荡频率的方法

技术领域

本发明涉及一种用于产生同相信号和正交信号的振荡器电路、以及一种用于控制同相信号和正交信号的振荡频率的方法。 

背景技术

高频压控振荡器(VCO)广泛地用于集成电路中，其范围可以从高数据速率光通信中的时钟恢复到无线通信中的频率合成器。可以利用变容二极管来实现对这些VCO的频率调谐。 

IQ(同相/正交)振荡器是用于射频(RF)收发机的重要构件块。例如，当在IQ下变频器中和在数据和时钟恢复(DCR)单元的发射机部分中需要正交信号时，极少的解决方案可应用。传统技术是基于产生双频频率的信号随后2分频。然而，该技术由于获得双倍RF频率的振荡器、分频器和缓冲器方面的技术限制和困难而受到制约。高频遇到的另一问题在于变容抗器和关联的寄生电容的品质因子，这使有效的调谐范围减小。确保该频率处的可保持性是非常困难的任务。基于变容抗器的任何解决方案将受到这些因素的制约。 

另一可能性在于，利用具有多相滤波器(polyphase filters)的单相振荡器或使用了相减和相加的Weaver技术来产生正交信号。然而，在高频下也不能应用这些解决方案。高频加法器、减法器、限幅器和移相器难以实现。良好的π/2移相器难以在这些频率上实现，并且宽带加法器和减法器以及限幅器也由于难以实现而不在讨论之列。如果以LC部分实现，对于多相滤波器也是如此。 

例如，在US 6,188,292中讨论了一种可能的解决方案，其中，提出了一种基于耦合的IQ振荡器。以环形拓扑来耦合第一和第二固定频率的LC振荡器，从而产生可变频率输出。通过改变两个振荡器之  间的耦合来实现频率变化。可以通过使用可变电流或电压源来改变耦合。这种已知的IQ振荡器在低频上工作良好，但是由于LC谐振(LCtank)所预期的大寄生电容而导致在几GHz的较高频率上不能正确工作。事实上，电感器将具有两个并联的栅极-源极电容，这限制了较高频率上的正确操作。 

发明内容

因此，本发明的目的是提供一种改进的IQ振荡器电路，甚至在高频上也不需要任何变容抗器并具有高线性度。 

该目的通过如优选实施例所述的振荡器电路和如优选实施例所述的方法来实现。 

因此，所提出的解决方案基于两个实质上相同的振荡器装置或部分，包括差分振荡器部分和差分耦合部分。振荡器频率的变化可以通过控制振荡器和耦合部分的共模电流和/或尾电流来实现。具体地，可以在耦合和振荡器部分中差分地控制和改变尾电流。在这两种情况下，可以获得线性调谐特性。因而振荡器不需要变容抗器和/或切换的电容，从而可以在非常高的频率上实现完全一体化(integration)。 

第一和第二差分振荡器电路每个均可以包括差分科尔皮兹(Colpitts)型振荡器。这些第一和第二差分科尔皮兹型振荡器每个均可以包括第一差分晶体管级作为用于组合第二差分晶体管级的尾电流的下级(under-stage)。因此，仅获得了一个将噪声注入LC谐振中的噪声源，而不是电流发生器在差分科尔皮兹型振荡器的两个分支中的传统电路的两个不相关的噪声源。 

差分耦合电路可以包括与第一差分晶体管级并联连接的第三差分晶体管级。然后，可以在形成了第一和第二差分振荡器电路的谐振电路线圈的共模点的偏置点处连接第二差分晶体管级的晶体管的相应控制端。该偏置点可以经由共模电阻器与供电电压相连。该措施提供了以下优点：偏置点具有来自电源的一些抑制(rejection)，以及由于共模电阻器和线圈的存在而导致振荡器与电源相隔离。 

频率控制装置可以被配置成差分地改变第一和第二差分耦合电路  的尾电流。具体地，频率控制装置可以被配置成经由调谐电阻器将调谐电压应用于第一和第二差分耦合电路晶体管的相应发射极端。这种差分调谐具有多个优点，尤其在锁相环(PLL)配置中。例如，可以显著地降低对于共模信号和电源变化的一阶灵敏度。 

此外，第一和第二差分耦合电路可以与相应的缓冲电路连接，用于连接第一和第二振荡器装置。这些缓冲电路可以通过相应的电流源进行驱动，这些电流源可以产生第一和第二振荡器装置尾电流值的1.5倍的电流。 

此外，可以提供相位调节电路用于将第一和第二振荡器装置的相应输出端连接以提供相位匹配。因此，可以防止相位正交关系的削弱。 

在其它优选实施例中限定了其它有利的修改。 

附图说明

现在将参照附图，基于优选实施例对本发明进行描述。 

图1示出了实现了根据本发明优选实施例的振荡器电路的收发机电路的示意框图； 

图2示出了耦合振荡器电路的示意框图； 

图3示出了科尔皮兹型振荡器的示意电路图； 

图4示出了差分科尔皮兹型振荡器的示意电路图； 

图5示出了具有耦合部分的差分科尔皮兹型振荡器的示意电路图； 

图6示出了实现科尔皮兹振荡器和耦合部分的示意电路图； 

图7示出了高频模式下具有有损谐振(lossy tank)的振荡器的相位和幅度传输特性的示意图； 

图8示出了低频模式下具有有损谐振的振荡器的相位和幅度传输特性的示意图； 

图9示出了根据优选实施例的IQ振荡器电路的实施方式的示意电路图； 

图10示出了出现在图9电路中的最重要的信号的时序图； 

图11示出了科尔皮兹模式操作的示意频谱图； 

图12示出了IQ调节器的示意功能图；以及 

图13示出了根据优选实施例的IQ调节器的示意电路实现。 

具体实施方式

现在将基于差分科尔皮兹型的IQ振荡器来描述优选实施例，例如，该差分科尔皮兹型IQ振荡器可以用于以下描述的收发机电路中。 

图1示出了用于如WLAN(无线局域网)或WPAN(无线个域网)之类的无线应用的收发机电路。该收发机是在接收机侧和在发射机侧具有零中频(IF)的零差收发机。 

通过匹配滤波器68向低噪放大器(LNA)82提供经由天线阵列90接收到的信号或数据流。将低噪放大器82的放大输出信号分为第一和第二分支，每个分支包括子谐波混频器72、74，其中，将所接收到的信号与IQ VCO 10的I和Q振荡信号混合。在IQ相位电路52处对I和Q振荡信号进行相位调整。经由相应的自动增益控制(AGC)电路42、44向模数(A/D)转换器32提供子谐波混频器72、74的相应的低通滤波器62、64和下变频后的输出信号，该模数(A/D)转换器32将输入信号转换为提供给数字信号处理器(DSP)20的8位数据字，在数字信号处理器中，根据相应的应用(例如，数据应用、雷达应用等)来处理所接收的信号。 

在传输侧，将DSP 20处产生的8位传输数据并行提供给数模(D/A)转换器34，该数模转换器34将接收到的并行数据转换为两个分支的I和Q信号，以提供给子谐波混频器76、78，其中，通过与经由IQ相位电路54从IQ VCO 10提供的I和Q振荡信号的混频操作对上述I和Q信号进行上变频。对子谐波混频器76、78的RF输出信号求和并经由带通滤波器66提供给功率放大器84。将从功率放大器84输出的放大后的传输信号经由匹配滤波器68提供给天线阵列90用于无线电传输。 

收发机的原理基于子谐波混频器72、74、76、78，在半RF频率处将I和Q信号从IQ VCO 10提供至子谐波混频器72、74、76、78。在半RF频率上的操作导致了对IQ匹配的不严格的要求，并且简化了  振荡器的实现。零IF或零差接收机的另一重要特征在于，RF路径中的本地振荡器(即IQ VCO 10)泄露的减少和本地振荡器的自混频。 

在发射机侧，使用子谐波混频器76、78和半RF VCO 10的益处是由于功率放大器84和/或功率放大器操作频率的谐波而导致不可能发生本地振荡器频率上拉(pulling)。以一半的功率放大器频率操作IQVCO 10使得由于强功率放大器信号而导致不能上拉VCO频率。尤其对于FM雷达技术中的应用，需要IQ VCO 10的线性调谐特性以获得1.5％的数量级的典型线性度。 

图2示出了根据优选实施例的耦合IQ振荡器的示意框图。该IQ振荡器的原理基于两个振荡器部分的耦合。第一振荡器2和第二振荡器4之间的耦合是直接耦合，而第二振荡器4和第一振荡器2之间的耦合是交叉耦合。根据巴克豪森准则，环内的总相移必须等于2π(例如360°)。交叉耦合引入了π相移(例如180°)，从而由两个振荡器2、4引入的相移必须等于π(例如180°)。因此，如果两个振荡器2和4相同，则它们应当正交振荡。可以通过电流I_T和/或通过差分电压V_T以差分方式来控制振荡频率。通过共模或偏置电流I_T的控制可以用于粗调谐，通过差分电压V_T的控制可以用于细调谐。当两个振荡器2、4的传输特性相同时发生正交情况。如果振荡器电路2、4的频率响应关于最大值对称，则振荡条件对于振荡频率提供了两个等可能性的(propable)或混淆(confounded)的解决方案。 

图3示出了传统科尔皮兹三点振荡器的示意电路图，该振荡器形成了本发明优选实施例的起点。这种类型的振荡器具有明显的RF特性。首先，振荡器使用电流脉冲在等级C中工作。这表示在晶体管Q1的栅极应用低偏置电压VB，而在在LC谐振两端上的电压处于其最大值时，出现至LC谐振的电流注入。LC谐振由电感L和包括电容C1和C2的串联电路的分支的并联电路构成。当电路对噪声不灵敏时，即在此刻输出电压梯度为零，将电流源I₀的噪声注入LC谐振。振荡器配置的另一特性是低噪寄生电容与电感L的线圈并联。双极晶体管Q1的最大电容是不能直接从LC谐振“所见”的基极-发射极电容。当正确地设计时，该科尔皮兹振荡器对于过程变化不太灵敏。可以基  于以下等式获得起始条件和振荡器频率： 

$g_m\≥G_p*\frac{C_2}{C_1}---\left(1\right)$

${\mathrm{\ω}}_c\≅\frac{1}{\sqrt{L*\frac{C_1*C_2}{(C_1+C_2)}}}---\left(2\right)$

其中g_m表示集电极电流和基极-发射极电压之比，以及G_P表示集电极-发射极电压和集电极电流之比。 

该振荡器配置的另一优点在于来自于起始条件。当电容器之比C2/C1大于2时(该条件易于实现)，该振荡器需要比平衡-振荡器对等部分小的电流以用于安全开始。事实上，在实践中可以无额外恶化地实现大约为10的比值C2/C1。 

图4示出了该科尔皮兹振荡器的差分版本。这里，两个科尔皮兹振荡器级按照使差分晶体管Q1和Q2的基极端互连的差分电路配置相连接，其中，向该公共控制点提供偏置电压VB。 

图5示出了具有科尔皮兹振荡器和耦合部分的振荡器电路，作为图2的π/2振荡器部分2、4的实施方式。包括晶体管Q1和Q2的科尔皮兹振荡器部分具有包括晶体管Q3和Q4的附加差分级作为下级，从而仅提供一个将噪声注入LC谐振的噪声源，并且不需要如由图4每个分支中的两个电流源I₀所指示的两个不相关的噪声源。将耦合部分形成为晶体管Q5和Q6的附加差分对，以获得具有耦合因子k的级，该级用于确定图2两个振荡器级2、4之间的耦合。图5的电阻器R_P 表示LC谐振的损失。此外，如在图5中所指示的，选择差分科尔皮兹振荡器的第一电容器C1具有比第二电容器C2大得多的电容。 

图5中示出电路的该LC谐振的所产生的并联电容具有电容值C1/(C2*g_m)。在端IN+和IN-之间施加差分输入信号，而可以在科尔皮兹振荡器的差分晶体管Q1和Q2的集电极处获得差分输出信号。 

图6示出了根据优选实施例的具有差分耦合部分的科尔皮兹振荡器的实现。 

从电感器L的线圈的共模点中产生将施加偏置电压VB的偏置点。因此，该偏置点具有来自电源的一些抑制，以及由于共模电阻器R_S和电感器L的线圈的存在而导致振荡器与电源相隔离。 

此外，提供输出缓冲电路，该电路包括具有例如大约35至40Ω的预定串联电阻器(未示出)的按照射级跟随器电路连接的晶体管Q7和Q8，以产生例如50Ω的典型输出阻抗。通过产生了例如3I₀/2的电流的电流源来驱动该缓冲电路。 

基于以上等式(1)来确定科尔皮兹频率ω_C。然而，当LC谐振或谐振电路有损耗时，耦合因子k＝0的真实振荡频率ω₀与以下的科尔皮兹频率不同： 

${\mathrm{\ω}}_0\≅{\mathrm{\ω}}_C\sqrt{1-\frac{g_m{G}_{p}L}{(C_1+C_2)}}---\left(3\right)$

然后，通过以下等式来确定两个等距频率ω_1，2： 

${\mathrm{\ω}}_{\mathrm{1,2}}\≅{\mathrm{\ω}}_0*[1\±\frac{G_p}{2}\sqrt{\frac{L(C_1+C_2)}{C_1{C}_2}}]---\left(4\right)$

此外，图5中未示出的去耦合电容器C_S连接在公共控制点或共模节点与地之间，以过滤供电电压V_CC的任何噪声分量。 

图7示出了有损谐振的相位Φ和复传输特性H(jω)的绝对值的频谱图，其中在高频模式下获得振荡条件，即振荡频率为ω₂。 

很清楚，由于在较高频率ω₂处的环路上较大信号幅度而更加可能出现较高频率ω₂。即，复传输特性H(jω)在较高频率ω₂处(H(jω₂))的绝对值大于在较低频率ω₁处(H(jω₁))的绝对值。该模式被称为高频模式。因而用于调谐的可用区域是ω₀和ω₂之间的范围。通过改变由图5和6的差分耦合部分所定义的耦合因子k，可以将振荡器电路的振荡频率调谐为ω_LO ∈(ω₀，ω₂)。通过改变由电流源I₀所控制的偏置条件，差分振荡器可以跳至被称为低频模式的不同操作模式。 

图8示出了在低频模式下(即振荡频率为ω₁)获得振荡条件的有损谐振的图示。这里，可以将差分振荡器的振荡频率调谐为  ω_LO ∈(ω₁，ω₀)。因此，图6中示出的本差分振荡器可以在由偏置电流I₀使能的两种模式下操作。 

图9示出了包括具有如图6所示的差分耦合电路的两个差分振荡器、以及包括多个调谐电阻器R_T的调谐电路的整个差分IQ振荡器的实现的电路图。具有晶体管Q7、Q7’、Q8和Q8’的射级跟随器电路给出了所需DC电平移动并缓冲LC谐振的电压。在图9中示出了这些尾电流控制的有用方式。VT+和VT-之间的正压差(见图9)实现了Q3、Q4和Q3’、Q4’对的尾电流的减小，并增加了Q5、Q6和Q5’、Q6’对的尾电流。 

通过差分地改变调谐电压V_T，可以差分地改变差分耦合部分和差分科尔皮兹振荡器的有效尾电流。该控制方案可以用作细调谐机制。 

使用这种差分调谐机制的VCO在PLL配置中具有以下特定优点。首先，显著地减小了对共模信号和电源变化的一阶灵敏度。第二，减小了噪声注入并改善了相位-噪声特性。至少在一定程度上，重要的噪声贡献者是不相关的尾电流源I₀。 

在缓冲电路的输出处的输出和在差分耦合部分和科尔皮兹振荡器部分的晶体管的基极端处的输入处的符号“+”和“-”表示相应的输出信号I和Q的极性。这些极性反映了图2的电路条件，从而在振荡器环路中满足了巴克豪斯相移准则。 

图10示出了指示了图9中的信号A、B、C和D的相位的图示。如可从图10中获知的，信号A的相位与信号Q-的相位相对应，因为晶体管Q7的基极和发射极处的信号是同相的。类似地，信号B与晶体管Q8处的信号Q+相对应。此外，信号C与晶体管Q7’处的信号I-相对应，以及信号D与晶体管Q8’处的信号I+相对应。因此，如图2所示，在图9左侧的第一振荡器电路的差分输出A、B和在图9右侧的第二振荡器电路的差分输出C、D之间提供了π/2(90°)的相移。因此，图9左侧的振荡器产生了正交信号Q，以及右侧的振荡器产生了IQ振荡器的同相信号I。 

在其它部分(信号C的波形)的零跃迁期间，耦合部分将导致至LC谐振的噪声注入(信号A的波形)。在这个特定时刻，LC谐振上  的电压(信号A的波形)由于波形的零时间梯度(例如，信号C的波形)而对于外部因素较不灵敏。对于科尔皮兹振荡器部分，其情况是可比较的。电流脉冲出现在谐振电压的最大值处。基于该分析，可以推断出本差分IQ振荡器对于来自电流源I₀的噪声注入较不灵敏。 

此外，可调谐性和相位噪声是彼此折衷的两个参数。可调谐性相位噪声折衷是每个振荡器所共有的。当需要大的调谐范围时，削弱相位噪声特性。本振荡器电路可以在等式(1)和(2)所述条件下操作于科尔皮兹模式。 

图11示出了该情况下的复传输特性的绝对值和相位的频谱图。在这种模式下，获得了对损耗的总补偿，所提出的VCO的相位特性在科尔皮兹频率ω_C附近非常尖锐。因此，混淆了两个可能的频率ω₁ 和ω₂，并且振荡器显示出了非常良好的相位噪声特性。 

然而，I/Q幅度和相位匹配对于下变频系统的性能十分重要。尽管所提出的图9示出的IQ VCO的输出缓冲电路将强制相等的幅度，但是仍将削弱相位正交关系。为了改善I/Q匹配，I/Q调节器可以用作确保相位正交关系的电路。 

图12示出了这种IQ调节器的示意功能图。在加法器110处对从IQ振荡器130中获得的两个几乎正交的输出I、Q相加，并在减法器120处使其相减，以产生两个新的输出I₀和Q₀。 

假设IQ VCO 130的正交输出之间的相差为

，信号I和Q可以表示如下： 

I(t)＝A cos(ω₀t) 

Q(t)＝A cos(ω₀t+

)    (5) 

在这种情况下，图12中的加法器110和减法器120中的加法和减法导致了信号I₀和Q₀的以下表示： 

通过加法三角法则公式获得这些等式。如可以从等式(6)中得出的，对于小的相位误差，两个输出I₀和Q₀的幅度均等于√2·A。只要加法器110和减法器120不添加任何幅度和相位误差，新输出I₀和Q₀之间的相差就是π/2，并且相位误差为零。 

除非无源组件用于加法和减法，否则难以实现30GHz以上的频率范围的IQ调节器。 

图13示出了图14的IQ调节器的电路级实现的示意电路图。该电路原理基于具有串联电阻器R₀的射级跟随器电路。IQ VCO 100的I和Q信号的差分输出的存在简化了加法和减法。如可以从图13中获知的，通过将正输出Q+和负输出I-相加来获得Q₀的正输出，而通过将负输出Q-和正输出I+相加来获得Q₀的负输出。类似地，通过将正输出Q+和正输出I+相加来获得I₀的正输出，而通过将负输出Q-和正输出I+相加来获得的I₀负输出。因此，通过将差分信号I和Q相加来获得新输出I₀，而通过使差分信号Q减去差分信号I来获得新输出Q₀。 

可以在BiCMOS工艺(如QUBIC4)中实现所提出的IQ VCO，其中顶部金属层用于电感器。从而，可以获得线性电流调谐特性，其中振荡频率示出了与偏置电流I₀的线性相关。例如，如果将偏置电流I₀从1mA改变为2.25mA，则频率可以从23GHz变化到24.4GHz。 

此外，获得了取决于调谐电压值V_T的差分调谐特性。该电压调谐特性的斜率可以通过改变调谐电阻器R_T的值来控制。因此，调谐电阻器R_T可以是固定的片上电阻器或可变的片上或外部电阻器。可以通过对调谐电阻器R_T的正确选择来改善电压-调谐特性的线性度。 

总之，提出了具有高线性度和采用差分调谐机制的较少变电抗器的IQ振荡器。其基于包括差分科尔皮兹部分和差分耦合部分的两个基本上相同的振荡器部分。振荡器频率的变化可以通过调谐共模电路和/或通过改变耦合和科尔皮兹部分的尾电流来实现。这种改变可以是差分改变。在两种情况下，其结果均导致线性调谐特性。IQ振荡器可以在用于雷达、移动、未许可频带等的任何收发机电路中实现。 

然而应当注意，第一和第二振荡器装置可以是任何类型的差分振荡器电路。此外，任何适合的频率控制装置可以用于通过控制共模电  流I₀和振荡器和耦合电路的尾电流中的至少一个来改变输出信号I和Q的振荡频率。因而优选实施例可以在所附权利要求的范围内变化。 

最后，应注意，当用于包括权利要求的说明书中时，术语“包括”意在指定所述特征、装置、步骤或组件的存在，而并不排除一个或多个其它特征、装置、步骤、组件或其组合的存在或添加。此外权利要求中元件前的单词“一”并不排除多个这种元件。此外，任何参考符号并不限制权利要求的范围。 

Claims (7)

1.一种用于产生同相信号和正交信号的振荡器电路，所述振荡器电路(10)包括：

a)具有第一差分振荡器和第一差分耦合电路的第一振荡器装置

(2)，用于产生所述正交信号；

b)具有第二差分振荡器和第二差分耦合电路的第二振荡器装置

(4)，用于产生所述同相信号；以及

c)频率控制装置，用于通过控制所述第一和第二振荡器装置的共模电流(Io)和尾电流中的至少一个来改变所述同相信号和所述正交信号的振荡频率；

其中所述第一和第二差分振荡器分别包括第一和第二差分科尔皮兹型振荡器，

其中所述第一和第二差分科尔皮兹型振荡器每个均包括作为下级的第一差分晶体管级(Q3、Q4、Q3’、Q4’)，用于组合第二差分晶体管级(Q1、Q2、Q1’、Q2’)的尾电流，

其中所述第一和第二差分耦合电路包括与所述第一差分晶体管级(Q3、Q4、Q3’、Q4’)并联连接的第三差分晶体管级(Q5、Q6、Q5’、Q6’)，

其中所述频率控制装置被配置成差分地改变所述第一和第二差分耦合电路的所述尾电流，

并且，其中所述频率控制装置被配置成经由调谐电阻器(RT)向第一和第三差分晶体管级的晶体管的相应发射极端施加调谐电压(VT)。

2.如权利要求1所述的振荡器电路，其中所述第二差分晶体管级的晶体管的基极端连接在形成所述第一和第二差分振荡器的谐振电路线圈的共模点的偏置点处。

3.如权利要求2所述的振荡器电路，其中所述偏置点经由共模电阻器(Rs)与供电电压连接。

4.如前述权利要求任一项所述的振荡器电路，其中所述第一振荡器装置(2)包括第一缓冲电路，所述第二振荡器装置(4)包括第二缓冲电路，所述第一和第二差分耦合电路与第一和第二缓冲电路中的相应缓冲电路连接，以连接所述第一和第二振荡器装置。

5.如权利要求4所述的振荡器电路，其中通过相应的电流源来驱动所述第一和第二缓冲电路，所述电流源产生所述第一和第二振荡器装置的尾电流值1.5倍的电流。

6.如权利要求1或2所述的振荡器电路，还包括相位调节电路，用于连接所述第一和第二振荡器装置的相应输出端以提供相位匹配。

7.一种利用根据权利要求1所述的振荡器电路来控制同相信号和正交信号的振荡频率的方法，所述方法包括以下步骤：

a)通过第一差分振荡器产生所述正交信号；

b)通过第二差分振荡器产生所述同相信号；

c)经由所述第一和第二差分耦合电路中的相应的差分耦合电路连接所述第一和第二差分振荡器；以及

d)控制由所述第一和第二差分振荡器和所述第一和第二差分耦合电路所构成的装置中的共模电流和尾电流中的至少一个，以改变所述振荡频率。

Images