CN113225022B - 超宽带上变频器 - Google Patents

Abstract

本发明公开的一种超宽带上变频器，涉及可应用于超宽带上行发射链路的上变频器。本发明通过下述技术方案实现：监控单元收集各个功能单元的状态，对控制方式、输出频率、衰减值、带宽参数进行配置并下发给各个功能单元；频综单元根据监控单元下发的频率，以及来自内参考时钟或外部参考时钟输入的参考信号，产生本上变频器需要的本振信号LO，并送到上变频信道单元；上变频信道单元根据监控单元下发的频率信息，将频综单元本振源产生的本振信号LO与外部中频信号进行频谱混频、预选器组滤波和放大处理，通过至少两级频率转换，将中频信号转换至射频信号，在现场可编程门阵列FPGA控制下，上变频到200MHz～12GHz范围内任意射频信号。

Description

超宽带上变频器

技术领域

本发明涉及通信技术领域，尤其涉及一种可应用于超宽带上行发射链路的高性能（超宽带、瞬时带宽宽、高平坦度）超宽带上变频器。

背景技术

随着通信技术的迅猛发展，变频器广泛应用于卫星通信、电子对抗、移动通信及航天测控等领域。

为了测试和检验宽带接收机性能，多体制信号模拟源发射中频70MHz或3600MHz信号，经上变频器进行变频处理，输出200MHz～12GHz范围内任意射频信号，再经过低噪声放大器放大后，送宽带接收机进行性能测试，上变频器作为上行发射系统的重要组成部分，对信号频率变换起着不可代替的作用，其性能的好坏直接影响到宽带接收机的性能指标。

在传统宽带射频应用中，上变频器的变频范围通常不够宽，需要研制多台上变频来满足宽带变频的需求，这导致研制费用和复杂性较高。在对输入中频70MHz或3600MHz信号上变频到200MHz～12GHz的时候，由于上变频器输出频段跨越了多个倍频程，信号的杂散干扰会非常严重；同时在输入雷达等宽带信号时，经过上变频后的信号平坦度指标，也是一个很难实现的技术难点。在宽带接收机的项目建设上，急需研制具有超宽带频率范围发射、杂散抑制及平坦度指标控制较好的上变频器。

发明内容

本发明的目的是针对现有技术存在的不足之处,提供一种能够将70MHz、3600MHz中频信号变频为200MHz～12GHz射频信号的超宽带上变频器，用于宽带接收机系统对下行链路的检查和测试的需求，同时满足杂散抑制及增益平坦度等技术要求。

本发明解决其上述技术问题所采用的技术方案是：一种超宽带上变频器，包括：连接在监控单元的上变频信道单元、频综单元和 AC/DC电源单元，其特征在于；AC/DC电源单元将来自外部220V交流电转换成直流，为上变频器内所有电路上的功能单元供电；监控单元收集各个功能单元的状态，对控制方式、输出频率、衰减值、带宽参数进行配置并下发给各个功能单元；频综单元根据监控单元下发的频率，以及来自内参考时钟或外部参考时钟输入的参考信号，产生本上变频器需要的本振信号LO，将本振信号LO送到上变频信道单元；分段变频模块根据输出射频频率范围的不同，对输入中频信号进行分段变频，通过第三切换开关214和第四切换开关222并联低频段变频支路和高频段变频支路，当输出射频信号在200MHz～1GHz范围内，FPGA控制板224控制第三切换开关214，输入中频选择模块，将输出中频到低频段变频通道，经第一低频段滤波器215进行滤波处理，消除镜像和杂散干扰之后，通过低频段混频器216与本振信号LO2混频产生低频段射频信号，低频段预选组件217根据射频频率选择不同的滤波器通带，减小谐杂波干扰；上变频信道单元根据监控单元下发的频率信息，将频综单元变频器本振源产生的本振信号LO与外部中频信号进行频谱混频、预选器组滤波和放大处理，通过至少两级频率转换，将中频信号转换至射频信号，并基于FPGA、以并行多相滤波结构，连接频综单元、上变频信道单元、AC/DC电源单元、监控单元组成具有大动态频率范围发射的超宽带上变频器，在现场可编程门阵列FPGA控制下，上变频到200MHz～12GHz范围内任意射频信号。

本发明相对现技术具有的有益效果是：

本发明基于FPGA、以并行多相滤波结构，采用连接了频综单元、上变频信道单元、AC/DC电源单元、监控单元组成的超宽带上变频器,具有大动态频率范围发射，上变频后的调制信号能够覆盖200MHz～12GHz范围内任意射频输出；可实现输出射频信号最大带宽2GHz，同时满足增益平坦度在±0.8dB的技术指标。

本发明采用监控单元收集各个功能单元的状态，对控制方式、输出频率、衰减值、带宽等参数进行配置并下给各个功能单元；监控单元的核心部分是采用STM32F429系列芯片实现的单片机控制板，它对本上变频器接收到的外部控制指令或者本控控制指令进行解析，转换为对内部具体模块的控制指令，然后下发给相关的模块，同时，内部模块的工作状态会反馈给单片机，单片机进行状态解析后直接上报给管控分系统；上变频信道单元和频综单元内部的监控采用Spartan-6系列FPGA芯片实现，FPGA内部资源丰富，计算速度快，可以快速的将整机监控单元下发的串口控制指令转换为对模块内部各个芯片的控制电平，实现对模块单元的实时控制；同时，模块单元内部的各种状态监测部分会将检测结果上报给FPGA芯片，FPGA进行数据处理后上报给整机监控单元，实现模块单元工作状态的实时反馈功能。

本发明根据监控单元下发的频率，以及来自内参考时钟或外部参考时钟输入的参考信号，频综单元产生本设备需要的本振信号LO；根据输出射频频率进行分段变频，高低频段采用不同的混频器、滤波器,无频谱倒置,通过本振的二次变频方式，提高了增益平坦度、杂波抑制等技术指标和实时处理速度，混频器采用并行方式，运算处理速度得到大大提高。

本发明上变频信道单元根据监控单元下发的频率信息，将频综单元变频器本振源产生的本振信号LO与外部中频信号进行镜像频谱混频、预选器组滤波处理，通过至少两级频率转换，将中频信号升频转换至射频信号，经过预选器滤波，运用LOFPGA注入和进一步对信号进行滤波和处理，可实现带宽在2GHz以内的中频信号上变频到射频200MHz～12GHz信号，同时满足增益平坦度在±0.8dB的技术指标。在对以上预选组件、混频器和滤波器的选型时重点考虑平坦度指标，根据输出射频频率，对输入中频信号进行分段变频，高低频段采用不同的混频器、滤波器，通过二次变频方案，提高了增益平坦度、杂波抑制等技术指标。保证了带内平坦度优于±0.8dB（2GHz带宽），满足指标要求。

本发明预选组件采用亚倍频分段方式，根据不同的输入中频，选择对应的滤波器通带，减小了谐杂波干扰，从而实现了200MH～12GHz超宽带大动态发射范围；高频段混频器选用双平衡结构混频器，本振与射频间隔离度为30dB,对组合杂散有很好的抑制能力。高频段二中频滤波器219采用MEMS结构滤波器，其对应二中频滤波器频率为25GHz，带宽＞2GHz，通过抑制射频及射频谐波的隔离，射频抑制在80dBc以上。

超宽带上变频器实现的主要技术指标如下：输入频率：70MHz，3600MHz可选；输出频率：200MHz～12GHz,输出频谱不倒置；输出信号带宽可选：2GHz，1.2GHz，650MHz，500MHz，250MHz，100MHz，20MHz；增益：≥30dB;衰减控制：30dB,1dB步进；镜频抑制：≥70dBc；中频抑制：≥60dBc；带内平坦度：≤±0.8dB(2GHz带宽)；本振相位噪声≤-50dBc/Hz@10Hz，≤-65dBc/Hz@100Hz，≤-75dBc/Hz@1KHz,≤-85dBc/Hz@10KHz,≤-95dBc/Hz@100KHz。

附图说明

图1是本发明超宽带上变频器组成框图；

图2是图1上变频信道单元的流程图；

图3是图1中频综单元结构框图；

以下结合附图和实施例对本发明进一步说明。

具体实施方式

参阅图1。在以下描述的优选实施例中，一种超宽带上变频器，包括：连接在监控单元的上变频信道单元、频综单元和 AC/DC电源单元，其中；AC/DC电源单元将来自外部220V交流电转换成直流，为上变频器内所有电路上的功能单元供电；监控单元收集各个功能单元的状态，对控制方式、输出频率、衰减值、带宽参数进行配置并下发给各个功能单元；频综单元根据监控单元下发的频率，以及来自内参考时钟或外部参考时钟输入的参考信号，产生本上变频器需要的本振信号LO，将本振信号LO送到上变频信道单元；上变频信道单元根据监控单元下发的频率信息，将频综单元变频器本振源产生的本振信号LO与外部中频信号进行频谱混频、预选器组滤波和放大处理，通过至少两级频率转换，将中频信号转换至射频信号，在现场可编程门阵列FPGA控制下，上变频到200MHz～12GHz范围内任意射频信号。

参阅图2。上变频信道单元包括： DC/DC电源225、FPGA控制板224，输入中频选择模块、分段变频模块、可调衰减器223，其中，输入中频选择模块主要是将输入中频70MHz或3600MHz根据FPGA控制板224的命令，将外部输入中频送第二切换开关213。当输入中频为70MHz，FPGA控制板224将第一切换开关211输出送混频器212与一本振LO1进行混频，产生3.6GHz一中频信号，第二切换开关213选择混频器212的输出端作为输入端，将3.6GHz信号送第三切换开关214；当输入中频为3.6GHz，FPGA控制板224直接将第一切换开关211输出送第二切换开关213。分段变频模块根据输出射频频率范围的不同，对输入中频信号进行分段变频，通过第三切换开关214和第四切换开关222，并联低频段变频支路和高频段变频支路，

当输出射频信号在200MHz～1GHz范围内，FPGA控制板224控制第三切换开关214，将输出中频到低频段变频通道，经第一低频段滤波器215进行滤波处理，消除镜像和杂散干扰之后，通过低频段混频器216与本振信号LO2混频产生低频段射频信号，低频段预选组件217根据射频频率选择不同的滤波器通带，减小了谐杂波干扰；当输出射频信号在1GHz～12GHz范围内，FPGA控制板控制第三切换开关214，将输出中频到高频段变频通道，经第一高频段混频器218与本振信号LO3混频产生二中频射频信号，滤波器219对混频器输出的二中频信号进行滤波，输出射频通过第二高频段混频器220与本振信号LO4进行三次变频，高频段预选组件221根据FPGA控制选择对应的滤波器带宽，对输出射频进行滤波，抑制信号的杂波干扰，低频段预选组件217与高频段预选组件221通过衰减器223输出200MHz～12GHz。

需要说明的是，衰减器223为数控衰减器，用于宽带上变频器的增益控制，控制范围可以达到30dB，衰减步进0.5dB，达到了调整链路增益避免下级链路饱和。低频段预选组件217、高频段预选组件221采用亚倍频分段方式，根据不同的输出射频，选择对应的滤波器通带，减小了谐杂波干扰，从而实现了信号瞬时带宽2GHz以内带宽可选；第一高频段混频器218、第二高频段混频器220选用双平衡结构混频器，本振与射频间隔离度为30dB,对组合杂散有很好的抑制能力。高频段二中频滤波器219采用MEMS结构滤波器，其对应二中频滤波器频率为25GHz，带宽＞2GHz，该滤波器对RF频率抑制≥60dBc，通过两级级联可以很好的抑制射频及射频谐波的隔离，射频抑制在80dBc以上。

参阅图3。频综单元包括：100MHz高稳恒温晶振产生模块和通过功分器317功分为两支路的第一功分器318和第二功分器319，第一功分器318分别相连的LO1产生模块和LO2产生模块，第二功分器319分别相连LO3产生模块、LO4产生模块。

高稳恒温晶振模块根据外参考时钟提供的100MHz参考信号后，外部输入参考时钟10MHz经过5倍频311输出50MHz频率，第一滤波器312对输入的50MHz频率进行滤波处理, 处理后的信号经过一级放大器313对50MHz频率进行放大处理，放大后的信号经2倍频314输出100MHz频率，第二滤波器315对输入的100MHz频率进行滤波处理，经二级放大器316生成100MHz高稳恒温晶振做为后端本振锁相环的参考时钟，参考时钟通过第一功分器317将功分输出的100MHz高稳恒温晶振参考时钟功分为两条支路，一条支路通过第一功分器318对功分器317输出的信号进行功分，将时钟参考信号送本振L01产生模块和本振LO2产生模块，本振L01产生模块和本振L02产生模块分别采用单锁相环方式，上变频后的调制信号覆盖200MHz～12GHz范围内任意射频输出，实现输出射频信号最大带宽2GHz；其中，本振L01产生模块将100MHz参考时钟，经锁相环PLL1后在经过第一滤波器320、第一分支大器321、第一分支滤波器322输出LO1的频率3.53GHz信号；本振L02产生过程一致，通过第二分支输出LO2频率范围为3.8GHz~4.6 GHz的频率信号；另一支路通过第三功分器319对第一功分器317输出的信号进行功分，将时钟参考信号送本振L03产生模块和本振LO4产生模块。

本振L03产生模块和本振L04产生模块分别采用单锁相环+倍频方式，100MHz参考时钟经锁相环PLL3通过顺次串联的第一L04滤波器327、压控振荡器VCO1送入L04功分器328，L03功分器328并联第二L03放大器329，通过第二L03滤波器330反馈至送锁相环PLL3，然后通过顺次串联的第三L03滤波器331、第三L03放大器332、第三L03滤波器333、2倍频334、第四L03滤波器335、第四L03放大器336和第五L03滤波器337 输出28.6GHz的频率信号。同理另一支路的LO4产生模块的频率输出频率范围为：26GHz~37GHz的频率信号。LO4产生流程与LO3一致。

第一功分器317产生的100MHz高稳恒温晶振相位噪声为：≤﹣100dBc/Hz@10Hz、≤﹣125dBc/Hz@100Hz、≤﹣155dBc/Hz@1KHz、≤﹣163dBc/Hz@10KHz、≤﹣165dBc/Hz@100KHz。本振L01产生模块和L02产生模块采用单锁相环频率合成器方式实现锁相，本振LO3产生模块和LO4产生模块采用单锁相环PLL+倍频方式实现锁相。

需要说明的是，100MHz高稳恒温晶振模块包括5倍频、2倍频、滤波器312和315、放大器313和316、功分器317；当外部没有时钟参考输入，内参考采用100MHz高稳恒温晶振；当外部参考时钟10MHz输入时，经过5倍频输出50MHz频率，滤波器312用于对输入的50MHz频率进行滤波处理；处理后的信号经过放大器313，对50MHz频率进行放大处理，提高了增益平坦度。

当输入中频为70MHz时，一中频频率为3.6GHz，此时本振LO1为：3.53GHz；射频与本振LO1无混频杂散。

当射频输出为200MHz～1GHz时，该频段仅需一次变频即可，由3.6GHz经过低频二本振LO2频率3.8Gz~4.6GHz变频而来，为了杂散抑制，该部分在射频输出端分为200MHz~310MHz，310MHz~460MHz，460MHz~680MHz，680MHz~1GHz共计4段，并且满足200MHz~1GHz每段交叠20MHz，输入中频与本振LO2存在高阶混频杂散，-4*RF(3590～3610MHz)+5*LO(3020～3040MHz)＝740～760MHz、-2*RF(3590～3610MHz)+3*LO1(2750～2770MHz)＝1070～1090MHz、4*RF(3590～3610MHz)-5*LO1(2750～2770MHz)＝610～590MHz,通过混频器和滤波器的抑制，200MHz～1GHz段混频干扰杂散抑制优于80dBc。

当射频输出为1GHz～12GHz时，二中频频率为25GHz，本振LO3为：28.6GHz，二中频与本振LO3无混频杂散产生，满足1GHz～12GHz混频干扰杂散抑制大于70dBc指标要求。

当射频输出为1GHz~12GHz时，由二中频25GHz±1GHz经过本振LO4频率26Gz~36GHz变频而来，为了杂散抑制，该部分在射频输出端分为2GHz~6GHz，6GHz~8GHz，8GHz~10GHz，10GHz~12GHz共计4段，并且满足每段交叠2GHz的实际带宽，输入二中频与本振LO4存在高阶混频杂散，

4*RF(26GHz)-3*LO (33GHz)＝5GHz、-5*RF(25~26GHz)+4*LO、(34~35GHz)=11~10GHz、3*RF(25~26GHz)-2*LO(34~35GHz)=7~8GHz，通过混频器和滤波器的抑制，1GHz～12GHz段混频干扰杂散抑制优于80dBc。

为了说明超宽带测试上变频器的变频流程，结合硬件实现并且不失一般性，以输入中频频率F=70MHz，输出射频频率为10GHz，信号带宽为2GHz为例，给出其具体变频步骤如下：

当本超宽带测速上变频器设备加电后，AC/DC电源单元开始工作，将外部220V交流电转换成+12V直流，供设备内所述监控单元、频综单元供电；监控单元配置参数命令包括输入频率F=70MHz，输出频率Rf=10GHz、中频带宽2GHz、衰减值为5dB、本控等参数，并将参数命令下发给各个功能单元，同时收集各个功能单元的状态，包括变频单元工作电流、内外频综状态、频综锁定状态、频综工作电流状态等；频综单元中的100MHz高稳恒温晶振模块根据内参考时钟或外部参考时钟，产生100MHz高稳恒温晶振，频综单元根据监控单元下发的频率F=70MHz和Rf=10GHz，将100MHz高稳恒温晶振送到第一功分器318和第三功分开器319，生成高低频段变频需要的本振LO1、LO3和LO4，本振LO3和LO4经过单锁相环+倍频的方式，生成LO3=28.6GHz，LO4=35GHz；上变频信道单元接收外部输入中频F=70MHz后，FPGA控制板224控制第一切换开关211，将输入70MHz送混频器与本振LO1混频，生成3.6GHz中频信号，FPGA控制板224根据监控单元下发的频率F=10GHz选择高频段变频，将第三切换开关214输出第一送混频器218与本振LO3进行混频，生成二中频F2=25GHz信号，滤波器219对混频器输出的二中频信号F2进行滤波处理，通过第二高频段混频器220与本振信号LO4进行三次变频，高频段预选组件221根据FPGA控制选择对应的滤波器带宽为2GHz，对输出射频进行滤波，第四切换开关222输出10GHz信号送衰减器223，FPGA控制板224控制衰减器衰减量为5dB,输出射频信号10GHz ±1GHz信号。

本发明所述超宽带测速上变频器的增益平坦度、本振相位噪声、衰减控制、中频抑制、杂散干扰等主要技术指标满足全频段空间无线电信号识别系统下行接收链路的设计要求。

本发明通过具体实施方式对本发明进行了阐述，以上实施例的说明只是用于帮助理解本发明的设备；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。

Claims (10)

1.一种超宽带上变频器，包括：连接在监控单元的上变频信道单元、频综单元和 AC/DC电源单元，其特征在于；AC/DC电源单元将来自外部220V交流电转换成直流，为上变频器内所有电路上的功能单元供电；监控单元收集各个功能单元的状态，对控制方式、输出频率、衰减值、带宽参数进行配置并下发给各个功能单元；频综单元根据监控单元下发的频率，以及来自内参考时钟或外部参考时钟输入的参考信号，产生本上变频器需要的本振信号LO，将本振信号LO送到上变频信道单元；上变频信道单元根据监控单元下发的频率信息，将频综单元变频器本振源产生的本振信号LO与外部中频信号进行频谱混频、预选器组滤波和放大处理，通过至少两级频率转换，将中频信号转换至射频信号，并基于FPGA、以并行多相滤波结构，连接频综单元、上变频信道单元、AC/DC电源单元、监控单元组成具有大动态频率范围发射的超宽带上变频器，在现场可编程门阵列FPGA控制下，上变频到200MHz～12GHz范围内任意射频信号；上变频信道单元包括： DC/DC电源单元（225）、FPGA控制板（224），输入中频选择模块、分段变频模块、可调衰减器（223），其中，输入中频选择模块将输入中频70MHz或3600MHz根据FPGA控制板（224）的命令，将外部输入中频送第二切换开关（213），当输入中频为70MHz，FPGA控制板（224）将第一切换开关（211）输出送混频器（212）与一本振LO1进行混频，产生3.6GHz一中频信号，第二切换开关（213）选择混频器（212）的输出端作为输入端，将3.6GHz信号送第三切换开关（214）；当输入中频为3.6GHz，FPGA控制板（224）直接将第一切换开关（211）输出送第二切换开关（213）。

2.如权利要求1所述的超宽带上变频器，其特征在于：频综单元中的100MHz高稳恒温晶振模块根据内参考时钟或外部参考时钟，产生100MHz高稳恒温晶振，频综单元根据监控单元下发的频率F=70MHz和Rf=10GHz，将100MHz高稳恒温晶振送到第一功分器（318）和第二功分器（319），生成高低频段变频需要的本振LO1、LO3和LO4，本振LO3和LO4经过单锁相环+倍频的方式，生成LO3=28.6GHz，LO4=35GHz；上变频信道单元接收外部输入中频F=70MHz后，FPGA控制板（224）控制第一切换开关（211），将输入70MHz送混频器与本振LO1混频，生成3.6GHz中频信号，FPGA控制板（224）根据监控单元下发的频率F=10GHz选择高频段变频，将第三切换开关（214）输出送第一高频段混频器（218）与本振LO3进行混频，生成二中频F2=25GHz信号，滤波器（219）对混频器输出的二中频信号F2进行滤波处理，通过第二高频段混频器（220）与本振信号LO4进行三次变频，高频段预选组件（221）根据FPGA控制选择对应的滤波器带宽为2GHz，对输出射频进行滤波，第四切换开关（222）输出10GHz信号送衰减器（223），FPGA控制板（224）控制衰减器衰减量为5dB，输出射频信号10GHz ±1GHz信号。

3.如权利要求1所述的超宽带上变频器，其特征在于：分段变频模块根据输出射频频率范围的不同，对输入中频信号进行分段变频，通过第三切换开关（214）和第四切换开关（222），并联低频段变频支路和高频段变频支路，当输出射频信号在200MHz～1GHz范围内，FPGA控制板（224）控制第三切换开关（214），将输出中频到低频段变频通道，经第一低频段滤波器（215）进行滤波处理，消除镜像和杂散干扰之后，通过低频段混频器（216）与本振信号LO2混频产生低频段射频信号，低频段预选组件（217）根据射频频率选择不同的滤波器通带，减小了谐杂波干扰。

4.如权利要求3所述的超宽带上变频器，其特征在于：当输出射频信号在1GHz～12GHz范围内，FPGA控制板（224）控制第三切换开关（214），将输出中频到高频段变频通道，经第一高频段混频器（218）与本振信号LO3混频产生二中频射频信号，滤波器（219）对混频器输出的二中频信号进行滤波，输出射频通过第二高频段混频器（220）与本振信号LO4进行三次变频，高频段预选组件（221）根据FPGA控制选择对应的滤波器带宽，对输出射频进行滤波，抑制信号的杂波干扰，低频段预选组件（217）与高频段预选组件（221）通过衰减器（223）输出200MHz～12GHz。

5.如权利要求4所述的超宽带上变频器，其特征在于：当输出射频信号在200MHz～1GHz范围内，FPGA控制板（224）控制第三切换开关（214），将输出中频到低频段变频通道，经第一低频段滤波器（215）进行滤波处理，消除镜像和杂散干扰之后，通过低频段混频器（216）与本振信号LO2混频产生低频段射频信号，低频段预选组件（217）根据射频频率选择不同的滤波器通带，减小了谐杂波干扰；当输出射频信号在1GHz～12GHz范围内，FPGA控制板控制第三切换开关（214），将输出中频到高频段变频通道，经第一高频段混频器（218）与本振信号LO3混频产生二中频射频信号，滤波器（219）对混频器输出的二中频信号进行滤波，输出射频通过第二高频段混频器（220）与本振信号LO4进行三次变频，高频段预选组件（221）根据FPGA控制选择对应的滤波器带宽，对输出射频进行滤波，抑制信号的杂波干扰，低频段预选组件（217）与高频段预选组件（221）通过衰减器（223）输出200MHz～12GHz。

6.如权利要求1所述的超宽带上变频器，其特征在于：频综单元包括：100MHz高稳恒温晶振产生模块和通过功分器（317）功分为两支路的第一功分器（318）和第二功分器（319），第一功分器（318）分别相连的LO1产生模块和LO2产生模块，第二功分器（319）分别相连LO3产生模块、LO4产生模块。

7.如权利要求6所述的超宽带上变频器，其特征在于：高稳恒温晶振模块根据外参考时钟提供的100MHz参考信号后，外部输入参考时钟10MHz经过5倍频（311）输出50MHz频率，第一级滤波器（312）对输入的50MHz频率进行滤波处理, 处理后的信号经过一级放大器（313）对50MHz频率进行放大处理，放大后的信号经2倍频器（314）输出100MHz频率信号，第二级滤波器（315）对输入的100MHz频率进行滤波处理，经二级放大器（316）生成100MHz高稳恒温晶振做为后端本振锁相环的参考时钟，参考时钟通过功分器（317）将功分输出的100MHz高稳恒温晶振参考时钟功分为两条支路，一条支路通过第一功分器（318）对功分器（317）输出的信号进行功分，将时钟参考信号送本振L01产生模块和本振LO2产生模块，本振L01产生模块和本振L02产生模块分别采用单锁相环方式，上变频后的调制信号覆盖200MHz～12GHz范围内任意射频输出，实现输出射频信号最大带宽2GHz。

8.如权利要求7所述的超宽带上变频器，其特征在于：本振L01产生模块将100MHz参考时钟，经锁相环PLL1后在经过第一滤波器（320）、第一分支大器（321）、第一分支滤波器（322）输出LO1的频率3.53GHz信号；本振L02产生过程一致，通过第二分支输出LO2频率范围为3.8GHz~4.6 GHz的频率信号；另一支路通过第二功分器（319）对功分器（317）输出的信号进行功分，将时钟参考信号送本振L03产生模块和本振LO4产生模块。

9.如权利要求8所述的超宽带上变频器，其特征在于：本振L03产生模块和本振L04产生模块分别采用单锁相环+倍频方式，100MHz参考时钟经锁相环PLL3通过顺次串联的第一L03滤波器（327）、压控振荡器VCO1送入L03功分器（328），L03功分器（328）并联第二L03放大器（329），通过第二L03滤波器（330）反馈至送锁相环PLL3，然后通过顺次串联的第三L03滤波器（331）、第三L03放大器（332）、第三L03滤波器（333）、2倍频（334）、第四L03滤波器（335）、第四L03放大器（336）和第五L03滤波器（337）输出28.6GHz的频率信号；同理，另一支路的LO4产生模块的频率输出频率范围为：26GHz~37GHz的频率信号，LO4产生流程与LO3一致。

10.如权利要求8或9所述的超宽带上变频器，其特征在于：本振L01产生模块和L02产生模块采用单锁相环频率合成器方式实现锁相，本振LO3产生模块和LO4产生模块采用单锁相环PLL+倍频方式实现锁相。

Images