CN218482848U - 一种频率综合器 - Google Patents

Abstract

本实用新型公开一种频率综合器，包括合成单元、变频单元1、变频单元2、频综单元和电源及控制单元；所述合成单元通过合路器合成后输出发射信号；所述变频单元1、所述变频单元2，对频综单元输入的信号进行混频、开关、放大，输出整机所需的本振1信号、本振2信号；所述频综单元提供变频单元需要的本振源，为系统提供时钟信号；所述电源及控制单元为上述各单元供电；按照信号处理分机指令实现时序控制、频率配置。本实用新型通过采用特殊成熟工艺设计的小型化低加速度灵敏度晶体，保证高强度振动量级下的稳定工作；将一本振信号混频至较低频率后反馈给鉴相器，混频所用的本振信号通过直接频率合成产生，以保证其低相位噪声、低杂散、高隔离。

Description

一种频率综合器

技术领域

本实用新型涉及卫星通信技术领域，具体为一种频率综合器。

背景技术

频率综合器是现代电子系统的重要组成部分，在通讯、雷达、电子对抗、遥控遥测和仪器仪表等众多领域得到了广泛应用，尤其是在卫星导航通信领域。频率综合器是现代通信系统、雷达、测试设备中的关键器件，能够提供高精度、高稳定度的频率。从20世纪30年代首次提出频率合成的概念以来，已经形成了3种基本的频率合成方法:①直接频率合成；②锁相频率合成；③直接数字频率合成(DDS)。早期的频率综合器(频综)使用直接频率合成方式，它们结构简单，易于实现，但体积大、成本高。随着大规模集成电路和超大规模集成电路技术的发展和成熟，小尺寸、高性能、低成本的单片射频/微波锁相环路能够大规模批量生产，锁相频率综合器迅速代替了直接频率合成器。

但是目前国内的频率综合器的电子元器件进口居多，大量级的振动环境下，难以保证稳定的工作；并且目前的系统对发射和本振信号的相位噪声、杂散抑制和通道间隔离度都提出了更高的要求。

实用新型内容

针对上述技术问题，本实用新型旨在提供一种频率综合器，采用特殊成熟工艺设计的小型化低加速度灵敏度晶体，保证高强度振动量级下的稳定工作；将一本振信号混频至较低频率后反馈给鉴相器，混频所用的本振信号通过直接频率合成产生，以保证其低相位噪声、低杂散、高隔离。

为解决上述技术问题，本实用新型采用以下技术方案：一种频率综合器，其特征在于：包括合成单元、变频单元1、变频单元2、频综单元和电源及控制单元；

所述合成单元，将两种上变频的信号进行放大、数控衰减，通过合路器合成后输出发射信号；

所述变频单元1，对信处输入的DDS1基带信号，经过两次上变频、滤波、放大、开关功能，输出整机所需的发射激励、自检信号；对频综单元输入的LO1-1、LO1-2信号进行混频、开关、放大，输出整机所需的本振1信号；

所述变频单元2，对信处输入的DDS2基带信号，经过两次上变频、滤波、放大、开关功能，输出整机所需的发射激励、自检信号；对频综单元输入的LO2-1、LO2-2信号进行混频、开关、放大，输出整机所需的本振2信号；

所述频综单元，提供变频单元需要的本振源，为系统提供时钟信号；

所述电源及控制单元，将输入的电压进行电压变换、滤波、隔离，为上述各单元供电；按照信号处理分机指令实现时序控制、频率配置。

进一步的，所述合成单元包括：

将两路发射信号放大的低噪声放大器；

将放大后的信号进行衰减的数控衰减器；

将衰减后的信号进行合成的合成功分器；

对合成后信号进行调整的可调数控衰减器。

进一步的，所述变频单元1和变频单元2均包括：开关、低噪声放大器、射频滤波器、混频器、中频滤波器、中频放大器和功分器。

进一步的，所述变频单元1还包括限幅器。

进一步的，所述频综单元包括：

产生DDS时钟信号的晶振；

放大DDS时钟信号的晶振放大器；

将本振前信号倍频后产生本振信号的锁相环；

将本振信号合成的频综功分器。

进一步的，所述电源及控制单元包括：

为线路供电进行稳压、滤波、隔离的线性稳压器；

控制时序、频率配置的FPGA芯片。

进一步的，所述本振信号包括一本振信号和二本振信号；所述一本振信号通过锁相环产生X波段跳频信号，二倍频后产生；所述二本振信号通过锁相环直接产生。

进一步的，所述晶振为AVXO9-036系列抗振晶体振荡器。

进一步的，所述频综单元还包括低通滤波器，所述低通滤波器和晶振输出端连接。

有益效果：与现有技术相比，本实用新型通过采用特殊成熟工艺设计的小型化低加速度灵敏度晶体，保证高强度振动量级下的稳定工作；将一本振信号混频至较低频率后反馈给鉴相器，混频所用的本振信号通过直接频率合成产生，以保证其低相位噪声、低杂散、高隔离。

附图说明

图1是本实用新型功能框图。

图2是本实用新型合成单元原理框图。

图3是本实用新型变频单元1原理框图。

图4是本实用新型变频单元2原理框图。

图5是本实用新型频综单元原理框图。

图6是本实用新型电源及控制单元原理框图。

图7是本实用新型射频滤波器指标示意图。

图8是本实用新型射频混频器指标示意图。

图9是本实用新型中频混频器标示意图。

具体实施方式

为了便于理解本实用新型，下面将参照附图对本实用新型进行更加全面的描述。本实用新型可以通过不同的形式来实现，并不限于文本所描述的实施例。相反的，提供实施例是为了使对本实用新型公开的内容更加透彻全面。

如图1所示，一种频率综合器，包括包括合成单元、变频单元1、变频单元2、频综单元和电源及控制单元。

如图2所示，所述合成单元，包括：将两路发射信号放大的低噪声放大器；将放大后的信号进行衰减的数控衰减器；将衰减后的信号进行合成的合成功分器；对合成后信号进行调整的可调数控衰减器。所述两路发射信号为发射1和发射2，将这两种上变频的信号进行放大、数控衰减，通过合路器合成后输出发射信号。

如图3所示，所述变频单元1，包括：限幅器、开关、低噪声放大器、射频滤波器、混频器、中频滤波器、中频放大器和功分器。用来对信处输入的DDS1基带信号，经过两次上变频、滤波、放大、开关功能，输出整机所需的发射激励、自检信号；对频综单元输入的LO1-1、LO1-2信号进行混频、开关、放大，输出整机所需的本振1信号。

如图4所示，所述变频单元2，开关、低噪声放大器、射频滤波器、混频器、中频滤波器、中频放大器和功分器。用来对信处输入的DDS2基带信号，经过两次上变频、滤波、放大、开关功能，输出整机所需的发射激励、自检信号；对频综单元输入的LO2-1、LO2-2信号进行混频、开关、放大，输出整机所需的本振2信号。

如图5所示，所述频综单元包括：产生DDS时钟信号的晶振；放大DDS时钟信号的晶振放大器；发生本振前信号的谐波发生器；将本振前信号4倍频后产生本振信号的锁相环；将本振信号合成的频综功分器。用来提供变频单元需要的本振源，为系统提供时钟信号。

如图6所示，所述电源及控制单元，包括线性稳压器和FPGA芯片。用来将输入的电压进行电压变换、滤波、隔离，为上述各单元供电；按照信号处理分机指令实现时序控制、频率配置。

所述合成单元的数控衰减器选用NC1321C-118，其主要指标为：频率范围：(0.5～18)GHz；增益：-5dB；衰减范围：(1～63)dBm；衰减步进：1dBm。合成器选用芯谷微的IPD-0618A，其主要指标为：频率范围：(6～18)GHz；插损：-4dB。考虑到高低温的影响，信号输出功率达到(0.5～3.5)dBm。低噪声放大器饱和会造成带内相位非线性失真，一方面保证发射饱和输出，另一方面保证饱和深度不超过一定范围，另外在发射通道上没有其它非线性器件，实现通道带内相位非线性失真≤±15°。

为达到所需的发射1杂散抑制采用二次上变频的方式，先将DDS1混频至3.1975GHz，通过两级介质滤波器进行滤波。其主要指标为：中心频率：3.1975GHz；1dB带宽：24MHz；带内损耗：4dBm；带外抑制f0@±67.5MHz：≥40dB。主要性能如下图所示。

所述射频滤波器选用SiMF15R9/2R2-8D2,其主要指标为：中心频率：16.05GHz；通带：(15～17.1)GHz；带内损耗：≤2dBm。所述本振信号包括一本振信号和二本振信号；所述一本振信号通过锁相环产生X波段跳频信号，二倍频后产生；所述二本振信号通过锁相环直接产生。一本振信号频率与发射1相近，杂散及滤波设计相同，可达到≤-70dBc的杂散抑制。其指标数据如下表所示，带外抑制、回波损耗和频率曲线图见图7。

所述射频混频器选用NC1733C-1328，主要指标为：射频/本振频率：(13～28)GHz；中频频率：(DC～10)GHz；变频损耗：10dBm；射本隔离：30dB。其主要指标数据如下表所示，本真-隔离度、本振频率曲线图如图8所示。

所述中频混频器选用13所的NC3701Q-1545，主要指标为：变频损耗：9dBm；射本隔离：25dB。其主要指标数据如下表所示，隔离度(本真-射频)、频率曲线图如图9所示。

根据本振1通道的工作原理和指标要求，本振1通道射频增益分配如下表：

表1发射1通道增益功率分配表

所述发射1(内配)由功分器1分3输出5dBm，经过3dB衰减器，输出2dBm给合成单元。

根据本振2通道的工作原理和指标要求，本振2通道射频增益分配如下表：

表2发射2通道增益功率分配表

所述发射2(内配)由功分器1分2输出6dBm，经过4dB衰减器，输出2dBm给合成单元。

所述晶振采用AVXO9-036系列抗振晶体振荡器，为正弦波晶振。其采用+15V预热电源直接供电，通过线性稳压将+15V预热变换至+5V为100MHz时钟电路供电。DDS时钟信号通过对晶振信号功分后进行滤波、放大，产生800MHz时钟信号，根据计算，理论相位噪声约≤-120dBc/Hz@1kHz。根据电路时钟通道的工作原理和指标要求，电路时钟通道射频增益分配如下表：

表3电路时钟通道增益功率分配表

电路时钟的杂散来源主要为其他时钟通道的反向泄露和空间泄露，在频综单元增加低通滤波器，所述低通滤波器和晶振输出端连接，可以对谐杂波进行有效的抑制，低通滤波器使用自制的LC滤波器。其主要指标为：通带范围：(1～100)MHz；插入损耗：1dB；抑制度@200MHz：50dB。根据以上计算得出二次谐波≤-50dBc；杂散电平≤-80dBc。

所述FPGA芯片采用SMQ2V1000FG256型FPGA。其接收到频码有效1指令时，当频码1为低相噪模式时，控制环路1按照50MHz步进进行频率跳变(共25频点)；当频码1为正常模式时，控制环路1按照5MHz步进进行频率跳变(共241频点)，软件设置环路1缺省输出为中心频率。发射1频率＝环路1*2–环路3+DDS1；本振1频率＝环路1*2–环路3，因此发射1与本振1频率同步跳变，跳频步进根据模式为10MHz和100MHz两种状态。

所述FPGA芯片接收到频码有效2指令时，按照频码2控制环路2按照50MHz步进进行频率跳变(共41频点)，软件设置环路2缺省输出为最高频率。发射2频率＝环路2*2–环路3+DDS2；本振2频率＝环路2*2–环路3，因此所述发射2与本振2频率同步跳变，跳频步进为100MHz。

频率分配时首先保证跳频频点为50M的整数倍，其次锁相环采用下变频锁相技术，将一本振信号混频至较低频率后反馈给鉴相器，混频所用的本振信号通过直接频率合成产生，以保证其相位噪声。所述一本振信号采用梳状谱发射模块，其相位噪声可达≤-114dBc/Hz@1kHz。

发射通道第一次上变频将基带信号搬运至S波段点频，兼顾其频率和带宽，选用两级介质滤波器进行滤波，理论抑制度≥80dB；考虑到空间泄露，通过二级滤波后一中频的抑制度杂波抑制可达到≥74dB。

由于发射频率带宽最高达4GHz，为达到所需的杂散抑制，一方面将射频分2段进行分段滤波；另一方面需要通过合理的频率分配，降低带内交调杂散的阶数。第一段射频频率为f0-2G，经计算一中频的5倍在滤波器带内，根据混频器实测结果该杂散抑制度以达到≤-70dBc，其他交调杂散最高为8阶交调，可以达到≤-70dBc的抑制度。

在上述实施例中可以实现全部功能，或根据需要实现部分功能。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本实用新型对各种可能的组合方式不再另行说明。

Claims (9)

1.一种频率综合器，其特征在于：包括合成单元、变频单元1、变频单元2、频综单元和电源及控制单元；

所述合成单元，将两种上变频的信号进行放大、数控衰减，通过合路器合成后输出发射信号；

所述变频单元1，对信处输入的DDS1基带信号，经过两次上变频、滤波、放大、开关功能，输出整机所需的发射激励、自检信号；对频综单元输入的LO1-1、LO1-2信号进行混频、开关、放大，输出整机所需的本振1信号；

所述变频单元2，对信处输入的DDS2基带信号，经过两次上变频、滤波、放大、开关功能，输出整机所需的发射激励、自检信号；对频综单元输入的LO2-1、LO2-2信号进行混频、开关、放大，输出整机所需的本振2信号；

所述频综单元，提供变频单元需要的本振源，为系统提供时钟信号；

所述电源及控制单元，将输入的电压进行电压变换、滤波、隔离，为上述各单元供电；按照信号处理分机指令实现时序控制、频率配置。

2.根据权利要求1所述的一种频率综合器，其特征是：所述合成单元包括：

将两路发射信号放大的低噪声放大器；

将放大后的信号进行衰减的数控衰减器；

将衰减后的信号进行合成的合成功分器；

对合成后信号进行调整的可调数控衰减器。

3.根据权利要求1所述的一种频率综合器，其特征是：所述变频单元1和变频单元2均包括：开关、低噪声放大器、射频滤波器、混频器、中频滤波器、中频放大器和功分器。

4.根据权利要求1所述的一种频率综合器，其特征是：所述变频单元1还包括限幅器。

5.根据权利要求1所述的一种频率综合器，其特征是：所述频综单元包括：

产生DDS时钟信号的晶振；

放大DDS时钟信号的晶振放大器；

发生本振前信号的谐波发生器；

将本振前信号4倍频后产生本振信号的锁相环；

将本振信号合成的频综功分器。

6.根据权利要求1所述的一种频率综合器，其特征是：所述电源及控制单元包括：

为线路供电进行稳压、滤波、隔离的线性稳压器；

控制时序、频率配置的FPGA芯片。

7.根据权利要求5所述的一种频率综合器，其特征是：所述本振信号包括一本振信号和二本振信号；所述一本振信号通过锁相环产生X波段跳频信号，二倍频后产生；所述二本振信号通过锁相环直接产生。

8.根据权利要求5所述的一种频率综合器，其特征是：所述晶振为AVXO9-036系列抗振晶体振荡器。

9.根据权利要求5所述的一种频率综合器，其特征是：所述频综单元还包括低通滤波器，所述低通滤波器和晶振输出端连接。

Images