CN113949380A - 一种双模基频频率综合电路 - Google Patents
一种双模基频频率综合电路 Download PDFInfo
- Publication number
- CN113949380A CN113949380A CN202111244927.6A CN202111244927A CN113949380A CN 113949380 A CN113949380 A CN 113949380A CN 202111244927 A CN202111244927 A CN 202111244927A CN 113949380 A CN113949380 A CN 113949380A
- Authority
- CN
- China
- Prior art keywords
- frequency
- dual
- mode
- signal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 45
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 25
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 25
- 238000002156 mixing Methods 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 40
- 238000006880 cross-coupling reaction Methods 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 238000007599 discharging Methods 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000001960 triggered effect Effects 0.000 claims description 4
- 230000000644 propagated effect Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 14
- 238000002955 isolation Methods 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000001902 propagating effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001976 improved effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种双模基频频率综合电路，其包括：基频双模双向非对称传播驻波振荡器、双模外差式分频器、动态电流模式四分频器、除96分频器链、鉴频鉴相器以及可编程电荷泵。本申请利用双向非对称传播的驻波提供双模基频本振信号，以在保障双频隔离工作的同时，减少无源磁性元件体积。为了提高分频器电路对双模输入频率的锁定精度，本发明还将双模外差式分频器设计为：在94GHz工作状态直接将输入时钟信号与反馈时钟信号做下变频操作，而140GHz工作状态则将输入时钟信号与反馈时钟信号的二倍频做下混频操作，从而保证分频器达到稳态时，任何工作状态下，其输出端都会产生固定47GHz频率的输出信号，从而进一步节省电路面积并大幅简化后续高频分频器的设计。
Description
技术领域
本发明涉及毫米波段收发机电路领域，具体而言涉及一种双模基频频率综合电路。
背景技术
微波通讯频段目前已日益拥挤，适用毫米波频段收发机系统的开发成为工业界关注热点。
毫米波频段收发机系统中一般均设置包括有多模态的频率综合器模块，可实现频率切换且互不干扰的工作。频率综合器是射频通讯收发机系统中的关键部件，用于产生恒定的、高精度的频率，对收发机的接收敏感度、频率精度和调谐范围起到决定性作用。现有频率综合器的实现方式主要包括锁相频率合成以及数字频率合成等方式。在微波或更低频段，数字合成方法相比于另外两种方法具有精确度高、易于实现很高的集成度的优势。但，当应用频率达到毫米波频段时，数字集成电路很难满足时钟和切换速度的要求，因此锁相频率合在毫米波无线通讯系统中被广泛研究。
锁相频率综合器电路一般包含本振、环路滤波器、鉴频鉴相器以及输出端的压控振荡器，其中本振和压控振荡器需要使用品质因数高的磁性元件设计，这限制了振荡器部件实现片上小面积集成。对于需要更多磁性元件的多模态频率综合器的设计来说，如何限制磁性元件片上面积更是棘手的问题。
另外，平面传输线以及寄生效应对信号的衰减也是毫米波段电路设计中的主要问题。如何优化分频器的输入锁定范围，如何提高其输出精度也是现有技术中亟待解决的问题。
发明内容
本发明针对现有技术的不足，提供一种双模基频频率综合电路，本发明通过NMOS和PMOS交叉耦合对在金属传输线中产生对应频率的驻波实现频率调谐，能够在保障双频隔离工作的同时减少无源磁性元件体积。本发明具体采用如下技术方案。
首先，为实现上述目的，提出一种双模基频本振电路，其包括基频双模双向非对称传播驻波振荡器（Fundamental Dual-mode Bi-directional Asymmetrically PropagatedStanding-Wave Oscillator, 简称BAP-SWO），其包括切换控制信号接收端口，还包括分别响应于不同切换控制信号的两组交叉耦合对，各交叉耦合对分别产生匹配于其所对应的切换控制信号的频率信号，所述频率信号同时向传输线两端的交流地节点非对称地传播，在传输线内形成双向驻波，提供本振信号输出；双模外差式分频器（Dual-mode HeterodyneDivider），其连接所述基频双模双向非对称传播驻波振荡器，接收基频双模双向非对称传播驻波振荡器产生的本振信号，将该本振信号与自身环路内的振荡器所产生的内部本振信号进行混频，获得混频信号，并通过鉴频器根据混频信号产生相应的直流反馈信号，根据直流反馈信号驱动自身环路内的振荡器产生正交反馈信号，将该正交反馈信号作为内部本振信号，使双模外差式分频器最终输出相应的分频信号；动态电流模式四分频器，其连接所述双模外差式分频器，用于进一步降低分频信号的时钟频率；除96分频器链，其接收动态电流模式四分频器所输出的时钟频率，由第一级的扩展型真单相时钟2分频器（E-TSPC）在低功耗的情况下实现10GHz工作频率的分频，所述扩展型真单相时钟2分频器的下一级为使用真单相时钟分频结构的48分频，最终产生125MHz的分频输出；鉴频鉴相器，其接收两个输入信号，分别为所述除96分频器链所产生的125MHz的分频输出，以及外部通常为商用晶体振荡器生成并输入的125MHz高精度基准时钟信号，所述鉴频鉴相器输出用于驱动后续可编程电荷泵执行充放电的双路脉冲信号，双路脉冲信号的宽度差与两个输入信号的频率以及相位差成正比；可编程电荷泵，其在电荷泵片上还集成有二阶环路滤波器，电荷泵将鉴频鉴相器所输出的双路脉冲信号转换成净充电或净放电电流，所述二阶环路滤波器在滤除净充电或净放电电流纹波的同时还将净充电或净放电电流转换成控制电压以驱动所述基频双模双向非对称传播驻波振荡器环路锁定，输出期望频率。
可选的，如上任一所述的双模基频频率综合电路，其中，所述可编程电荷泵在鉴频鉴相器所输入的高精度基准时钟信号相位超前于或频率快于除96分频器链所产生的125MHz的分频输出时，触发电荷泵产生净充电电流注入二阶环路滤波器，使得二阶环路滤波器的输出电压不断升高，压控振荡器的频率也不断升高，以驱使除96分频器链所产生的125MHz的分频输出相位追赶上高精度基准时钟信号相位；而在鉴频鉴相器所输入的高精度基准时钟信号相位落后于或频率慢于除96分频器链所产生的125MHz的分频分频输出时，触发电荷泵产生净放电电流注入二阶环路滤波器，使得二阶环路滤波器的输出电压不断降低，压控振荡器的频率也不断降低，以驱使除96分频器链所产生的125MHz的分频输出相位追赶上高精度基准时钟信号相位；最终当环路锁定时，高精度基准时钟信号与分频输出时钟实现频率和相位的锁定，压控振荡器稳定输出期望频率。
可选的，如上任一所述的双模基频频率综合电路，其中，所述动态电流模式四分频器，其所接收的分频信号输入经由交流耦合差分地驱动PMOS电流源和NMOS电流漏，由PMOS电流源和NMOS电流漏交替地对各自输出节点的寄生电容进行充放电。
可选的，如上任一所述的双模基频频率综合电路，其中，所述基频双模双向非对称传播驻波振荡器，其于同一端口输出双模基准频率；所述双模外差式分频器仅输出单一48GHz频率的分频信号。
可选的，如上任一所述的双模基频频率综合电路，其中，所述基频双模双向非对称传播驻波振荡器包括跨接在环形传输线之间的第一组交叉耦合对和第二组交叉耦合对，所述环形传输线在两组交叉耦合对的外侧合拢形成第一交流地节点和第二交流地节点，其中，第一组交叉耦合对距离第一交流地节点96GHz微波信号的1/4波长，第二组交叉耦合对距离第二交流地节点144GHz微波信号的1/4波长，两组交叉耦合对分别响应于切换控制信号接收端口的EN_96G切换控制信号和EN_144G切换控制信号切换开启状态，实现双频工作：当EN_96G切换控制信号有效时，第一组交叉耦合对中的PMOS和NMOS尾电流导通，所述第一组交叉耦合对启动后在传输线两端的交流地节点形成驻波的波谷，在第一组交叉耦合对的位置形成驻波的波峰，在传输线内形成双向驻波，提供96GHz本振信号输出；当EN_144G切换控制信号有效时，第二组交叉耦合对中的PMOS和NMOS尾电流导通，所述第二组交叉耦合对启动后在传输线两端的交流地节点形成驻波的波谷，在第二组交叉耦合对的位置形成驻波的波峰，在传输线内形成双向驻波，提供144GHz本振信号输出。
可选的，如上任一所述的双模基频频率综合电路，其中，所述双模外差式分频器(Dual-mode Heterodyne Frequency Divider,简称DHFD)包括：设置于第一级的双模双平衡混频器（Dual-mode Double-balanced Mixer, 简称DDM），设置于第二级的基于混频器结构的鉴频器（FD），用于产生频率误差信号的差分转单端放大器，二阶环路滤波器，用于产生分频信号并同时用于驱动双模双平衡混频器和鉴频器的电流复用同相注入锁定正交VCO（IPIC-QVCO），以及用于驱动后续动态电流模式四分频器的缓冲级；第一级的双模双平衡混频器接收来自基频双模双向非对称传播驻波振荡器的96或140GHz本振信号，将其与来自于电流复用同相注入锁定正交VCO的正交信号进行混频，产生接近于48GHz的输出信号，然后将该输出信号再次与电流复用同相注入锁定正交VCO的信号在鉴频器中进行频率比较，通过差分转单端放大器、环路滤波器，产生正比于频率差的直流误差信号，进一步地驱动鉴频器，实现频率锁定。
可选的，如上任一所述的双模基频频率综合电路，其中，所述双模外差式分频器频率在基频双模双向非对称传播驻波振荡器提供96GHz本振信号输出时，实现2分频，从而输出48GHz分频信号；所述双模外差式分频器频率在基频双模双向非对称传播驻波振荡器提供144GHz本振信号输出时，实现3分频，从而输出48GHz分频信号。
可选的，如上任一所述的双模基频频率综合电路，其中，所述双模外差式分频器，其第一级的双模双平衡混频器（Dual-mode Double-balanced Mixer, 简称DDM）工作于基频模式时，最底层的差分共源管Mt1和Mt2接收来自基频双模双向非对称传播驻波振荡器的96GHz的本振信号，而中间的开关管阵列接收来自于电流复用同相注入锁定正交VCO 的48GHz正交反馈信号，开关管阵列中只有连接至EN1的NMOS管会处于工作状态，而其余连接至EN2的NMOS管会被关断，此时，EN1作为直流偏置，使得两组开关管，即I+和Q+、I-和Q-以频率48GHz的频率将下方共源级产生的96GHz电流周期性地切换，从而实现基频的混频；当其第一级的双模双平衡混频器工作于亚谐波模式时，最底层的差分共源管接收来自基频双模双向非对称传播驻波振荡器的144GHz的本振信号，而中间的开关管阵列仍然接收来自于电流复用同相注入锁定正交VCO的48GHz正交反馈信号，此时该开关管阵列中只有连接至EN2的NMOS管会处于工作状态，而其余连接至EN1的NMOS管会被关断，此时，EN2提供直流偏置，使得两组开关管，即I+和I-、Q+和Q-处于C类工作区，开关管以等效于96GHz的频率将下方共源级产生的144GHz电流周期性地切换，从而实现了亚谐波的混频。
可选的，如上任一所述的双模基频频率综合电路，其中，所述双模外差式分频器中，第二级的鉴频器使用双平衡混频器结构,其射频端输入来自于前级的双模双平衡混频器所提供的48GHz分频信号输出，而其本振端输入来自于电流复用同相注入锁定正交VCO的正交信号；所述双平衡混频器结构自动滤除上变频分量，保留下变频分量；且，所述下变频分量正比于输入信号的频率差，用于驱动后级电路。
有益效果
本发明利用双向非对称传播的驻波提供双模基频本振信号，由此，本申请可在保障双频隔离工作的同时，减少无源磁性元件体积。为了提高分频器电路对双模输入频率的锁定精度，本发明还将双模外差式分频器设计为：在94GHz工作状态直接将输入时钟信号与反馈时钟信号做下变频操作，而140GHz工作状态则将输入时钟信号与反馈时钟信号的二倍频做下混频操作，从而保证分频器达到稳态时，任何工作状态下，其输出端都会产生固定47GHz频率的输出信号，从而进一步节省电路面积并大幅简化后续高频分频器的设计。
本申请首创的基频双模双向非对称传播驻波振荡器电路和首创的双模外差式除2除3分频器，利用双模基频本振电路利用产生有限长度的驻波来实现基频输出并配合调谐模块补偿误差。因此，本申请仅使用单一片上电感线圈即可实现双模工作，可有效节省电路面积。本申请的基频双模双向非对称传播驻波振荡器电路可通过单端口输出双模信号，无需使用复用器，因而能够进一步减少信号衰减。
本申请所提供的双模外差式除2除3分频器与传统的注入锁定毫米波分频器相比，具有较大的输入锁定范围；并且，其不同工作状态下的输出信号时钟均锁定于47GHz频段，这可以大幅简化后续高频分频器的设计。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1是本发明所提供的94/140GHz双模基频频率综合电路的设计方案框图；
图2是本发明中所采用的基频双模双向非对称传播驻波振荡器电路原理图；
图3是本发明中所采用的双模外差式分频器电路原理图；
图4为图3的双模外差式分频器中所使用的双模双平衡混频器电路原理图。
具体实施方式
为使本发明实施例的目的和技术方案更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样定义，不会用理想化或过于正式的含义来解释。
本发明中所述的“和/或”的含义指的是各自单独存在或两者同时存在的情况均包括在内。
本发明中所述的“内、外”的含义指的是相对于双模基频本振电路本身而言，由其形成双向驻波的传输线指向内部交叉耦合电路的方向为内，反之为外；而非对本发明的装置机构的特定限定。
本发明中所述的“连接”的含义可以是部件之间的直接连接也可以是部件间通过其它部件的间接连接。
图1为根据本发明的一种双模基频频率综合电路，其包括：
（1）如图2所示的基频双模双向非对称传播驻波振荡器（Fundamental Dual-modeBi-directional Asymmetrically Propagated Standing-Wave Oscillator, 简称BAP-SWO），其包括切换控制信号接收端口以通过切换控制信号EN_94G和EN_140G实现双频工作的切换，还包括分别响应于不同切换控制信号的两组交叉耦合对，各交叉耦合对分别产生匹配于其所对应的切换控制信号的频率信号。当EN_94G信号有效时，对应的PMOS和NMOS尾电流以及交叉耦合对会启动。同理，当EN_140G有效时，对应的PMOS和NMOS尾电流以及交叉耦合对也会启动。被启动的交叉耦合对会产生具有相应频率，所述频率信号同时向传输线两端的交流地节点非对称地传播，在传输线内形成双向驻波，提供本振信号输出。具体工作过程中，低频段时，该驻波会同时沿传输线向左右两边非对称的传播，向右传播1/4波长，向左传播3/4波长。该双向波会在交流地节点处被全反射从而形成波谷，而在交叉耦合对处形成波峰，由此94GHz的驻波得以形成。同理，在高频段，左向和右向波分别传播1/4波长和5/4波长，由此140GHz驻波形成。4比特二进制权重电容阵列已经交流耦合变容器被用来实现频率调谐。传输线由微带线结构实现，其中顶层金属作为信号线而底层金属作为地线；
（2）如图3所示的双模外差式分频器（Dual-mode Heterodyne Divider），其连接所述基频双模双向非对称传播驻波振荡器BAP-SWO，接收基频双模双向非对称传播驻波振荡器BAP-SWO产生的本振信号，将该本振信号与自身环路内的振荡器所产生的内部本振信号进行混频，获得混频信号，并通过鉴频器根据混频信号产生相应的直流反馈信号，根据直流反馈信号驱动自身环路内的振荡器产生正交反馈信号，将该正交反馈信号作为内部本振信号，使双模外差式分频器最终输出相应的分频信号；
（3）动态电流模式四分频器，其连接所述双模外差式分频器，用于进一步降低分频信号的时钟频率。该动态电流模式四分频器的输入经由交流耦合差分地驱动PMOS电流源和NMOS电流漏。PMOS电流源和NMOS电流漏交替地对输出节点的寄生电容进行充放电。其原理类似于常用的基于D触发器的4分频器，但得益于其较小的寄生电容以及动态特性，该分频器可以用较小的功耗实现高速分频；
（4）除96分频器链，其接收动态电流模式四分频器所输出的时钟频率，由第一级的扩展型真单相时钟2分频器（E-TSPC）在低功耗的情况下实现10GHz左右工作频率的分频，所述扩展型真单相时钟2分频器的下一级为使用真单相时钟分频结构的48分频，最终产生125MHz的分频输出；该分频器链中扩展型真单相时钟2分频器（E-TSPC）可采用传统常规设计；
（5）鉴频鉴相器，其可采用传统的三态鉴频鉴相器实现，该鉴频鉴相器接收两个输入信号，两个输入信号分别为所述除96分频器链所产生的125MHz的分频输出，以及外部（通常为商用晶体振荡器生成）输入的125MHz高精度基准时钟信号，所述鉴频鉴相器输出用于驱动后续可编程电荷泵执行充放电的双路脉冲信号，双路脉冲信号的宽度差与两个输入信号的频率以及相位差成正比；
（6）可编程电荷泵，其在电荷泵片上还集成有二阶环路滤波器，电荷泵将鉴频鉴相器所输出的双路脉冲信号转换成净充电或净放电电流，所述二阶环路滤波器在滤除净充电或净放电电流纹波的同时还将净充电或净放电电流转换成控制电压以驱动所述基频双模双向非对称传播驻波振荡器环路锁定，输出期望频率。
由此，通过上述电路结构所实现的双模基频频率综合电路能够通过基频双模双向非对称传播驻波振荡器、双模外差式除2/除3分频器、动态电流模式四分频器（CML）、除96分频器链、鉴频鉴相器以及集成有片上二阶环路滤波器（LPF）的可编程电流泵（CP）：产生有限长度的驻波，并通过驻波实现基频输出，利用调谐模块补偿误差，仅使用单一片上电感线圈即可实现双模工作。本申请所提供的基频双模双向非对称传播驻波振荡器可于单端口输出双模信号，无需使用复用器，因而能够减少信号衰减。本申请所提供的双模外差式除2除3分频器与传统的注入锁定毫米波分频器相比，有较大的输入锁定范围；本申请将不同工况下的输出信号时钟均设置于47GHz频段，可进一步地简化后续高频分频器的设计。
下面详细描述上述首创的基频双模双向非对称传播驻波振荡器和双模外差式除2除3分频器（Dual-mode Heterodyne Divider）的电路设计思路。
1、本申请的基频双模双向非对称传播驻波振荡器电路：其双频工作通过切换94GHz和140GHz频率信号来完成，数控电流源决定两种信号的工作状态，在低频和高频工作模式分别开启时，利用NMOS和PMOS交叉耦合对在金属传输线中产生对应频率的驻波。4比特二进制权重电容阵列已经交流耦合变容器被用来实现频率调谐。
该基频双模双向非对称传播驻波振荡器电路中包括有跨接在环形传输线之间的第一组交叉耦合对和第二组交叉耦合对。其中，所述环形传输线在两组交叉耦合对的外侧两端合拢形成第一交流地节点A和第二交流地节点B，并将第一组交叉耦合对设置在距离第一交流地节点A96GHz微波信号的1/4波长的位置，将第二组交叉耦合对设置在距离第二交流地节点B144GHz微波信号的1/4波长的位置，两组交叉耦合对分别响应于切换控制信号接收端口的EN_96G切换控制信号和EN_144G切换控制信号切换开启状态，实现双频工作。
当EN_96G切换控制信号有效时，位于图2中右侧的第一组交叉耦合对中的PMOS和NMOS尾电流导通，所述第一组交叉耦合对启动后在传输线两端的交流地节点形成驻波的波谷，在第一组交叉耦合对的位置形成驻波的波峰，在传输线内形成双向驻波，提供96GHz本振信号输出；
当EN_144G切换控制信号有效时，位于图2中左侧的第二组交叉耦合对中的PMOS和NMOS尾电流导通，所述第二组交叉耦合对启动后在传输线两端的交流地节点形成驻波的波谷，在第二组交叉耦合对的位置形成驻波的波峰，在传输线内形成双向驻波，提供144GHz本振信号输出。
由此，无论两端的PMOS尾电流是否开启，节点A和节点B对于差分信号都是高阻节点，因此在节点A和B会形成驻波的波谷。而在交叉耦合对的位置会有最大的能量，从而形成驻波的波峰。合适地选择传输线的长度以及交叉耦合对接入传输线的位置（节点C），即可使得产生的驻波从节点C到节点A的传输距离为96GHz微波信号的1/4波长，而从节点C到节点B的传输距离为96GHz微波信号的3/4波长。当该双向驻波产生时，该电路自然就会震荡于96GHz。 同理，当EN_144G有效时，位于图2中左侧的PMOS和NMOS尾电流会导通，相应的交叉耦合对随即启动。合适地选择144GHz交叉耦合对接入传输线的位置（节点D），即可使得产生的驻波从节点D到节点B的传输距离为144GHz微波信号的1/4波长，而从节点D到节点A的传输距离为144GHz微波信号的5/4波长。当该双向驻波产生时，该电路自然就会震荡于144GHz。4比特二进制权重电容阵列已经交流耦合变容器被用来实现频率调谐。传输线可由微带线结构实现，其中顶层金属作为信号线而底层金属作为地线。另外，对于毫米波振荡器设计，一个关键难点是实现精细的频率步进需要极小的电容，这是非常难实现的。得益于提出的这种电路结构，有效电容通过了传输线的电感可以大幅减小，从而只需要使用常见的电容即可实现极精细的电容值。除此以外，输出缓冲器就放置在高频的交叉耦合对附近，这样输出功率不会有很大的衰减。
并且，由于上述基频双模双向非对称传播驻波振荡器于同一端口输出双模基准频率。这样子可以免去用于频率选择的频率复用器，从而减少功率损耗。同时为了接收该振荡器的单端口双模输出。
2、本身申请的双模外差式除2除3分频器电路(Dual-mode Heterodyne FrequencyDivider,简称DHFD)：其通过最前级的可选择输入本振信号的双模双平衡混频器（LOPS-Mixer），后级由普通混频器和宽带放大器构成的鉴频器，以及用于产生正交反馈信号的振荡器（QVCO），在94GHz工作状态直接将输入时钟信号与反馈时钟信号做下变频操作，而140GHz工作状态则将输入时钟信号与反馈时钟信号的二倍频做下混频操作。这样使得当分频器达到稳态时在输出端都会产生固定47GHz频率的输出信号。
该双模外差式除2除3分频器电路可通过如下的电路部件实现：a）设置于第一级的双模双平衡混频器（Dual-mode Double-balanced Mixer, 简称DDM）；b）设置于第二级的基于混频器结构的鉴频器（FD）；c）用于产生频率误差信号的差分转单端放大器；d）二阶环路滤波器，用于产生分频信号并；e）同时用于驱动双模双平衡混频器和鉴频器的电流复用同相注入锁定正交VCO（IPIC-QVCO）；以及f）用于驱动后续动态电流模式四分频器的缓冲级。其工作原理如下：
第一级的双模双平衡混频器接收来自基频双模双向非对称传播驻波振荡器BAP-SWO的96或140GHz本振信号，将其与来自于电流复用同相注入锁定正交VCO（IPIC-QVCO）的正交信号进行混频，产生接近于48GHz的输出信号，然后将该输出信号再次与电流复用同相注入锁定正交VCO的信号在鉴频器中进行频率比较。通过差分转单端放大器、环路滤波器，产生正比于频率差的直流误差信号，进一步地驱动鉴频器IPIC-QVCO。类似于I类锁相环，最终，实现频率锁定，即IPIC-QVCO最终输出48GHz分频信号。当整个环路输入信号为96GHz时，输出信号为48GHz，从而实现了2分频；而当整个环路输入信号为144GHz时，输出信号也为48GHz，从而实现了3分频。
所述双模外差式分频器频率在基频双模双向非对称传播驻波振荡器提供96GHz本振信号输出时，实现2分频，从而输出48GHz分频信号；所述双模外差式分频器频率在基频双模双向非对称传播驻波振荡器提供144GHz本振信号输出时，实现3分频，从而输出48GHz分频信号。这种输出单一48GHz频率分频信号的设计能够极大地简化后续分频器链的设计，同时又大幅地拓宽了锁定范围，从而解决了该频率综合电路潜在的失锁问题。
在更为具体的实现方式下，上述双模外差式分频器，其第一级的双模双平衡混频器（Dual-mode Double-balanced Mixer, 简称DDM）可采用图4电路实现。当其工作于基频模式时，最底层的差分共源管（Mt1和Mt2）接收来自基频双模双向非对称传播驻波振荡器BAP-SWO的96GHz的本振信号，而中间的开关管阵列接收来自于电流复用同相注入锁定正交VCO（IPIC-QVCO）的48GHz正交反馈信号，开关管阵列中只有连接至EN1的NMOS管会处于工作状态，而其余连接至EN2的NMOS管会被关断。此时，EN1作为直流偏置，使得两组开关管（即I+和Q+，I-和Q-）以频率48GHz的频率将下方共源级产生的96GHz电流周期性地切换（开关管波形可见图4（b）），从而实现基频的混频；
而当其第一级的双模双平衡混频器工作于亚谐波模式时，最底层的差分共源管接收来自基频双模双向非对称传播驻波振荡器BAP-SWO的144GHz的本振信号，而中间的开关管阵列仍然接收来自于电流复用同相注入锁定正交VCO（IPIC-QVCO）的48GHz正交反馈信号，此时该开关管阵列中只有连接至EN2的NMOS管会处于工作状态，而其余连接至EN1的NMOS管会被关断，此时，EN2提供较低的直流偏置，使得两组开关管（即I+和I-，Q+和Q-）处于C类工作区，开关管以等效于96GHz的频率将下方共源级产生的144GHz电流周期性地切换，从而实现了亚谐波的混频。由于该混频器为双平衡结构，因此其输出固有地仅包含下混频产生的48GHz信号分量，而滤除了上混频产生的高频分量。输出端并联的带有可调节尾电流的交叉耦合对可产生可调的负电阻，从而提高输出电压幅度。该电路的另一个优点是可在Mt1/Mt2管于开关管阵列间插入一段传输线，实现电感峰化的效果，从而提高混频的转换效率。在版图上，由于BAP-SWO和DDM都带有传输线或是电感，会占用相对较大的面积，因此两模块的距离必定较远。如果将Mt1/Mt2放置的离BAP-SWO较远，不可避免的会在Mt1/Mt2的栅极引入一段较长的传输线。该传输线会成为BAP-SWO负载，影响其输出电压幅度和调谐范围等重要性能。而如果将Mt1/Mt2管放置于靠近BAP-SWO输出，Mt1/Mt2管到开关管阵列间使用传输线连接，不仅解决了前述的BAP-SWO负载效应，还利用了电感峰化效应实现了DDM混频效率的提升。
具体而言，在94GHz工作状态，LOPS-Mixer直接将输入是时钟信号fL与反馈时钟信号fqvc做下变频操作，产生频率为fL-fqvco的时钟。在140GHz工作状态，LOPS-Mixer工作于亚谐波状态（subharmonic），即将输入是时钟信号fL与反馈时钟信号fqvc的两倍频做下变频操作，产生频率为fL-2*fqvco的时钟。产生的时钟随后驱动下一级的下变频器以及宽频放大器，进而产生直流反馈信号Vtune去控制正交振荡器。当整个分频器环路到达稳态，94GHz时钟在最终输出端将产生47GHz信号从而实现2分频，而140GHz时钟在最终输出端也将产生47GHz信号从而实现3分频。具体到子电路实现上，第二级是简单的电阻负载的双平衡混频器。宽频放大器类似于均衡器结构，在输入管的源端接上电容Cz，从而通过引入左半平面零点来拓展带宽和增加整个分频器环路的相位裕度，提高环路稳定性。QVCO利用电流复用技术来减小功耗，同时还利用了同相注入耦合技术（IPIC）来减小相位噪声。QVCO之后一级是具有增益提高的IQ时钟缓冲器，起到隔离的作用，减少后级电路的重负载影响到QVCO。
其他实现方式下，上述双模外差式分频器DHFD剩余子模块的描述如下：
该双模外差式分频器DHFD中第二级的鉴频器使用双平衡混频器结构,其射频端输入来自于前级的双模双平衡混频器DDM所提供的48GHz分频信号输出，而其本振端输入来自于电流复用同相注入锁定正交VCO的正交信号；所述双平衡混频器结构自动滤除上变频分量，保留下变频分量；且，所述下变频分量正比于输入信号的频率差，用于驱动后级电路。
该双模外差式分频器DHFD中用于产生频率误差信号的差分转单端宽带放大器，该电路将差分输入的频率误差信号转化为单端信号，然后驱动后级的环路滤波器。该放大器差分输入管的源级接有电容Cz，可引入一个左半平面零点，用来拓展带宽且稳定DHFD环路。（3）二阶环路滤波器，该环路滤波器类似于频率综合器环路中的环路滤波器，用来滤除误差信号上的纹波，产生控制信号Vtune来控制IPIC-QVCO的输出频率。（4）IPIC-QVCO自带了电流复用结构的缓冲级。只要在IPIC-QVCO电感的中心抽头处连接较大的退耦电容，该节点可近似为交流地，因而缓冲级可直接堆叠在IPIC-QVCO之上，实现电流复用从而节省功耗。IPIC-QVCO的核心振荡器部分采用经典的IPIC耦合网络来产生正交输出信号。该耦合网络可以使得注入的电流信号几乎与交叉耦合对的本征信号同相，从而大大的减小了IPIC-QVCO的相位噪声。（5）用于驱动后续动态电流模式4分频器的缓冲级。该缓冲级工作于48GHz，采用常见的电感峰化共源放大器结构。
具体实现时，本申请还可以将上述双模基频频率综合电路中的可编程电荷泵设置为：在鉴频鉴相器所输入的高精度基准时钟信号相位超前于（或频率快于）除96分频器链所产生的125MHz的分频输出时，触发电荷泵产生净充电电流注入二阶环路滤波器，使得二阶环路滤波器的输出电压不断升高，压控振荡器的频率也不断升高，以驱使除96分频器链所产生的125MHz的分频输出相位追赶上高精度基准时钟信号相位；同理，在鉴频鉴相器所输入的高精度基准时钟信号相位落后于（或频率慢于）除96分频器链所产生的125MHz的分频分频输出时，触发电荷泵产生净放电电流注入二阶环路滤波器，使得二阶环路滤波器的输出电压不断降低，压控振荡器的频率也不断降低，以驱使除96分频器链所产生的125MHz的分频输出相位追赶上高精度基准时钟信号相位；最终当环路锁定时，高精度基准时钟信号与分频输出时钟实现频率和相位的锁定，压控振荡器稳定输出期望频率。
具体实现时，本申请还可以将上述双模基频频率综合电路中的动态电流模式四分频器设计为，将其所接收的分频信号输入经由交流耦合差分地驱动PMOS电流源和NMOS电流漏，由PMOS电流源和NMOS电流漏交替地对各自输出节点的寄生电容进行充放电。由此，该动态电流模式四分频器可通过类似于常用的基于D触发器的4分频器的原理实现对其输出节点寄生电容的交替充放电。得益于其较小的寄生电容以及动态特性，该分频器可以用较小的功耗实现高速分频。
由此，本发明通过NMOS和PMOS交叉耦合对在金属传输线中产生对应频率的驻波实现频率调谐，能够在保障双频隔离工作的同时减少无源磁性元件体积。
以上仅为本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些均属于本发明的保护范围。
Claims (9)
1.一种双模基频频率综合电路，其特征在于，包括：
基频双模双向非对称传播驻波振荡器，其包括切换控制信号接收端口，还包括分别响应于不同切换控制信号的两组交叉耦合对，各交叉耦合对分别产生匹配于其所对应的切换控制信号的频率信号，所述频率信号同时向传输线两端的交流地节点非对称地传播，在传输线内形成双向驻波，提供本振信号输出；
双模外差式分频器，其连接所述基频双模双向非对称传播驻波振荡器，接收基频双模双向非对称传播驻波振荡器产生的本振信号，将该本振信号与自身环路内的振荡器所产生的内部本振信号进行混频，获得混频信号，并通过鉴频器根据混频信号产生相应的直流反馈信号，根据直流反馈信号驱动自身环路内的振荡器产生正交反馈信号，将该正交反馈信号作为内部本振信号，使双模外差式分频器最终输出相应的分频信号；
动态电流模式四分频器，其连接所述双模外差式分频器，用于进一步降低分频信号的时钟频率；
除96分频器链，其接收动态电流模式四分频器所输出的时钟频率，由第一级的扩展型真单相时钟2分频器在低功耗的情况下实现10GHz工作频率的分频，所述扩展型真单相时钟2分频器的下一级为使用真单相时钟分频结构的48分频，最终产生125MHz的分频输出；
鉴频鉴相器，其接收两个输入信号，分别为所述除96分频器链所产生的125MHz的分频输出，以及外部的125MHz高精度基准时钟信号，所述鉴频鉴相器输出用于驱动后续可编程电荷泵执行充放电的双路脉冲信号，双路脉冲信号的宽度差与两个输入信号的频率以及相位差成正比；
可编程电荷泵，其在电荷泵片上还集成有二阶环路滤波器，电荷泵将鉴频鉴相器所输出的双路脉冲信号转换成净充电或净放电电流，所述二阶环路滤波器在滤除净充电或净放电电流纹波的同时还将净充电或净放电电流转换成控制电压以驱动所述基频双模双向非对称传播驻波振荡器环路锁定，输出期望频率。
2.如权利要求1所述的双模基频频率综合电路，其特征在于，所述可编程电荷泵在鉴频鉴相器所输入的高精度基准时钟信号相位超前于除96分频器链所产生的125MHz的分频输出时，触发电荷泵产生净充电电流注入二阶环路滤波器，使得二阶环路滤波器的输出电压不断升高，压控振荡器的频率也不断升高，以驱使除96分频器链所产生的125MHz的分频输出相位追赶上高精度基准时钟信号相位；而在鉴频鉴相器所输入的高精度基准时钟信号相位落后于除96分频器链所产生的125MHz的分频分频输出时，触发电荷泵产生净放电电流注入二阶环路滤波器，使得二阶环路滤波器的输出电压不断降低，压控振荡器的频率也不断降低，以驱使除96分频器链所产生的125MHz的分频输出相位追赶上高精度基准时钟信号相位；
最终当环路锁定时，高精度基准时钟信号与分频输出时钟实现频率和相位的锁定，压控振荡器稳定输出期望频率。
3.如权利要求1所述的双模基频频率综合电路，其特征在于，所述动态电流模式四分频器，其所接收的分频信号输入经由交流耦合差分地驱动PMOS电流源和NMOS电流漏，由PMOS电流源和NMOS电流漏交替地对各自输出节点的寄生电容进行充放电。
4.如权利要求1所述的双模基频频率综合电路，其特征在于，所述基频双模双向非对称传播驻波振荡器，其于同一端口输出双模基准频率；
所述双模外差式分频器仅输出单一频率的分频信号。
5.如权利要求4所述的双模基频频率综合电路，其特征在于，所述基频双模双向非对称传播驻波振荡器包括跨接在环形传输线之间的第一组交叉耦合对和第二组交叉耦合对，所述环形传输线在两组交叉耦合对的外侧合拢形成第一交流地节点和第二交流地节点，其中，第一组交叉耦合对距离第一交流地节点96GHz微波信号的1/4波长，第二组交叉耦合对距离第二交流地节点144GHz微波信号的1/4波长，两组交叉耦合对分别响应于切换控制信号接收端口的EN_96G切换控制信号和EN_144G切换控制信号切换开启状态，实现双频工作：
当EN_96G切换控制信号有效时，第一组交叉耦合对中的PMOS和NMOS尾电流导通，所述第一组交叉耦合对启动后在传输线两端的交流地节点形成驻波的波谷，在第一组交叉耦合对的位置形成驻波的波峰，在传输线内形成双向驻波，提供96GHz本振信号输出；
当EN_144G切换控制信号有效时，第二组交叉耦合对中的PMOS和NMOS尾电流导通，所述第二组交叉耦合对启动后在传输线两端的交流地节点形成驻波的波谷，在第二组交叉耦合对的位置形成驻波的波峰，在传输线内形成双向驻波，提供144GHz本振信号输出。
6.如权利要求5所述的双模基频频率综合电路，其特征在于，所述双模外差式分频器包括：
设置于第一级的双模双平衡混频器，设置于第二级的基于混频器结构的鉴频器，用于产生频率误差信号的差分转单端放大器，二阶环路滤波器，用于产生分频信号并同时用于驱动双模双平衡混频器和鉴频器的电流复用同相注入锁定正交VCO，以及用于驱动后续动态电流模式四分频器的缓冲级；
第一级的双模双平衡混频器接收来自基频双模双向非对称传播驻波振荡器的96或140GHz本振信号，将其与来自于电流复用同相注入锁定正交VCO的正交信号进行混频，产生接近于48GHz的输出信号，然后将该输出信号再次与电流复用同相注入锁定正交VCO的信号在鉴频器中进行频率比较，
通过差分转单端放大器、环路滤波器，产生正比于频率差的直流误差信号，进一步地驱动鉴频器，实现频率锁定。
7.如权利要求6所述的双模基频频率综合电路，其特征在于，所述双模外差式分频器频率在基频双模双向非对称传播驻波振荡器提供96GHz本振信号输出时，实现2分频，从而输出48GHz分频信号；所述双模外差式分频器频率在基频双模双向非对称传播驻波振荡器提供144GHz本振信号输出时，实现3分频，从而输出48GHz分频信号。
8.如权利要求6所述的双模基频频率综合电路，其特征在于，所述双模外差式分频器，其第一级的双模双平衡混频器工作于基频模式时，最底层的差分共源管接收来自基频双模双向非对称传播驻波振荡器的96GHz的本振信号，而中间的开关管阵列接收来自于电流复用同相注入锁定正交VCO 的48GHz正交反馈信号，开关管阵列中只有连接至EN1的NMOS管会处于工作状态，而其余连接至EN2的NMOS管会被关断，此时，EN1作为直流偏置，使得两组开关管以频率48GHz的频率将下方共源级产生的96GHz电流周期性地切换，从而实现基频的混频；
当其第一级的双模双平衡混频器工作于亚谐波模式时，最底层的差分共源管接收来自基频双模双向非对称传播驻波振荡器的144GHz的本振信号，而中间的开关管阵列仍然接收来自于电流复用同相注入锁定正交VCO的48GHz正交反馈信号，此时该开关管阵列中只有连接至EN2的NMOS管会处于工作状态，而其余连接至EN1的NMOS管会被关断，此时，EN2提供直流偏置，使得两组开关管处于C类工作区，开关管以等效于96GHz的频率将下方共源级产生的144GHz电流周期性地切换，从而实现了亚谐波的混频。
9.如权利要求6所述的双模基频频率综合电路，其特征在于，所述双模外差式分频器中，第二级的鉴频器使用双平衡混频器结构,其射频端输入来自于前级的双模双平衡混频器所提供的48GHz分频信号输出，而其本振端输入来自于电流复用同相注入锁定正交VCO的正交信号；
所述双平衡混频器结构自动滤除上变频分量，保留下变频分量；
且，所述下变频分量正比于输入信号的频率差，用于驱动后级电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111244927.6A CN113949380A (zh) | 2021-10-26 | 2021-10-26 | 一种双模基频频率综合电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111244927.6A CN113949380A (zh) | 2021-10-26 | 2021-10-26 | 一种双模基频频率综合电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113949380A true CN113949380A (zh) | 2022-01-18 |
Family
ID=79332605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111244927.6A Pending CN113949380A (zh) | 2021-10-26 | 2021-10-26 | 一种双模基频频率综合电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113949380A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114624697A (zh) * | 2022-01-25 | 2022-06-14 | 深圳迈睿智能科技有限公司 | 微波探测方法和装置 |
| CN115102502A (zh) * | 2022-07-20 | 2022-09-23 | 香港中文大学（深圳） | 一种驻波振荡器及其工作频率调节方法 |
-
2021
- 2021-10-26 CN CN202111244927.6A patent/CN113949380A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114624697A (zh) * | 2022-01-25 | 2022-06-14 | 深圳迈睿智能科技有限公司 | 微波探测方法和装置 |
| CN115102502A (zh) * | 2022-07-20 | 2022-09-23 | 香港中文大学（深圳） | 一种驻波振荡器及其工作频率调节方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI418138B (zh) | 注入鎖定除頻裝置 | |
| US8248172B2 (en) | Wideband oscillation circuit | |
| US20090322432A1 (en) | Frequency synthesizer | |
| US20210336583A1 (en) | Radio frequency oscillator | |
| US20040008092A1 (en) | Self-dividing oscillators | |
| US9143136B2 (en) | Pumped distributed wave oscillator system | |
| US8493105B2 (en) | Injection-locked frequency divider | |
| CN113949380A (zh) | 一种双模基频频率综合电路 | |
| WO2009049143A1 (en) | Millimeter-wave wideband voltage controlled oscillator | |
| Yi et al. | A low phase noise 24/77 GHz dual-band sub-sampling PLL for automotive radar applications in 65 nm CMOS technology | |
| JP2023074508A (ja) | 多重帯域ミリメートル波５ｇ通信のための広帯域位相ロックループ | |
| Lu et al. | A compact and low power 5–10 GHz quadrature local oscillator for cognitive radio applications | |
| US6640091B1 (en) | Dual-band output switching high-frequency transmission circuit with a transmission mixer having two outputs | |
| CN112514259A (zh) | 用于多频带毫米波5g通信的宽频带锁相环的双压控振荡器电路 | |
| EP3796551A1 (en) | Electronic circuit for tripling frequency, in particular for radiofrequency applications in the millimeter wave range | |
| US7741926B2 (en) | Frequency synthesizer having improved frequency hopping | |
| CN104202043A (zh) | 一种基于环形结构的正交推-推压控振荡器 | |
| Xu et al. | An integrated frequency synthesizer for 81–86GHz satellite communications in 65nm CMOS | |
| Breun et al. | A Low-Power 14% FTR Push-Push D-Band VCO in 130 nm SiGe BiCMOS Technology with− 178 dBc/Hz FOM T | |
| Aggarwal et al. | A 27-29GHz Integer-N PLL with Quadrature phases for 5G applications | |
| Hara et al. | 60 GHz injection locked frequency quadrupler with quadrature outputs in 65 nm CMOS process | |
| CN116405025B (zh) | 本振信号产生电路、产生方法及无线通信系统 | |
| US11239797B1 (en) | Regenerative frequency doubler | |
| Karra et al. | An Ultra-low Phase Noise, Low Power 28GHz Frequency Synthesizer for 5G Applications | |
| CN115314042B (zh) | 适用于uwb射频片上系统的本振与时钟信号产生电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |