TWI528725B - 寬頻頻率合成器及其頻率合成方法 - Google Patents
寬頻頻率合成器及其頻率合成方法 Download PDFInfo
- Publication number
- TWI528725B TWI528725B TW102116118A TW102116118A TWI528725B TW I528725 B TWI528725 B TW I528725B TW 102116118 A TW102116118 A TW 102116118A TW 102116118 A TW102116118 A TW 102116118A TW I528725 B TWI528725 B TW I528725B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- frequency
- unit
- oscillating
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 9
- 230000002194 synthesizing effect Effects 0.000 title description 7
- 230000010355 oscillation Effects 0.000 claims description 56
- 238000001914 filtration Methods 0.000 claims description 8
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000008713 feedback mechanism Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本發明是有關於一種頻率合成器與頻率合成方法,且特別是有關於一種藉由額外增設壓控振盪器來提昇頻率操作範圍的寬頻頻率合成器及其頻率合成方法。
近年來,隨著無線科技的蓬勃發展,造就了無線通訊在人們的日常生活中的迅速擴展。而通訊技術的應用範疇快速延伸,使得資料的傳輸量與傳輸速度的需求大增,往往需要寬傳輸頻帶來提升位元傳輸率。無線通訊領域的挑戰主要在於高度整合、低成本的互補式金氧半導場效電晶體(CMOS)晶片,而在通訊系統的收發機中,通常使用頻率合成器提供穩定的本地振盪訊號。
詳細來說,頻率合成器提供了射頻收發機升降頻與線性調變時所需本地振盪訊號,由此可見,本地振盪訊號的優劣是決定訊號傳輸品質的重要因素。尤其是在多載波系統中,例如正交分頻多工(Orthogonal Frequency Division Modulation,OFDM)通訊系統,高密度的正交載波對本地振盪源的頻譜純淨度有著更嚴苛
的要求。在無線且應用頻率相當高的應用下,對於頻率合成器產生的輸出訊號必須存在高效能的要求,產生乾淨且穩定的本地振盪端訊號,以便能夠與無線收發器相互整合。
此外,對於傳統的頻率合成器而言,由於只具備一個電壓控制振盪器,因此操作頻率範圍較小,無法滿足現今多標準通訊系統中對於操作頻寬的要求。基此,為了應用在同時符合多個不同通訊協定標準的系統上,例如IEEE 802.11b/g、802.16d、ultra wide band等,故在設計頻率合成器時應以寬操作頻率範圍為目標。多種寬頻的頻率合成器於近年來相繼的被提出與討論。其中,習知的寬頻頻率合成器利用多組鎖相迴路電路或多組除頻器並搭配多工器,使輸出頻率能落在不同的應用頻段。另外,複數個相異的頻率合成器的組合也可以使輸出頻率落在不同的應用頻段,以實現寬頻應用的需求。
然而,在習知技術中不僅需要較複雜之硬體電路設計,更需要較高的電路成本與功率消耗。其中,對於具有多個除頻器的頻率合成器而言,必須在頻率解析度與元件數目之間做取捨,且操作頻率也較難以達到連續的寬頻範圍。另一方面,若兩組鎖相迴路操作頻率相近,將會造成頻率牽引現象,使輸出訊號品質降低。對於目前通訊系統中的頻率合成器積體電路設計來說,不僅講求高效率,同時更要求低成本,因此如何設計出更完善且符合需求的寬頻頻率合成器也形成一個重要的議題。
有鑑於此,本發明提供一種寬頻頻率合成器及其頻率合成方法,以低複雜度的電路設計方式增加寬頻頻率合成器的輸出頻率範圍。
本發明提出一種寬頻頻率合成器,此寬頻頻率合成器包括鎖相迴路單元、第一壓控振盪單元以及第一混頻單元。其中,鎖相迴路單元接收參考訊號與回授訊號,用以依據參考訊號與回授訊號產生第一振盪訊號。第一壓控振盪單元用以產生第二振盪訊號。第一混頻單元耦接鎖相迴路單元與壓控振盪單元,接收第一振盪訊號與第二振盪訊號,用以對第一振盪訊號與第二振盪訊號進行混頻,而產生輸出訊號,並將輸出訊號作為回授訊號回授輸出至鎖相迴路單元。
在本發明的一實施例中,上述的鎖相迴路單元包括除頻器、相位頻率偵測器、電荷幫浦、迴路濾波器以及第一電壓控制振盪器。除頻器耦接混頻單元,接收回授訊號,用以對回授訊號進行除頻而產生除頻回授訊號。相位頻率偵測器,耦接除頻器,接收參考訊號與除頻回授訊號,用以依據參考頻率訊號與除頻回授訊號而產生相位差訊號。電荷幫浦耦接相位頻率偵測器,接收相位差訊號,用以依據相位差訊號而產生充電訊號。迴路濾波器耦接電荷幫浦,接收充電訊號,用以依據充電訊號而產生控制訊號。第一電壓控制振盪器耦接迴路濾波器,接收控制訊號,用以依據控制訊號而產生第一振盪訊號。
在本發明的一實施例中,上述的除頻器為整數除頻器或分數除頻器。
在本發明的一實施例中,上述的第一壓控振盪單元包括第二電壓控制振盪器以及頻率選擇單元。第二電壓控制振盪器產生第二振盪訊號。頻率選擇單元接收第二振盪訊號,用以直接輸出第二振盪訊號或對第二振盪訊號進行除頻而產生除頻後的第二振盪訊號。
在本發明的一實施例中,上述的混頻單元包括混頻器、混頻濾波器以及選擇單元。混頻器耦接鎖相迴路單元與壓控振盪單元,接收第一振盪訊號與第二振盪訊號,用以利用第二振盪訊號對第一振盪訊號進行混頻,而產生混頻訊號。混頻濾波器耦接混頻器,接收混頻訊號,用以對混頻訊號進行低通濾波或高通濾波而產生濾波後的混頻訊號。選擇單元耦接鎖相迴路單元與混頻濾波器,用以選擇輸出第一振盪訊號或混頻訊號而產生輸出訊號。
在本發明的一實施例中,上述的寬頻頻率合成器更包括預除頻單元。預除頻單元耦接於混頻單元與鎖相迴路單元之間,當回授訊號的頻率高於預設值,用以對回授訊號進行除頻而產生除頻後的回授訊號。
在本發明的一實施例中,上述的寬頻頻率合成器更包括第二振盪單元以及第二混頻單元。第二振盪單元用以產生第三振盪訊號。第二混頻單元,耦接於第一混頻單元與鎖相迴路單元之間,並耦接第二振盪單元,用以利用第三振盪訊號對第一振盪訊
號進行混頻,而產生與第三振盪訊號混頻後的第一振盪訊。
本發明提出一種頻率合成器的頻率合成方法,此方法包括下列步驟。提供鎖相迴路單元,使鎖相迴路單元依據參考訊號與回授訊號產生第一振盪訊號。提供壓控振盪單元,使壓控振盪單元產生第二振盪訊號。提供混頻單元,使混頻單元將第一振盪訊號與第二振盪訊號進行混頻,以產生輸出訊號並將輸出訊號作為該回授訊號回授輸出。
基於上述,本發明之頻率合成器以混頻單元結合鎖相迴路單元與壓控振盪單元,其中,混頻單元將鎖相迴路單元與壓控振盪單元所輸出的兩振盪訊號進行混頻。另外,本發明之頻率合成器更將混頻單元所產生的輸出訊號作為回授訊號,並將回授訊號回授至鎖相迴路單元,使鎖相迴路單元可以鎖定於較寬的頻率範圍中,並據以產生穩定的振盪訊號。據此,本發明可提昇寬頻頻率合成器的適用頻寬,更避免了複雜的硬體電路設計,進而達到降低功耗及低成本製造的目的。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、300‧‧‧頻率合成器
110、210、310‧‧‧鎖相迴路單元
120、220、320、340‧‧‧壓控振盪單元
130、230、330、350‧‧‧混頻單元
240‧‧‧預除頻單元
221‧‧‧相位頻率偵測器
212‧‧‧電荷幫浦
213‧‧‧迴路濾波器
214‧‧‧第一電壓控制振盪器
221‧‧‧第二電壓控制振盪器
222‧‧‧頻率選擇單元
231‧‧‧混頻器
232‧‧‧混頻濾波器
234‧‧‧選擇單元
241、243‧‧‧切換單元
242‧‧‧預除器
Sref‧‧‧參考訊號
Sosc1、Sosc1_1、Sosc1_2‧‧‧第一振盪訊號
Sosc2、Sosc2_1、Sosc2_2‧‧‧第二振盪訊號
Sosc3‧‧‧第三振盪訊號
Sfb、Sfb_1、Sfb_2、Sfb_3‧‧‧回授訊號
Sout‧‧‧輸出訊號
Sphd‧‧‧相位差訊號
Scp‧‧‧充電訊號
Svc‧‧‧控制訊號
Smix_1、Smix_2‧‧‧混頻訊號
圖1是依照本發明一實施例所繪示之寬頻頻率合成器的示意圖。
圖2是依照本發明另一實施例所繪示之寬頻頻率合成器的示意圖。
圖3是依照本發明另一實施例所繪示之寬頻頻率合成器的示
意圖。
本發明為一個以鎖相迴路為基礎的寬頻頻率合成器,藉由結合另一自由振盪的電壓控制振盪器與混頻器,使頻率合成器的操作頻寬能夠增加。本發明藉由將混頻器所產生之和頻訊號或差頻訊號回授輸出至鎖相迴路單元,以鎖定鎖相迴路單元中電壓控制振盪器的輸出。如此一來,本發明之頻率合成器可具有連續且寬頻段的操作頻率範圍,進而達成電路架構簡單的寬頻頻率合成器。為了使本發明之內容更為明瞭,以下列舉實施例作為本發明確實能夠據以實施的範例。
圖1是依照本發明一實施例所繪示之頻率合成器的示意圖。頻率合成器100包括鎖相迴路單元110、壓控振盪單元120以及混頻單元130。其中,混頻單元130耦接鎖相迴路單元110與壓控振盪單元120。鎖相迴路單元110接收參考訊號Sref以及回授訊號Sfb,而且鎖相迴路單元110依據參考訊號Sref與回授訊號Sfb產生第一振盪訊號Sosc1。進一步來說,鎖相迴路單元110為一種負回授系統,在本實施例中,鎖相迴路單元110利用回授訊號Sfb使第一振盪訊號Sosc1的相位與參考訊號Sref的相位保持
固定的相位關係,而第一振盪訊號Sosc1的頻率也會因為鎖相迴路單元110的內部元件的設計而有其相對應的關係。
另外,壓控振盪單元產生第二振盪訊號Sosc2。簡言之,本實施之壓控振盪單元120具有電壓控制振盪器來產生第二振盪訊號Sosc2。於是,混頻單元130將接收第一振盪訊號Sosc1與第二振盪訊號Sosc2,並用以對第一振盪訊號Sosc1與第二振盪訊號Sosc2進行混頻,而產生輸出訊號Sout,並將輸出訊號Sout作為回授訊號Sfb回授輸出至鎖相迴路單元110。詳細來說,本發明之混頻單元130可分別接收鎖相迴路單元110所輸出的第一振盪訊號Sosc1與壓控振盪單元120所輸出的第二振盪訊號Sosc2,並將第一振盪訊號Sosc1與第二振盪訊號Sosc2進行混頻。混頻的動作可包括將第一振盪訊號Sosc1與第二振盪訊號Sosc2的頻率相減而產生差頻訊號,以及將第一振盪訊號Sosc1與第二振盪訊號Sosc2的頻率相加而產生和頻訊號。
值得一提的是,頻率合成器100輸出的輸出訊號Sout可以是混頻單元130的和頻訊號也可以是差頻訊號,更可以直接將第一振盪訊號Sosc1直接輸出而作為輸出訊號Sout,本發明對此不限制。舉例來說,若輸出訊號Sout為混頻單元130所產生的差頻訊號,而假設第一振盪訊號Sosc1的頻率為f1且第二振盪訊號Sosc2的頻率為f2,則輸出訊號Sout的頻率為| f2-f1 |。若輸出訊號Sout為混頻單元130所產生的和頻訊號,則輸出訊號Sout的頻率為f2+f1。
需特別說明的是,本發明將混頻單元130所產生的回授訊號Sfb回授至鎖相迴路單元110,使得鎖相迴路單元110中的電壓控制振盪器達到自我穩態。也就是說,混頻單元130可依據第一振盪訊號Sosc1與第二振盪訊號Sosc2進而產生穩定的和頻訊號與差頻訊號。因此,即使壓控振盪單元120處於自由振盪的狀態,輸出訊號Sout的頻率仍然維持穩定。如此一來,本發明之頻率合成器可藉由單一鎖相迴路來穩定的控制雙振盪器,不僅電路結構簡單也因此拓寬了頻率合成器的適用頻率範圍。另外,若回授訊號Sfb為差頻訊號,由於差頻訊號的頻率較低,以致於可以縮短鎖相迴路單元的鎖定時間。也就是說,本發明僅使用一個額外增設的振盪器與一個混波器就可以有效的改善頻率合成器的操作範圍。
圖2是依照本發明另一實施例所繪示之頻率合成器的示意圖。請參照圖2,頻率合成器200包括鎖相迴路單元210、壓控振盪單元220以及混頻單元230,其耦接關係及功能係與前述實施例中的鎖相迴路單元110、壓控振盪單元120及混頻單元130相同或相似,在此不贅述。與前述實施例不同的是,本實施例的頻率合成器200更包括預除頻單元240,此預除頻單元240耦接於混頻單元230與鎖相迴路單元210之間,當回授訊號Sfb_1的頻率高於一預設值,預除頻單元240用以對回授訊號Sfb_1進行除頻而產生除頻後的回授訊號Sfb_2。在本實施例中,將對鎖相迴路單元210、壓控振盪單元220、混頻單元230以及預除頻單元240進行
更詳細的描述與說明。
鎖相迴路單元210包括相位頻率偵測器211、電荷幫浦212、迴路濾波器213、第一電壓控制振盪器214以及除頻器215。相位頻率偵測器211接收參考訊號Sref與除頻回授訊號Sfb_3,並依據參考訊號Sref與除頻回授訊號Sfb_3產生相位差訊號Sphd。簡單來說,當相位頻率偵測器211接收到參考訊號Sref與除頻回授訊號Sfb_3時,相位頻率偵測器211將會比較參考訊號Sref與除頻回授訊號Sfb_3的頻率相位,並依據參考訊號Sref與除頻回授訊號Sfb_3之間的相位差來產生相位差訊號Sphd。
電荷幫浦212耦接相位頻率偵測器211,接收相位差訊號Sphd,並依據相位差訊號Sphd產生充電訊號Scp。當電荷幫浦212接收到相位差訊號Sphd時,將產生相對應的充電訊號Scp,舉例來說,電荷幫浦212可依據相位差訊號Sphd而產生相對應的充電幫浦電流,或者將相位差訊號Sphd作為充放電的依據以產生相對應的充電電壓,本發明對此不限制。另外,迴路濾波器213耦接電荷幫浦212,接收充電訊號Scp,並依據充電訊號Scp產生控制訊號Svc。一般來說,迴路濾波器213為一種低通濾波器,用以濾除充電訊號Scp中的雜訊,以產生更佳的控制訊號Svc。
第一電壓控制振盪器214耦接迴路濾波器213,接收控制訊號Svc,並依據控制訊號Svc產生第一振盪訊號Sosc1。也就是說,第一振盪訊號Sosc1的振盪頻率會隨著控制訊號Svc的不同而改變。除頻器215耦接預除頻單元240,接收預除頻單元240
所產生的回授訊號Sfb_2,並對回授訊號Sfb_2進行除頻以產生除頻回授訊號Sfb_3。在本實施例中,除頻器215可為一多模數整數除頻器,能提供的除頻數為一個正整數。舉例來說,在本發明一實際應用時,除頻器215所提供之除頻數為16,則當回授訊號Sfb_2為2.4GHz時,除頻回授訊號Sfb_3則為150MHz。然而,除頻數的設定依照實際應用而定,亦可設定除頻器215的除頻數為1,也就是不實施除頻之動作直接將回授訊號Sfb_2作為回授訊號Sfb_3,並回授至相位頻率偵測器211,但本發明並不限定於上述。值得一提的是,在本發明之另一實施例中,本發明之鎖相迴路單元110也可以是一種分數型的鎖相迴路。換言之,除頻器215並不限定於整數除頻器,而分數型的鎖相迴路可進一步的提高頻率解析度。
由此可見,本實施例之鎖相迴路單元210接收預除頻單元240所輸出的回授訊號Sfb_2,並將回授訊號Sfb_2進行除頻產生除頻回授注入訊號Sfb_3。接著,藉由比較除頻回授訊號Sfb_3與參考訊號Sref之間的相位差來控制電壓控制振盪器214的輸出頻率。值得一提的是,除頻器215通常為一多模數除頻器,因此,在本實施例中,預除頻單元240可設置於除頻器215之前,用以解決多模數除頻器215操作頻率不夠高的問題。
詳細來說,在本實施例中,預除頻單元240包括切換單元241、預除器242以及切換單元243。倘若混頻單元230所輸出的回授訊號Sfb_1的頻率大於一預設值,超出除頻器215可以處
理的頻率範圍,切換單元241可以將訊號輸出至預除器242。基此,預除器可以先行對回授訊號Sfb_1進行低模數的除頻,而產生頻率較低的回授訊號Sfb_2,並由切換單元243將回授訊號Sfb_2輸出至鎖相迴路單元210。倘若混頻單元230所輸出的回授訊號Sfb_1的頻率並未大於一預設值,切換單元241與切換單元243將直接將回授訊號Sfb_1作為回授訊號Sfb_2直接輸出。
經由上述可知,若回授訊號Sfb_1為混頻單元230所產生的差頻訊號,由於差頻訊號屬於一種較低頻的訊號,預除頻單元240可直接將混頻單元230輸出的差頻訊號直接輸出,而除頻器215的除頻數也相對應的較小,因此除頻器215的設計較不複雜且易於實施。除此之外,低除頻數的除頻器更可以加速鎖相迴路單210的鎖定時間。
壓控振盪單元220包括第二電壓控制振盪器221以及頻率選擇單元222。第二電壓控制振盪器221用以產生第二振盪訊號Sosc2_1,而頻率選擇單元222耦接第二電壓控制振盪器221,接收第二振盪訊號Sosc2_1,用以直接輸出第二振盪訊號Sosc2_1或對第二振盪訊號Sosc2_1進行除頻,進而輸出第二振盪訊號Sosc2_2,關於頻率選擇單元222的設置將視實際應用情況而定,本發明對此不限制。
混頻單元230包括混頻器231、混頻濾波器232以及選擇單元234。混頻器231耦接鎖相迴路單元210與壓控振盪單元221,混頻器231接收第一振盪訊號Sosc1與第二振盪訊號Sosc2_2,用
以利用第二振盪訊號Sosc2_2對第一振盪訊號Sosc1進行混頻,而產生混頻訊號Smix_1。簡單來說,混頻器231用以混和兩種不同頻率的訊號,藉由輸出和頻訊號或差頻訊號,來達到升頻或降頻的目的。舉例來說,混頻器231可以一種雙平衡被動開關型混波器電路實現,但非以限定本發明。值得一提的是,經由上述實施例可知,本發明之寬頻頻率合成器中的鎖相迴路單元210中的壓控振盪器可以被回授訊號鎖定。如此一來,不管是混頻器231所產生之和頻訊號或差頻訊號皆為穩定的訊號,且兩者皆具有良好的相位雜訊表現。
再者,混頻濾波器232耦接混頻器231,接收混頻訊號Smix_1,用以對混頻訊號Smix_1進行低通濾波或高通濾波而產生濾波後的混頻訊號Smix_2。簡單來說,透過混頻濾波器232的選擇與設計,可取得混頻訊號Smix_1高頻的和頻訊號或低頻的差頻訊號。也就是說,混頻濾波器232可以是一種低通濾波器,用以濾除混頻訊號Smix_1中的高頻的部份,以產生較純淨且為差頻訊號的混頻訊號Smix_2。反之,若混頻濾波器232是一種高通濾波器,混頻濾波器232可用以濾除混頻訊號Smix中的低頻的部份與雜訊,以產生較純淨且為和頻訊號的混頻訊號Smix_2。混頻濾波器232可以視實際情況而設定與設置,本發明對此不限制。
選擇單元234耦接鎖相迴路單元210與混頻濾波器232,用以選擇輸出第一振盪訊號Sosc1或混頻訊號Smix_2而產生輸出訊號Sout。進一步來說,透過選擇單元234的控制,可以用來選
擇將第一振盪訊號Sosc1或混頻訊號Smix_2作為寬頻頻率合成器200的輸出訊號Sout。基於上述,本發明透過對混頻濾波器232與選擇單元234的控制與設置,可以直接輸出電壓控制振盪器214所輸出的振盪訊號,也可輸出兩振盪訊號的差頻訊號或和頻訊號。也就是說,本實施例之頻率合成器200藉由利用混波技術可同時取得雙電壓控制振盪器的差頻訊號與和頻訊號,再結合鎖相迴路的負迴授機制,形成單一控制迴路且致使鎖相迴路單元可以利用差頻訊號或和頻訊號來鎖定電壓控制振盪器的輸出,使寬頻頻率合成器的頻率操作範圍可大幅拓寬。
歸納上述之頻率合成器的頻率合成方法可包括下列步驟:首先,提供一鎖相迴路單元,提供一鎖相迴路單元,使鎖相迴路單元依據參考訊號與回授訊號產生第一振盪訊號(步驟S301)。接著,提供一壓控振盪單元,使壓控振盪單元產生第二振盪訊號(步驟S302)。然後,提供一混頻單元,使混頻單元將第一振盪訊號與第二振盪訊號進行混頻,以產生輸出訊號並將輸出訊號作為回授訊號回授輸出(步驟S303)。如此一來,本發明之頻率合成方法僅需在鎖相迴路架構上額外設置一電壓控制振盪器與混頻器即可大幅增加頻率合成器的操作範圍。
圖3是依照本發明另一實施例所繪示之頻率合成器的示意圖。請參照圖3,寬頻頻率合成器300包括鎖相迴路單元310、壓控振盪單元320以及混頻單元330,其功能係與前述實施例中的鎖相迴路單元110、壓控振盪單元120及混頻單元130相同或相
似,在此不贅述。與前述實施例不同的是,本實施例的頻率合成器300更包括壓控振盪單元340以及混頻單元350。壓控振盪單元340,用以產生第三振盪訊號Sosc3。混頻單元340耦接於混頻單元330與鎖相迴路單元310之間,並耦接振盪單元340,用以利用第三振盪訊號Sosc3對第一振盪訊號Sosc1_1進行混頻,而產生與第三振盪訊號Sosc3混頻後的第一振盪訊號Sosc1_2。簡單來說,與前述實施例不同的是,本實施例中鎖相迴路310輸出的第一振盪訊號又經過另一混頻器350的混頻,如此一來,可針對實際應用情景,來設置與安排兩混頻單元與兩壓控振盪單元,使得輸出訊號的頻段可拓寬,且基於單一鎖相迴路的鎖定也可使輸出訊號達到穩定的狀態,因此拓寬了寬頻頻率合成器300的頻率操作範圍。
綜上所述,本發明利用混頻器將兩個電壓控制振盪器所產生的振盪訊號進行混頻,而產生雙振盪訊號的差頻訊號以及和頻訊號。接著,利用差頻訊號或和頻訊號來鎖定鎖相迴路中的電壓控制振盪器,使差頻訊號與和頻訊號皆具有良好的相位雜訊表現,進而穩定混波器的輸出訊號,也拓寬了頻率合成器的適用頻寬。此外,由於混頻單元所產生之差頻訊號的使用,讓本發明也藉由結合低頻的迴路控制與低頻回授,降低了除頻器的操作頻率,使除頻器較容易克服高頻電路設計的障礙。因而降低了頻率合成器的電路架構複雜度,達到低功耗、低成本且具有快速鎖定時間的目的。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧頻率合成器
110‧‧‧鎖相迴路單元
120‧‧‧壓控振盪單元
130‧‧‧混頻單元
Sref‧‧‧參考訊號
Sosc1‧‧‧第一振盪訊號
Sosc2‧‧‧第二振盪訊號
Sfb‧‧‧回授訊號
Sout‧‧‧輸出訊號
Claims (6)
- 一種寬頻頻率合成器,包括:一鎖相迴路單元,接收一參考訊號與一回授訊號,用以依據該參考訊號與該回授訊號產生一第一振盪訊號;一第一壓控振盪單元,產生一第二振盪訊號;以及一第一混頻單元,耦接該鎖相迴路單元與該壓控振盪單元,接收該第一振盪訊號與該第二振盪訊號,用以對該第一振盪訊號與該第二振盪訊號進行混頻,而產生一輸出訊號,並將該輸出訊號作為該回授訊號回授輸出至該鎖相迴路單元,其中該第一混頻單元包括:一混頻器,耦接該鎖相迴路單元與該壓控振盪單元,接收該第一振盪訊號與該第二振盪訊號,用以利用該第二振盪訊號對該第一振盪訊號進行混頻,而產生一混頻訊號;一混頻濾波器,耦接該混頻器,接收該混頻訊號,用以對該混頻訊號進行低通濾波或高通濾波而產生濾波後的該混頻訊號;以及一選擇單元,耦接該鎖相迴路單元與該混頻濾波器,用以選擇輸出該第一振盪訊號或該混頻訊號而產生該輸出訊號。
- 如申請專利範圍第1項所述的寬頻頻率合成器,其中該鎖相迴路單元包括:一除頻器,耦接該混頻單元,接收該回授訊號,用以對該回授訊號進行除頻而產生一除頻回授訊號; 一相位頻率偵測器,耦接該除頻器,接收該參考訊號與該除頻回授訊號,用以依據該參考頻率訊號與該除頻回授訊號而產生一相位差訊號;一電荷幫浦,耦接該相位頻率偵測器,接收該相位差訊號,用以依據該相位差訊號而產生一充電訊號;一迴路濾波器,耦接該電荷幫浦,接收該充電訊號,用以依據該充電訊號而產生一控制訊號;以及一第一電壓控制振盪器,耦接該迴路濾波器,接收該控制訊號,用以依據該控制訊號而產生該第一振盪訊號。
- 如申請專利範圍第2項所述的寬頻頻率合成器,其中該除頻器為一整數除頻器或一分數除頻器。
- 如申請專利範圍第1項所述的寬頻頻率合成器,其中該第一壓控振盪單元包括:一第二電壓控制振盪器,產生該第二振盪訊號;以及一頻率選擇單元,耦接該第二電壓控制振盪器,接收該第二振盪訊號,用以直接輸出該第二振盪訊號或對該第二振盪訊號進行除頻而產生除頻後的該第二振盪訊號。
- 如申請專利範圍第1項所述的寬頻頻率合成器,其中該寬頻頻率合成器更包括:一預除頻單元,耦接於該混頻單元與該鎖相迴路單元之間,當該回授訊號的頻率高於一預設值,用以對該回授訊號進行除頻而產生除頻後的該回授訊號。
- 如申請專利範圍第1項所述的寬頻頻率合成器,其中該寬頻頻率合成器更包括:一第二壓控振盪單元,用以產生一第三振盪訊號;以及一第二混頻單元,耦接於該第一混頻單元與該鎖相迴路單元之間,並耦接該第二振盪單元,用以利用該第三振盪訊號對該第一振盪訊號進行混頻,而產生與該第三振盪訊號混頻後的該第一振盪訊。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102116118A TWI528725B (zh) | 2013-05-06 | 2013-05-06 | 寬頻頻率合成器及其頻率合成方法 |
US13/961,896 US8890590B1 (en) | 2013-05-06 | 2013-08-08 | Wideband frequency synthesizer and frequency synthesizing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102116118A TWI528725B (zh) | 2013-05-06 | 2013-05-06 | 寬頻頻率合成器及其頻率合成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201444295A TW201444295A (zh) | 2014-11-16 |
TWI528725B true TWI528725B (zh) | 2016-04-01 |
Family
ID=51841142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102116118A TWI528725B (zh) | 2013-05-06 | 2013-05-06 | 寬頻頻率合成器及其頻率合成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8890590B1 (zh) |
TW (1) | TWI528725B (zh) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015222918A (ja) * | 2014-05-23 | 2015-12-10 | 株式会社リコー | フラクショナルpll回路 |
US9495285B2 (en) | 2014-09-16 | 2016-11-15 | Integrated Device Technology, Inc. | Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM) |
US9356769B2 (en) | 2014-09-24 | 2016-05-31 | Qualcomm Incorporated | Synchronous reset and phase detecting for interchain local oscillator (LO) divider phase alignment |
US9553570B1 (en) | 2014-12-10 | 2017-01-24 | Integrated Device Technology, Inc. | Crystal-less jitter attenuator |
US9369139B1 (en) | 2015-02-14 | 2016-06-14 | Integrated Device Technology, Inc. | Fractional reference-injection PLL |
US9336896B1 (en) | 2015-03-23 | 2016-05-10 | Integrated Device Technology, Inc. | System and method for voltage regulation of one-time-programmable (OTP) memory programming voltage |
US9455045B1 (en) | 2015-04-20 | 2016-09-27 | Integrated Device Technology, Inc. | Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM |
US9362928B1 (en) * | 2015-07-08 | 2016-06-07 | Integrated Device Technology, Inc. | Low-spurious fractional N-frequency divider and method of use |
US9954516B1 (en) | 2015-08-19 | 2018-04-24 | Integrated Device Technology, Inc. | Timing device having multi-purpose pin with proactive function |
US9590637B1 (en) | 2015-08-28 | 2017-03-07 | Integrated Device Technology, Inc. | High-speed programmable frequency divider with 50% output duty cycle |
US9847869B1 (en) | 2015-10-23 | 2017-12-19 | Integrated Device Technology, Inc. | Frequency synthesizer with microcode control |
US9614508B1 (en) | 2015-12-03 | 2017-04-04 | Integrated Device Technology, Inc. | System and method for deskewing output clock signals |
US10075284B1 (en) | 2016-01-21 | 2018-09-11 | Integrated Device Technology, Inc. | Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system |
US9852039B1 (en) | 2016-02-03 | 2017-12-26 | Integrated Device Technology, Inc | Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices |
US9859901B1 (en) | 2016-03-08 | 2018-01-02 | Integrated Device Technology, Inc. | Buffer with programmable input/output phase relationship |
US9692394B1 (en) | 2016-03-25 | 2017-06-27 | Integrated Device Technology, Inc. | Programmable low power high-speed current steering logic (LPHCSL) driver and method of use |
US9698787B1 (en) | 2016-03-28 | 2017-07-04 | Integrated Device Technology, Inc. | Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use |
US9581973B1 (en) | 2016-03-29 | 2017-02-28 | Integrated Device Technology, Inc. | Dual mode clock using a common resonator and associated method of use |
US9954541B1 (en) | 2016-03-29 | 2018-04-24 | Integrated Device Technology, Inc. | Bulk acoustic wave resonator based fractional frequency synthesizer and method of use |
US9654121B1 (en) | 2016-06-01 | 2017-05-16 | Integrated Device Technology, Inc. | Calibration method and apparatus for phase locked loop circuit |
TWI660591B (zh) * | 2018-05-24 | 2019-05-21 | 立積電子股份有限公司 | 物體位移相位偵測電路及物體位移相位偵測方法 |
US10804912B2 (en) * | 2018-08-07 | 2020-10-13 | Apple Inc. | Non-integer frequency divider |
CN108988857B (zh) * | 2018-10-19 | 2023-07-07 | 贵州航天计量测试技术研究所 | 一种基于光电振荡器的宽带低相噪频率合成器及方法 |
US11402413B1 (en) | 2018-12-12 | 2022-08-02 | Marvell Asia Pte, Ltd. | Droop detection and mitigation |
US11545987B1 (en) | 2018-12-12 | 2023-01-03 | Marvell Asia Pte, Ltd. | Traversing a variable delay line in a deterministic number of clock cycles |
US10784871B1 (en) * | 2018-12-31 | 2020-09-22 | Marvell Asia Pte, Ltd. | Clocking architecture for DVFS with low-frequency DLL locking |
US11545981B1 (en) | 2018-12-31 | 2023-01-03 | Marvell Asia Pte, Ltd. | DLL-based clocking architecture with programmable delay at phase detector inputs |
CN110289858B (zh) * | 2019-06-27 | 2023-02-28 | 四川众为创通科技有限公司 | 一种宽带细步进捷变频合系统 |
CN113541687B (zh) * | 2021-08-20 | 2024-06-21 | 成都西蒙电子技术有限公司 | 一种低相噪窄带频率合成器 |
US11927612B1 (en) | 2022-04-07 | 2024-03-12 | Marvell Asia Pte Ltd | Digital droop detector |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5343168A (en) | 1993-07-09 | 1994-08-30 | Northrop Grumman Corporation | Harmonic frequency synthesizer with adjustable frequency offset |
FR2752756B1 (fr) | 1996-08-30 | 1998-10-09 | Gec Alsthom Acb | Equipement pour le formage de profiles metalliques |
US7928807B2 (en) | 2005-09-16 | 2011-04-19 | Qualcomm Incorporated | Frequency synthesizer architecture for multi-band ultra-wideband system |
KR100727898B1 (ko) | 2006-01-06 | 2007-06-14 | 삼성전자주식회사 | Rf 송수신기에서 주입-록킹된 직각 vco를 가지는주파수 합성 장치 및 방법 |
TWI326972B (en) | 2006-05-11 | 2010-07-01 | Via Tech Inc | Communication system and related method |
US20080007365A1 (en) | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
EP1914893A1 (fr) | 2006-10-16 | 2008-04-23 | The Swatch Group Research and Development Ltd. | Synthétiseur de fréquence à large bande à suppression d'émissions parasites basses fréquences |
US7792497B2 (en) | 2007-03-22 | 2010-09-07 | Mediatek Inc. | Method and apparatus for frequency synthesizing |
US7616063B1 (en) | 2007-03-29 | 2009-11-10 | Scientific Components Corporation | Frequency synthesizer using a phase-locked loop and single side band mixer |
KR100910531B1 (ko) | 2007-09-11 | 2009-07-31 | 삼성전기주식회사 | 다중 대역 전압 제어 발진기를 갖는 주파수 합성기 |
TWI352508B (en) | 2007-11-30 | 2011-11-11 | Univ Nat Taiwan | Transistor-based voltage-controlled oscillator and |
TW201012074A (en) | 2008-09-15 | 2010-03-16 | Sunplus Technology Co Ltd | Frequency synthesis system with self-calibrated loop stability and bandwidth |
TWI384761B (zh) | 2009-02-20 | 2013-02-01 | Sunplus Technology Co Ltd | Low jitter, wide operating frequency band and frequency synthesis system suitable for low voltage operation |
US8179167B2 (en) | 2009-03-10 | 2012-05-15 | Wilinx Corporation | Wide bandwidth fast hopping frequency synthesizer circuits and methods |
JP5174055B2 (ja) | 2010-02-02 | 2013-04-03 | 株式会社半導体理工学研究センター | 広帯域発振回路 |
JP2011244279A (ja) * | 2010-05-19 | 2011-12-01 | Advantest Corp | Pll周波数シンセサイザ |
US8704603B2 (en) | 2011-04-13 | 2014-04-22 | Qualcomm Incorporated | Low power wideband LO using tuned injection locked oscillator |
-
2013
- 2013-05-06 TW TW102116118A patent/TWI528725B/zh not_active IP Right Cessation
- 2013-08-08 US US13/961,896 patent/US8890590B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140327478A1 (en) | 2014-11-06 |
US8890590B1 (en) | 2014-11-18 |
TW201444295A (zh) | 2014-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI528725B (zh) | 寬頻頻率合成器及其頻率合成方法 | |
US7602254B2 (en) | System and method for generating signals with a preselected frequency relationship in two steps | |
TWI501559B (zh) | 頻率合成器及其頻率合成方法 | |
CN103490777B (zh) | 低杂散频率合成器 | |
US8493105B2 (en) | Injection-locked frequency divider | |
CN101136631B (zh) | 频率合成器及其频率合成方法 | |
JP2008283659A (ja) | 周波数ホッピングシステムに用いられる周波数合成器 | |
CN108055035A (zh) | 一种光电振荡器的宽带频率扩展装置 | |
CN101867545B (zh) | 全频段多带正交频分复用超宽带射频收发机的频率综合器 | |
CN117081583B (zh) | 一种提高相位噪声的频率源 | |
TWI505647B (zh) | 頻率合成器及其頻率合成方法 | |
CN203352563U (zh) | 一种低相位噪声频率合成器 | |
CN107659307B (zh) | 一种用于频率综合器的电流源交替互换的电荷泵电路 | |
CN104617951B (zh) | 一种应用于变频收发机中的频率综合器 | |
CN106921390B (zh) | 频率合成器及频率合成方法 | |
Deng et al. | A 58.1-to-65.0 GHz frequency synthesizer with background calibration for millimeter-wave TDD transceivers | |
JP2009017096A (ja) | 高周波発振源 | |
US8595538B2 (en) | Single-clock-based multiple-clock frequency generator | |
CN106330240A (zh) | 一种实现多射频的高低本振产生电路及其装置 | |
WO2014106899A1 (ja) | 高周波発振源 | |
Yin et al. | A 0.37-to-46.5 GHz frequency synthesizer for software-defined radios in 65nm CMOS | |
TWI650948B (zh) | 使用鎖相迴路之頻率合成 | |
JP2017130784A (ja) | 周波数シンセサイザ | |
Zhang et al. | A 3.1–10.6 GHz frequency synthesizer for MB-OFDM UWB transceivers | |
JP6753132B2 (ja) | 信号源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |