TWI501559B - 頻率合成器及其頻率合成方法 - Google Patents

頻率合成器及其頻率合成方法 Download PDF

Info

Publication number
TWI501559B
TWI501559B TW102105188A TW102105188A TWI501559B TW I501559 B TWI501559 B TW I501559B TW 102105188 A TW102105188 A TW 102105188A TW 102105188 A TW102105188 A TW 102105188A TW I501559 B TWI501559 B TW I501559B
Authority
TW
Taiwan
Prior art keywords
signal
frequency
unit
feedback
phase
Prior art date
Application number
TW102105188A
Other languages
English (en)
Other versions
TW201433095A (zh
Inventor
Tzyy Sheng Horng
Chung Hung Chen
Fu Kang Wang
Original Assignee
Univ Nat Sun Yat Sen
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Sun Yat Sen filed Critical Univ Nat Sun Yat Sen
Priority to TW102105188A priority Critical patent/TWI501559B/zh
Priority to US13/900,555 priority patent/US8736326B1/en
Publication of TW201433095A publication Critical patent/TW201433095A/zh
Application granted granted Critical
Publication of TWI501559B publication Critical patent/TWI501559B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Description

頻率合成器及其頻率合成方法
本發明是有關於一種頻率合成器，且特別是有關於一種具有回授注入鎖定機制的寬頻頻率合成器。
近年來，隨著無線科技的蓬勃發展，造就了無線通訊在人們的日常生活中的迅速擴展，例如：行動電話、無線區域網路(Wireless Local Area Network,WLAN)、藍芽(Bluetooth)、超寬帶技術(Ultra Wide Band,UWB)、工業科學與醫療通信(Industrial Scientific and medical,ISM)與全球互通微波存取(Worldwide Interoperability for Microwave Access,WiMAX)等。因此，為了因應在無線通信系統中本地振盪訊號的要求以及通信通道選擇的需求，進而衍生出頻率合成器的發展與應用。
詳細來說，頻率合成器提供了射頻收發機升降頻與線性調變時所需本地振盪訊號，由此可見，本地振盪訊號的優劣是決定訊號傳輸品質的重要因素。本地振盪訊號的頻譜純淨度不僅影 響了傳輸資料的正確性，對系統通道的品質更具有關鍵性的影響。尤其是在多載波系統中，例如正交分頻多工(Orthogonal Frequency Division Modulation,OFDM)通訊系統，高密度的正交載波對本地振盪源的頻譜純淨度有著更嚴苛的要求。在無線且應用頻率相當高的應用下，對於頻率合成器產生的輸出訊號必須存在高效能的要求，產生乾淨且穩定的本地振盪端訊號，以便能夠與無線收發器相互整合。
此外，隨著通訊技術的應用範疇快速延伸，資料的傳輸量與傳輸速度的需求大增，往往需要寬傳輸頻帶來提升位元傳輸率。對於傳統的頻率合成器而言，由於只具備一個電壓控制振盪器，因此操作頻率範圍較小，無法滿足現今多標準通訊系統中對於操作頻寬的要求。基此，多種寬頻的頻率合成器於近年來相繼的被提出與討論。其中，習知的寬頻頻率合成器利用多組鎖相迴路電路或多組除頻器並搭配多工器，使輸出頻率能落在不同的應用頻段。另外，複數個相異的頻率合成器的組合也可以使輸出頻率落在不同的應用頻段，以實現寬頻應用的需求。
然而，在習知技術中不僅需要較複雜之硬體電路設計，更需要花較長的時間進行頻率的鎖定。換言之，傳統的寬頻頻率合成器不僅電路架構龐大且功耗也大，而成本的耗費也就相對的提高。對於目前通訊系統中的頻率合成器積體電路設計來說，不僅講求高效率，同時更要求低成本，因此如何設計出更完善且符合需求的頻率合成器也形成一個重要的議題。
有鑑於此，本發明提供一種頻率合成器及其頻率合成方法，以低複雜度的電路設計方式大幅拓寬頻率合成器的頻率操作範圍。
本發明提出一種頻率合成器，此頻率合成器包括鎖相迴路單元、壓控振盪單元以及混頻單元。其中，鎖相迴路單元接收參考訊號與回授注入訊號，並依據參考訊號與回授注入訊號產生第一振盪訊號。壓控振盪單元接收回授注入訊號，並依據回授注入訊號產生第二振盪訊號。混頻單元耦接鎖相迴路單元與壓控振盪單元，接收第一振盪訊號與第二振盪訊號，並對第一振盪訊號與第二振盪訊號進行混頻，以產生回授注入訊號以及輸出訊號。
在本發明的一實施例中，上述的回授注入訊號為混頻單元依據第一振盪訊號與第二振盪訊號所產生的差頻訊號。
在本發明的一實施例中，上述的鎖相迴路單元包括除頻器、相位頻率偵測器、電荷幫浦、迴路濾波器以及第一電壓控制振盪器。其中，除頻器耦接混頻單元，接收回授注入訊號，並對回授注入訊號進行除頻以產生除頻回授訊號。相位頻率偵測器耦接除頻器，接收參考訊號與除頻回授訊號，並依據參考頻率訊號與除頻回授訊號產生相位差訊號。電荷幫浦耦接相位頻率偵測器，接收相位差訊號，依據相位差訊號產生充電訊號。迴路濾波器耦接電荷幫浦，接收充電訊號，並依據充電訊號產生控制訊號。第一電壓控制振盪器耦接迴路濾波器，接收控制訊號，並依據控 制訊號產生第一振盪訊號。
在本發明的一實施例中，上述的除頻器為整數除頻器。
在本發明的一實施例中，上述的壓控振盪單元包括倍頻器以及第二電壓控制振盪器。其中，倍頻器耦接混頻單元，接收回授注入訊號，並對回授注入訊號進行倍頻以產生倍頻回授訊號。第二電壓控制振盪器耦接倍頻器，接收倍頻回授訊號，並依據倍頻回授訊號產生第二振盪訊號。
在本發明的一實施例中，上述的倍頻器為整數倍頻器。
在本發明的一實施例中，上述的混頻單元包括混頻器以及混頻濾波器。其中，混頻器耦接鎖相迴路單元與壓控振盪單元，接收第一振盪訊號與第二振盪訊號，並且對第一振盪訊號與第二振盪訊號進行混頻以產生混頻訊號與輸出訊號。低通濾波器耦接混頻器，接收混頻訊號，並依據混頻訊號產生回授注入訊號。
在本發明的一實施例中，上述的頻率合成器更包括輸出濾波器。此輸出濾波器耦接混頻器，接收輸出訊號，對輸出訊號進行低通濾波或高通濾波。
本發明提出一種頻率合成器的頻率合成方法，此方法包括下列步驟。提供鎖相迴路單元，使鎖相迴路單元依據參考訊號與回授注入訊號產生第一振盪訊號。提供壓控振盪單元，使壓控振盪單元依據回授注入訊號產生第二振盪訊號。提供混頻單元，使混頻單元將第一振盪訊號與第二振盪訊號進行混頻，以產生輸出訊號與回授注入訊號。
基於上述，本發明之頻率合成器以混頻單元結合鎖相迴路單元與壓控振盪單元，其中，混頻單元將鎖相迴路單元的輸出訊號與壓控振盪單元的輸出訊號進行混頻。另外，本發明之頻率合成器更將混頻單元所產生的混頻訊號回授注入至壓控振盪單元來鎖定壓控振盪單元的頻率，以降低混頻單元於高頻輸出的相位雜訊。據此，本發明可提昇頻率合成器的適用頻寬，更避免了複雜的硬體電路設計，進而達到降低功耗及低成本製造的目的。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200‧‧‧頻率合成器
110、210‧‧‧鎖相迴路單元
120、220‧‧‧壓控振盪單元
130、230‧‧‧混頻單元
240‧‧‧輸出濾波器
221‧‧‧相位頻率偵測器
212‧‧‧電荷幫浦
213‧‧‧迴路濾波器
214‧‧‧第一電壓控制振盪器
221‧‧‧第二電壓控制振盪器
222‧‧‧倍頻器
231‧‧‧混頻器
232‧‧‧低通濾波器
Sref‧‧‧參考訊號
Sosc1‧‧‧第一振盪訊號
Sosc2‧‧‧第二振盪訊號
Sinj‧‧‧回授注入訊號
Sout‧‧‧輸出訊號
Sphd‧‧‧相位差訊號
Scp‧‧‧充電訊號
Svc‧‧‧控制訊號
Sinj1‧‧‧除頻回授注入訊號
Sinj2‧‧‧倍頻回授注入訊號
Smix‧‧‧混頻訊號
圖1是依照本發明一實施例所繪示之頻率合成器的示意圖。
圖2是依照本發明另一實施例所繪示之頻率合成器的示意圖。
本發明為一個以鎖相迴路為基礎的寬頻頻率合成器，藉由結合另一電壓控制振盪器與混頻器，使頻率合成器的操作頻寬能夠增加。此外，除了將混頻器所產生之訊號回授至鎖相迴路單元以鎖定鎖相迴路單元中電壓控制振盪器的輸出之外，更將混頻器所產生之混頻訊號回注入至另一電壓控制振盪器以鎖定其輸出 的振盪訊號，使得頻率合成器中的雙振盪器能夠達到自我穩態。如此一來，本發明之頻率合成器便能夠混頻於高頻，進而達成寬頻操作之頻率合成器。為了使本發明之內容更為明瞭，以下列舉實施例作為本發明確實能夠據以實施的範例。
圖1是依照本發明一實施例所繪示之頻率合成器的示意圖。頻率合成器100包括鎖相迴路單元110、壓控振盪單元120以及混頻單元130。其中，混頻單元130耦接鎖相迴路單元110與壓控振盪單元120。鎖相迴路單元110接收參考訊號Sref以及回授注入訊號Sinj，而且鎖相迴路單元110依據參考訊號Sref與回授注入訊號Sinj產生第一振盪訊號Sosc1。進一步來說，鎖相迴路單元110為一種負回授系統，在本實施例中，鎖相迴路單元110利用回授注入訊號Sinj使第一振盪訊號Sosc1的相位與與參考訊號Sref的相位保持固定的相位關係，而第一振盪訊號Sosc1的頻率也會因為鎖相迴路單元的內部元件而有其相對應的關係。
另外，壓控振盪單元120接收回授注入訊號Sinj，並依據回授注入訊號Sinj產生第二振盪訊號Sosc2。詳言之，本實施之壓控振盪單元120具有電壓控制振盪器來產生第二振盪訊號Sosc2，且壓控振盪單元120接收外部注入訊號來鎖定電壓控制振盪器所產生的第二振盪訊號Sosc2。經由上述可知，本實施例之壓控振盪單元120利用回授注入訊號Sinj來鎖定第二振盪訊號Sosc2的輸出頻率。
混頻單元130接收第一振盪訊號Sosc1與第二振盪訊號 Sosc2，並產生回授注入訊號Sinj以及輸出訊號Sout。詳細來說，本發明之混頻單元130可分別接收鎖相迴路單元110與壓控振盪單元120所輸出的第一振盪訊號Sosc1與第二振盪訊號Sosc2，並將第一振盪訊號Sosc1與第二振盪訊號Sosc2進行混頻。混頻的動作可以包括將第一振盪訊號Sosc1與第二振盪訊號Sosc2的頻率相減而產生一差頻訊號，以及將第一振盪訊號Sosc1與第二振盪訊號Sosc2的頻率相加而產生一和頻訊號。在本實施例中，回授注入訊號Sinj可以是混頻單元130所產生的差頻訊號，也可以是混頻單元130所產生的和頻訊號，本發明對此不限制。舉例來說，若回授注入訊號Sinj即為混頻單元130所產生的差頻訊號，而第一振盪訊號Sosc1的頻率為f1且第二振盪訊號Sosc2的頻率為f2，則回授注入訊號Sinj的頻率為| f2-f1 |。另外，頻率合成器100輸出的輸出訊號Sout可以是混頻單元130的和頻訊號也可以是差頻訊號，本發明對此不限制。
需特別說明的是，本發明將混頻單元130所產生的回授注入訊號Sinj將回授至鎖相迴路單元110以及注入至壓控振盪單元120，使得鎖相迴路單元110中的電壓控制振盪器與壓控振盪單元120中的電壓控制振盪器達到自我穩態。進一步來說，混頻單元130可依據第一振盪訊號Sosc1與第二振盪訊號Sosc2而產生產生穩定的和頻訊號與差頻訊號。如此一來，本發明之頻率合成器可藉由單一鎖相迴路與回授注入來穩定的控制雙振盪器，進而改善了原本混波於高頻會產生不穩定的和頻訊號之情形，也因此拓 寬了頻率合成器的適用頻率範圍。另外，若回授注入訊號Sinj為差頻訊號，由於差頻訊號的頻率較低，以致於可以縮短鎖相迴路單元的鎖定時間。也就是說，本發明僅需要額外設置一振盪單元與混波單元就可以取得穩定的和頻訊號，以大幅增加頻率的操作範圍。
圖2是依照本發明另一實施例所繪示之頻率合成器的示意圖。請參照圖2，頻率合成器200包括鎖相迴路單元210、壓控振盪單元220以及混頻單元230，其耦接關係及功能係與前述實施例中的鎖相迴路單元110、壓控振盪單元120及混頻單元130相同或相似，在此不贅述。與前述實施例不同的是，本實施例的頻率合成器200更包括輸出濾波器240，此輸出濾波器240耦接混頻單元230，可視實際應用情形對頻率合成器200的輸出訊號Sout進行高通濾波或低通濾波，以濾除雜訊而產生更純淨的輸出訊號Sout。在本實施例中，將對鎖相迴路單元210、壓控振盪單元220以及混頻單元230進行更詳細的描述與說明。
鎖相迴路單元210包括相位頻率偵測器211、電荷幫浦212、迴路濾波器213、第一電壓控制振盪器214以及除頻器215。相位頻率偵測器211接收參考訊號Sref與除頻回授訊號Sinj1，並依據參考訊號Sref與除頻回授訊號Sinj1產生相位差訊號Sphd。簡單來說，當相位頻率偵測器211接收到參考訊號Sref與除頻回授訊號Sinj1時，相位頻率偵測器211將會比較參考訊號Sref與除頻回授訊號Sinj1的頻率相位，並依據參考訊號Sref與除頻回授 訊號Sinj1之間的相位差來產生相位差訊號Sphd。
電荷幫浦212耦接相位頻率偵測器211，接收相位差訊號Sphd，並依據相位差訊號Sphd產生充電訊號Scp。當電荷幫浦212接收到相位差訊號Sphd時，將產生相對應的充電訊號Scp，舉例來說，電荷幫浦212可依據相位差訊號Sphd而產生相對應的充電幫浦電流，或者將相位差訊號Sphd作為充放電的依據以產生相對應的充電電壓，本發明對此不限制。另外，迴路濾波器213耦接電荷幫浦212，接收充電訊號Scp，並依據充電訊號Scp產生控制訊號Svc。一般來說，迴路濾波器213為一種低通濾波器，用以濾除充電訊號Scp中的雜訊，以產生更佳的控制訊號Svc。
第一電壓控制振盪器214耦接迴路濾波器213，接收控制訊號Svc，並依據控制訊號Svc產生第一振盪訊號Sosc1。也就是說，第一振盪訊號Sosc1的振盪頻率會隨著控制訊號Svc的不同而改變。除頻器215耦接混頻單元230，接收混頻單元230所產生的回授注入訊號Sinj，並對回授注入訊號Sinj進行除頻以產生除頻回授訊號Sinj1。在本實施例中，除頻器215可為一整數除頻器，能提供的除頻數為一個正整數。例如在本發明一實際應用時，除頻器215所提供之除頻數為16，則當回授注入訊號Sinj為2.4GHz時，除頻回授訊號Sinj1則為150MHz。然而，除頻數的設定依照實際應用而定，亦可設定除頻器215的除頻數為1，也就是不實施除頻之動作直接應用回授訊號Sinj回授至相位頻率偵測器211，本發明並不限定於上述。值得一提的是，在本發明之另一實施例 中，本發明之鎖相迴路單元110也可以是一種分數型的鎖相迴路。換言之，除頻器215並不限定於整數除頻器，而分數型的鎖相迴路可進一步的提高頻率解析度。
由此可見，本實施例之鎖相迴路單元210接收混頻單元230所輸出的回授注入訊號Sinj，並將回授注入訊號Sinj進行除頻產生除頻回授注入訊號Sinj1。接著，藉由比較除頻回授注入訊號Sinj1與參考訊號Sref之間的相位差來控制電壓控制振盪器214的輸出頻率。值得一提的是，若回授注入訊號Sinj為混頻單元230所產生的差頻訊號，由於差頻訊號屬於一種較低頻的訊號，除頻器215的除頻數也相對應的較小，因此除頻器215的設計較不複雜且易於實施。除此之外，低除頻數的除頻器更可以加速鎖相迴路單210的鎖定時間。
壓控振盪單元220包括倍頻器222以及第二電壓控制振盪器221。倍頻器222耦接混頻單元230，接收回授注入訊號Sinj，並對回授注入訊號Sinj進行倍頻以產生倍頻回授訊號Sinj2。其中，在本實施例中，倍頻器為一整數倍頻器，但本發明對此不限制。舉例來說，倍頻器222提供之倍頻數為5，則當回授注入訊號Sinj為200MHz時，倍頻回授訊號Sinj2則為1GHz。然而，倍頻數的設定依照實際應用而定，亦可設定倍頻器222的倍頻數為1，也就是不實施倍頻之動作直接應用回授訊號Sinj回授注入至第二電壓控制振盪器221，本發明並不限定於上述。第二電壓控制振盪器221耦接倍頻器222，接收倍頻回授訊號Sinj2，並依據倍頻回 授訊號Sinj2產生第二振盪訊號Sosc2。於此，倍頻回授訊號Sinj2被用來鎖定第二電壓控制振盪器221，減少第二振盪訊號Sosc2中的頻率擾動，使第二振盪訊號Sosc2能夠更加的穩定。
混頻單元230包括混頻器231以及混頻濾波器232。混頻器231耦接鎖相迴路單元210與壓控振盪單元221，混頻器231接收第一振盪訊號Sosc1與第二振盪訊號Sosc2，並且對第一振盪訊號Sosc1與第二振盪訊號Sosc2進行混頻，以產生混頻訊號Smix與輸出訊號Sout。簡單來說，混頻器231用以混和兩種不同頻率的訊號，藉由輸出和頻訊號或差頻訊號，來達到升頻或降頻的目的。舉例來說，混頻器231可以一種雙平衡被動開關型混波器電路實現，但非以限定本發明。值得一提的是，經由上述實施例可知，本發明之頻率合成器中的雙電壓控制振盪器可以達到自我穩態。如此一來，不管是混頻器231所產生之和頻訊號或差頻訊號皆為穩定的訊號，且兩者皆具有良好的相位雜訊表現。在本實施例中，對於混頻訊號Smix與輸出訊號Sout而言，可以是和頻訊號也可以是差頻訊號，視其實際應用的需求而定。
再者，混頻濾波器232耦接混頻器231，接收混頻訊號Smix，並依據混頻訊號Smix來產生回授注入訊號Sinj。透過外部濾波器的選擇，例如本實施例之混頻濾波器232，可以鎖定頻率合成器200中的雙電壓控制振盪器214、221混頻降頻及升頻的頻率，來達到寬頻操作的效果。
經由上述可知，若混頻訊號Smix為一種較低頻的差頻訊 號，因此本實施例之混頻濾波器232可以是一種低通濾波器，用以濾除混頻訊號Smix中的雜訊，以產生較純淨的回授注入訊號Sinj。反之，若混頻訊號Smix為一種較高頻的和頻訊號，因此本實施例之混頻濾波器232可以是一種高通濾波器，用以濾除混頻訊號Smix中的雜訊，以產生較純淨的回授注入訊號Sinj。混頻濾波器232可以視實際情況而設定與設置，本發明對此不限制。基於上述，本實施例之頻率合成器200藉由混波器221來產生回授注入訊號Sinj。再者，將回授注入訊號Sinj注入至電壓控制振盪器221來鎖定第二振盪訊號Sosc2。據此，降低了混波器221所產生之較高頻的和頻訊號中的相位雜訊，以提高頻率合成器200所輸出之高頻訊號的穩定度。換言之，頻率合成器200利用混波技術可同時取得雙電壓控制振盪器的差頻訊號與和頻訊號，再結合鎖相迴路與迴授注入另一電壓控制振盪器並與之鎖定，形成單一控制迴路且致使雙電壓控制振盪器達自我穩態。
歸納上述之頻率合成器的頻率合成方法可包括下列步驟：首先，提供一鎖相迴路單元，使鎖相迴路單元依據參考訊號與回授注入訊號產生第一振盪訊號(步驟S301)。接著，提供一壓控振盪單元，使壓控振盪單元依據回授注入訊號產生第二振盪訊號(步驟S302)。然後，提供一混頻單元，使混頻單元將第一振盪訊號與第二振盪訊號進行混頻，以產生輸出訊號與回授注入訊號(步驟S303)。如此一來，本發明之頻率合成方法僅需在鎖相迴路架構上額外設置一電壓控制振盪器與混頻器即可大幅增加頻率合 成器的操作範圍。
綜上所述，本發明利用混頻器將兩個電壓控制振盪器所產生的振盪訊號進行混頻，而產生雙振盪訊號的差頻訊號以及和頻訊號。接著，利用差頻訊號或和頻訊號來鎖定鎖相迴路中的電壓控制振盪器，以及利用此差頻訊號或和頻訊號的回授注入來鎖定另一個電壓控制振盪器，使得本發明之頻率合成器中的雙電壓控制振盪器能達到穩態，使差頻訊號與和頻訊號皆具有良好的相位雜訊表現，進而穩定混波器高頻的和頻輸出，也拓寬了頻率合成器的適用頻寬。此外，由於混頻單元所產生之差頻訊號的使用，讓本發明也藉由結合低頻的迴路控制與回授注入，降低了除頻器的操作頻率，使除頻器較容易克服高頻電路設計的障礙。因而降低了頻率合成器的電路架構複雜度，達到低功耗、低成本且具有快速鎖定時間的目的。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧頻率合成器
110‧‧‧鎖相迴路單元
120‧‧‧壓控振盪單元
130‧‧‧混頻單元
Sref‧‧‧參考訊號
Sosc1‧‧‧第一振盪訊號
Sosc2‧‧‧第二振盪訊號
Sinj‧‧‧回授注入訊號
Sout‧‧‧輸出訊號

Claims (9)

  1. 一種頻率合成器，包括：一鎖相迴路單元，接收一參考訊號與一回授注入訊號，並依據該參考訊號與該回授注入訊號產生一第一振盪訊號；一壓控振盪單元，接收該回授注入訊號，並依據該回授注入訊號產生一第二振盪訊號；以及一混頻單元，耦接該鎖相迴路單元與該壓控振盪單元，接收該第一振盪訊號與該第二振盪訊號，對該第一振盪訊號與該第二振盪訊號進行混頻，以產生該回授注入訊號以及一輸出訊號。
  2. 如申請專利範圍第1項所述的頻率合成器，其中該回授注入訊號為該混頻單元依據該第一振盪訊號與該第二振盪訊號所產生的差頻訊號。
  3. 如申請專利範圍第1項所述的頻率合成器，其中該鎖相迴路單元包括：一除頻器，耦接該混頻單元，接收該回授注入訊號，並對該回授注入訊號進行除頻以產生一除頻回授訊號；一相位頻率偵測器，耦接該除頻器，接收該參考訊號與該除頻回授訊號，依據該參考頻率訊號與該除頻回授訊號產生一相位差訊號；一電荷幫浦，耦接該相位頻率偵測器，接收該相位差訊號，依據該相位差訊號產生一充電訊號；一迴路濾波器，耦接該電荷幫浦，接收該充電訊號，並依據 該充電訊號產生一控制訊號；以及一第一電壓控制振盪器，耦接該迴路濾波器，接收該控制訊號，並依據該控制訊號產生該第一振盪訊號。
  4. 如申請專利範圍第3項所述的頻率合成器，其中該除頻器為一整數除頻器。
  5. 如申請專利範圍第1項所述的頻率合成器，其中該壓控振盪單元包括：一倍頻器，耦接該混頻單元，接收該回授注入訊號，並對該回授注入訊號進行倍頻以產生一倍頻回授訊號；以及一第二電壓控制振盪器，耦接該倍頻器，接收該倍頻回授訊號，並依據該倍頻回授訊號產生該第二振盪訊號。
  6. 如申請專利範圍第5項所述的頻率合成器，其中該倍頻器為一整數倍頻器。
  7. 如申請專利範圍第1項所述的頻率合成器，其中該混頻單元包括：一混頻器，耦接該鎖相迴路單元與該壓控振盪單元，接收該第一振盪訊號與該第二振盪訊號，並且對該第一振盪訊號與該第二振盪訊號進行混頻以產生一混頻訊號與該輸出訊號；以及一混頻濾波器，耦接該混頻器，接收該混頻訊號，並依據該混頻訊號產生該回授注入訊號。
  8. 如申請專利範圍第7項所述的頻率合成器，其中該頻率合成器更包括： 一輸出濾波器，耦接該混頻器，接收該輸出訊號，對該輸出訊號進行低通濾波或高通濾波。
  9. 一種頻率合成器的頻率合成方法，包括：提供一鎖相迴路單元，使該鎖相迴路單元依據一參考訊號與一回授注入訊號產生一第一振盪訊號；提供一壓控振盪單元，使該壓控振盪單元依據該回授注入訊號產生一第二振盪訊號；以及提供一混頻單元，使該混頻單元將該第一振盪訊號與該第二振盪訊號進行混頻，以產生一輸出訊號與該回授注入訊號。
TW102105188A 2013-02-08 2013-02-08 頻率合成器及其頻率合成方法 TWI501559B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102105188A TWI501559B (zh) 2013-02-08 2013-02-08 頻率合成器及其頻率合成方法
US13/900,555 US8736326B1 (en) 2013-02-08 2013-05-23 Frequency synthesizer and frequency synthesis method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102105188A TWI501559B (zh) 2013-02-08 2013-02-08 頻率合成器及其頻率合成方法

Publications (2)

Publication Number Publication Date
TW201433095A TW201433095A (zh) 2014-08-16
TWI501559B true TWI501559B (zh) 2015-09-21

Family

ID=50736465

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102105188A TWI501559B (zh) 2013-02-08 2013-02-08 頻率合成器及其頻率合成方法

Country Status (2)

Country Link
US (1) US8736326B1 (zh)
TW (1) TWI501559B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6210192B2 (ja) * 2013-03-27 2017-10-11 セイコーエプソン株式会社 原子発振器、原子発振器の製造方法
US9548779B2 (en) * 2014-04-03 2017-01-17 Rafael Microelectronics, Inc. Multi-user satellite receiving system and method thereof
WO2018175194A2 (en) 2017-03-20 2018-09-27 Blue Danube Systems, Inc. Precision high frequency phase adders
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof
CN109450467B (zh) * 2018-12-28 2024-04-05 陕西烽火电子股份有限公司 基于iq调制器内插锁相环合成射频信号的装置及方法
TWI723824B (zh) * 2020-03-30 2021-04-01 國立高雄科技大學 無線鎖頻迴路之生理感測雷達
TWI741875B (zh) * 2020-11-12 2021-10-01 國立中山大學 頻率位移式自我注入鎖定雷達

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579184A (en) * 1993-06-17 1996-11-26 Nec Corporation Playback clock signal generating circuit which uses a first and second phase lock loop
US7084709B1 (en) * 2004-11-19 2006-08-01 Colin Wai Mun Leong Hybrid analog/digital phase lock loop frequency synthesizer
WO2006083396A2 (en) * 2005-01-31 2006-08-10 Rf Micro Devices, Inc. Fractional-n offset phase locked loop
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2110860C (en) 1992-06-08 1998-09-22 Jun Jokura Local oscillation frequency synthesizer
US5343168A (en) 1993-07-09 1994-08-30 Northrop Grumman Corporation Harmonic frequency synthesizer with adjustable frequency offset
US5717730A (en) 1995-12-22 1998-02-10 Microtune, Inc. Multiple monolithic phase locked loops
GB0121713D0 (en) * 2001-09-07 2001-10-31 Nokia Corp Accumulator based phase locked loop
US7928807B2 (en) 2005-09-16 2011-04-19 Qualcomm Incorporated Frequency synthesizer architecture for multi-band ultra-wideband system
US7321268B2 (en) 2005-11-04 2008-01-22 Via Technologies Ultra wideband and fast hopping frequency synthesizer for MB-OFDM wireless application
KR100727898B1 (ko) 2006-01-06 2007-06-14 삼성전자주식회사 Ｒｆ 송수신기에서 주입-록킹된 직각 ｖｃｏ를 가지는주파수 합성 장치 및 방법
US7792497B2 (en) 2007-03-22 2010-09-07 Mediatek Inc. Method and apparatus for frequency synthesizing
US7616063B1 (en) 2007-03-29 2009-11-10 Scientific Components Corporation Frequency synthesizer using a phase-locked loop and single side band mixer
US20090028217A1 (en) 2007-07-25 2009-01-29 Industrial Technology Research Institute Ultra-wideband (UWB) frequency synthesizer system and method
US8179167B2 (en) 2009-03-10 2012-05-15 Wilinx Corporation Wide bandwidth fast hopping frequency synthesizer circuits and methods
JP5174055B2 (ja) 2010-02-02 2013-04-03 株式会社半導体理工学研究センター 広帯域発振回路
JP2011244279A (ja) 2010-05-19 2011-12-01 Advantest Corp Ｐｌｌ周波数シンセサイザ
US8704603B2 (en) 2011-04-13 2014-04-22 Qualcomm Incorporated Low power wideband LO using tuned injection locked oscillator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5579184A (en) * 1993-06-17 1996-11-26 Nec Corporation Playback clock signal generating circuit which uses a first and second phase lock loop
US7162002B2 (en) * 2002-03-01 2007-01-09 Broadcom Corporation Phase-interpolator based PLL frequency synthesizer
US7084709B1 (en) * 2004-11-19 2006-08-01 Colin Wai Mun Leong Hybrid analog/digital phase lock loop frequency synthesizer
WO2006083396A2 (en) * 2005-01-31 2006-08-10 Rf Micro Devices, Inc. Fractional-n offset phase locked loop

Also Published As

Publication number Publication date
TW201433095A (zh) 2014-08-16
US8736326B1 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
TWI528725B (zh) 寬頻頻率合成器及其頻率合成方法
TWI501559B (zh) 頻率合成器及其頻率合成方法
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
CN103490777B (zh) 低杂散频率合成器
US9331878B2 (en) Frequency shift keying transmitter
US8493105B2 (en) Injection-locked frequency divider
CN106533439B (zh) 一种低相位噪声频率合成器
Choi et al. A spur suppression technique using an edge-interpolator for a charge-pump PLL
Plouchart et al. A 73.9–83.5 GHz synthesizer with− 111dBc/Hz phase noise at 10MHz offset in a 130nm SiGe BiCMOS technology
CN108055035A (zh) 一种光电振荡器的宽带频率扩展装置
CN117081583B (zh) 一种提高相位噪声的频率源
Van De Beek et al. A fast-hopping single-PLL 3-band MB-OFDM UWB synthesizer
TWI505647B (zh) 頻率合成器及其頻率合成方法
US20070103247A1 (en) Pll transient response control system and communication system
Zahir et al. A 0.9–5.4 GHz wideband fast settling frequency synthesizer for 5G based consumer services
CN115940938A (zh) 一种低相位噪声快速宽带扫频频率源
CN106921390B (zh) 频率合成器及频率合成方法
US20130243113A1 (en) Generating and routing a sub-harmonic of a local oscillator signal
Li et al. A CMOS 21-48GHz fractional-N synthesizer employing ultra-wideband injection-locked frequency multipliers
Geng et al. The Design of a 28GHz Mixer-Embedded Frequency Shifting PLL in 65nm CMOS with Low In-Band Phase Noise
JP6753132B2 (ja) 信号源
TWI491211B (zh) 本地振盪源產生器與相關通訊系統及本地振盪源產生方法
Lee et al. A 58-%-Lock-Range Divide-by-9 Injection-Locked Frequency Divider Using Harmonic-Control Technique
Levinger et al. A low phase noise Ku-band sub-integer frequency synthesizer for E-band transceivers
TWI504155B (zh) ６０ＧＨｚ及２４ＧＨｚ雙頻訊號源產生器系統及方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees