JP3923150B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザ Download PDFInfo
- Publication number
- JP3923150B2 JP3923150B2 JP29948297A JP29948297A JP3923150B2 JP 3923150 B2 JP3923150 B2 JP 3923150B2 JP 29948297 A JP29948297 A JP 29948297A JP 29948297 A JP29948297 A JP 29948297A JP 3923150 B2 JP3923150 B2 JP 3923150B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- current
- outputs
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Description
【０００１】
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、カウンター分周値を周期的に変化させる場合のリップル成分を補償する技術に関する。
【０００２】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式であり、電話機が待ち受け状態から通話状態に移行する際に、使用周波数を空きチャネルに移行させるために、ロックアップ動作が高速な周波数シンセサイザが必要となる。
【０００３】
図６の符号１０１は、分数分周方式のＰＬＬ回路技術を用いた従来技術の周波数シンセサイザの一例であり、セルラー電話機の送受信回路を構成する半導体装置内に設けられている。
【０００４】
この周波数シンセサイザ１０１には、発振器１３１、分周器１３２、基準クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６が設けられており、発振器１３１は、分周器１３２と、周波数シンセサイザ１０１が設けられた半導体装置内の他の回路とに外部信号ＯＵＴを出力するように構成されている。
【０００５】
分周器１３２は、入力された外部出力信号ＯＵＴを分周し、比較信号を発生させており、位相比較器１３４には、分周器１３２からの比較信号と、基準クロック発生器１３３が出力する基準クロック信号とが入力され、その信号の位相を比較し、比較結果を制御信号として、チャージポンプ回路１３５とローパスフィルタ１３６とを介して発振器１３１に出力している。
【０００６】
発振器１３１は、入力された制御信号により、比較信号と基準クロック信号の位相が一致するように、外部出力信号ＯＵＴの周波数を変化させる。その結果、外部信号ＯＵＴの周波数は、基準クロック信号の周波数を分周器１３２の分周値倍した値となる。
【０００７】
ところで、セルラー電話では、８００ＭＨｚや１ＧＨｚ等の高周波を基準とし、チャネル間隔が２５ｋＨｚや１２．５ｋＨｚ等であり、例えば周波数８００．０２５ＭＨｚ、８００．０５０ＭＨｚ等の狭いチャネル間隔の外部出力信号ＯＵＴを作る必要がある。
【０００８】
他方、応答速度を早くするために、基準クロック信号は高周波にする必要があるため、分周器１３２の分周値を周期的に変化させ、小数点以下の値を有する平均分周値を発生させ、高周波の基準クロック信号を平均分周値倍することで、所望周波数の外部出力信号ＯＵＴを得ている。
【０００９】
例えば、周波数２００ｋＨｚの基準クロック信号を用いる場合、その７周期(３５μｓｅｃ)の期間の分周値を４０００とし、また、１周期(５μｓｅｃ)の期間の分周値を４００１とすると、８周期を平均した平均分周値は、４０００．１２５(＝４０００＋１／８)になり、外部出力信号ＯＵＴの周波数は、
２００ｋＨｚ×(４０００＋１／８)＝８００．０２５ＭＨｚ
のように８００．０２５ＭＨｚになる。
【００１０】
８周期中、２周期の分周値を４００１とすれば、平均分周値は４０００．２５となるので、外部出力信号ＯＵＴの周波数は８００．０５０ＭＨｚとなる。このように、分周値を周期的に変化させることで、比較的高周波の基準クロック信号から所望周波数の外部出力信号ＯＵＴを得ることができる。
【００１１】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号ＯＵＴが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とは一致しない。そのため、位相比較器１３４からは、チャージポンプ回路を介して、比較信号と基準クロック信号との位相差を示す制御信号がリップル電流となって出力されてしまう。
【００１２】
図７の符号ａは、分周器１３２が出力する比較信号の波形であり、外部出力信号ＯＵＴを分周値Ｎと分周値Ｎ＋１とで分周した場合である。符号ｂは基準クロック信号であり、比較信号ａの位相と一致しない結果、チャージポンプ回路１３５から出力された制御信号には、リップル電流ｃが重畳されている。
【００１３】
このようなリップル電流ｃは、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１４】
そこで従来技術でも対策が採られており、図８の周波数シンセサイザ１０２のように、チャージポンプ回路で構成された補償回路１４０を設け、図７の符号ｄで示すような、リップル電流ｃとは逆極性の補償電流を発生させており、補償電流ｄによってリップル電流ｃをキャンセルし、外部出力信号ＯＵＴの位相がロックされた状態では、発振器１３１には、外部出力信号ＯＵＴの周波数を変化させるような信号が入力されないようにしていた。
【００１５】
このような補償電流ｄによってリップル電流ｃをキャンセルするためには、補償電流ｄが供給する電荷によって、リップル電流ｃが供給する電荷を正確に打ち消す必要がある。
【００１６】
しかし、チャージポンプで構成した補償回路１４０では応答性が悪いため、補償電流ｄがリップル電流ｃに遅れて出力されたり、また、補償電流ｄの出力時間がリップル電流ｃの出力時間よりも長くなってしまうという問題がある。例えば、リップル電流ｃが出力される時間幅は数百ピコ秒と短いのに対し、補償電流ｄの時間幅は数百ナノ秒程度となり、そのため、リップル電流ｃが数ｍＡの電流値である場合、それとは逆極性で同じ電荷量にしようとすると、補償電流ｄの電流値は数μＡと微少になってしまい、正確にキャンセルすることができない。このように、従来技術の補償回路１４０では、リップル電流ｃの影響を除去することが困難である。
【００１７】
図９は、上記周波数シンセサイザ１０２の出力信号ＯＵＴの周波数成分と出力強度の関係を示したグラフである。縦軸は強度、横軸は周波数であり、基準クロック信号の周波数は２４０ｋＨｚ、平均分周値は４０００＋１／８の場合である。基準クロック信号を平均分周値倍した周波数(９６０．０３０ＭＨｚ)を中心とし、一定の周波数間隔でスプリアスが観察される。このようなスプリアスが送受信特性を悪化させる原因であり、観察されないことが望ましい。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、出力信号にスプリアス成分が含まれず、特性のよい周波数シンセサイザを提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、制御信号に応じた周波数の発振信号を出力する発振器と、周期的に変化する分周値に基づいて前記発振信号を分周して比較信号を出力する分周器と、前記比較信号の位相と基準クロック信号の位相とを比較して誤差信号を出力する位相比較回路と、前記誤差信号に応じて前記発振器の発振周波数を制御するための電流信号を出力するチャージポンプ回路と、前記電流信号を入力して前記制御信号を出力するローパスフィルタと、前記電流信号の伝達経路に接続され、前記分周器の周期的に変化する分周値に起因して発生する前記電流信号のリップル電流を補償するための補償電流を出力する補償回路と、前記分周器の分周値と前記補償回路とを制御する制御回路と、を有し、前記補償回路が、一端が前記伝達経路に接続された複数のコンデンサと、複数のスイッチを介して前記複数のコンデンサの他端にそれぞれ接続された第１及び第２の電圧源とを有し、前記複数のスイッチが前記制御回路により制御されることにより前記補償電流が生成される周波数シンセサイザである。
【００２０】
請求項２記載の発明のように、請求項１に記載の周波数シンセサイザであって、前記コンデンサがそれぞれ第１及び第２のスイッチを介して前記第１及び第２の電圧源に接続されており、前記第１及び第２のスイッチにより前記コンデンサと前記第１及び第２の電圧源との接続が切り換えられることにより前記補償電流が生成される周波数シンセサイザである。
【００２１】
請求項３記載の発明のように、制御信号に応じた周波数の発振信号を出力する発振器と、周期的に変化する分周値に基づいて前記発振信号を分周して比較信号を出力する分周器と、前記比較信号の位相と基準クロック信号の位相とを比較して誤差信号を出力する位相比較回路と、前記誤差信号に応じて前記発振器の発振周波数を制御するための電流信号を出力するチャージポンプ回路と、前記電流信号を入力して前記制御信号を出力するローパスフィルタと、前記ローパスフィルタに接続され、前記分周器の周期的に変化する分周値に起因して発生する前記電流信号のリップル電流を補償するための補償電流を出力する補償回路と、前記分周器の分周値と前記補償回路とを制御する制御回路と、を有し、前記補償回路が、前記制御回路から供給されるディジタルデータに応じて前記補償電流を生成するためのアナログ信号を出力するディジタル・アナログ・コンバータを有する周波数シンセサイザである。
【００２２】
請求項４記載の発明のように、請求項３に記載の周波数シンセサイザであって、前記補償電流が抵抗を介して供給される周波数シンセサイザである。
【００２３】
上述した構成の本発明の周波数シンセサイザでは、発振器と分周器と位相比較器とを有しており、分周器は分周値を周期的に変化させ、発振器が出力する外部出力信号を分周して比較信号を発生させている。位相比較器は、比較信号の位相と基準クロック信号の位相とを比較し、外部出力信号が、基準クロック信号の周波数を平均分周値倍した値になるように発振器を制御している。このような構成によると平均分周値を変えることで、所望周波数の外部出力信号を得ることができる。
【００２４】
そして、この周波数シンセサイザには、コンデンサと電圧制御回路とが設けられており、コンデンサの一端は、発振器を制御する信号の伝達経路に接続され、他端は電圧制御回路に接続されている。
【００２５】
従って、電圧制御回路によってコンデンサに印加する電圧を変化させると、変化した瞬間に、前記伝達経路にパルス状の補償電流を重畳させることができる。その補償電流はコンデンサの充放電によって生じるので、チャージポンプ回路によって構成された補償回路と同じ位高速に動作することができる。
【００２６】
リップル電流の電荷量は、最小電荷量を単位とし、その整数倍になるので、コンデンサを複数設け、電圧制御回路によって各コンデンサの他端に少なくとも２種類以上の値の電圧を印加できるようにし、１個のコンデンサの電圧を切り替えると最小電荷量補償電流を発生できるようにしておくと、所定個数のコンデンサへの印加電圧を切り替えることで、最小電荷量の整数倍の電荷量のリップル電流を正確にキャンセルすることができる。
【００２７】
コンデンサの電圧を切り替える場合、電圧制御回路内に異なる電圧を出力する２個以上の電源と複数のスイッチ回路とを設け、各コンデンサを、スイッチ回路を介して２個以上の電源にそれぞれ接続しておくと、スイッチ回路を動作させるだけで、各コンデンサへの印加電圧を切り替えることができるので、簡単な回路で正確な電荷量の補償電流を発生させることができる。
【００２８】
他方、電圧制御回路をディジタル・アナログコンバータで構成し、コンデンサに所望電圧を印加できるようにしておくと、ディジタル・アナログコンバータの出力電圧の変化量を変えることで、所望電荷量の補償電流を発生させることができる。この場合、コンデンサの数は最小１個で済む。
【００２９】
【発明の実施の形態】
図１を参照し、符号２は本発明の周波数シンセサイザの一例であり、半導体デバイス内に設けられている。
【００３０】
該周波数シンセサイザ２は、発振器３１、分周器３２、基準クロック信号発生器３３、位相比較器３４、チャージポンプ回路３５、ローパスフィルター３６、制御回路３８、補償回路１０を有しており、発振器３１が出力する外部出力信号ＯＵＴは、半導体装置内の他の回路に供給されると共に、分周器３２にも出力されている。
【００３１】
分周器３２は制御回路３８によって制御され、分周値を周期的に変化させるように構成されており、入力された外部出力信号ＯＵＴをその分周値によって分周し、低周波化された比較信号を発生させている。
【００３２】
基準クロック信号発生器３３は、所定周波数の基準クロック信号を発生させており、基準クロック信号と、比較信号とは位相比較器３４に入力されている。
位相比較器３４は、両方の信号の位相を比較し、その比較結果を制御信号として、チャージポンプ回路３５に出力する。
【００３３】
チャージポンプ回路３５は、位相比較器３４から入力された制御信号を、電流（電荷）変換し、ローパスフィルタ３６を介して発振器３１に出力しており、発振器３１は、入力された制御信号に従って外部出力信号ＯＵＴの周波数を変化させる。その結果、外部出力信号ＯＵＴの周波数は、基準クロック信号が平均分周値倍された値になったところでロックされる。
【００３４】
分周器３２の分周値が、例えば基準クロック信号の７周期の期間はＮ、１周期の期間はＮ＋１である場合、平均分周値はＮ＋１／８となる。基準クロック信号が２００ｋＨｚであり、上記Ｎが５０００である場合、外部出力信号ＯＵＴは周波数１００００２５ｋＨｚとなる。
【００３５】
外部出力信号ＯＵＴの周波数がロックされた後も、位相比較器３４から出力される制御信号にはリップル成分が含まれているが、このチャージポンプ回路３５の出力段は、図２に示すように、スイッチ４４と二個の定電流回路４１、４２で構成されており、位相比較器３４から入力される制御信号によってスイッチ４４が制御され、定電流回路４１、４２の出力電流に位相差をかけ算した電荷(位相差×一定電流)を供給するか、又は引き抜くことで制御信号を電荷に変換しているため、発振器３１に入力される制御信号には、電荷（電流）のリップルが含まれることになる。また、ローパスフィルタ３６は、図２に示すように、２つのコンデンサと１つの抵抗とから構成されており、コンデンサ３６1の容量はコンデンサ３６2の容量よりも小さい。
【００３６】
定電流回路４１、４２の出力電流を１ｍＡとすると、基準クロック信号の周波数が２００ｋＨｚ、平均分周値がＮ＋１／８の場合、発生するリップル電荷は、下記Ｑr、
Ｑr＝(1/8)×(1/1000025kHz)×1mA＝1.25×10-14(Coulomb)
の最小±０．５倍(±０．５Ｑr)、最大±３．５倍(±３．５Ｑr)で±１．０Ｑr刻みの電荷量となる。その発生周期は基準クロック信号の周波数と同じであり、＋３．５Ｑr→＋２．５Ｑr→＋１．５Ｑr→＋０．５Ｑr→−０．５Ｑr→−１．５Ｑr→−２．５Ｑr→−３．５Ｑrの順序で繰り返し発生する。
【００３７】
本発明の周波数シンセサイザ２では、補償回路１０がチャージポンプ回路３５の出力端子側に接続され、制御回路３８によって補償回路１０内のコンデンサが充放電することで、リップル電流とは逆極性で電荷量の等しい補償電流を発生するように構成されている。
【００３８】
その補償回路１０を説明すると、該補償回路１０は、複数のコンデンサ１１(ここでは３個のコンデンサ１１1〜１１3を示す)と電圧制御回路１２とを有している。
電圧制御回路１２内には、コンデンサと同数のスイッチ回路１３(ここでは３個のスイッチ回路１３1〜１３3を示す。)と、異なる電圧を出力する二個の電源１４、１５とが設けられており、各コンデンサ１１の一端は、チャージポンプ回路３５の出力端子に接続され、他端はスイッチ回路１３を介して電源１４、１５のいずれか一方に接続されるように構成されている。
【００３９】
スイッチ回路１３により、各コンデンサ１１を予め二個の電源１４、１５の一方に接続しておき、各スイッチ回路１３のうちの所望のものの接続状態を切り替え、二個の電源１４、１５のうちの他方のものに接続し直す。
【００４０】
このとき、電源１４、１５の接続が切り替わったコンデンサ１１は、端子電圧が急変するので、その際の充放電によってパルス状の補償電流（電荷）が発生し、チャージポンプ回路３５が出力する制御信号に重畳される。
【００４１】
上記各コンデンサ１１の容量をＣ0、一方の電源１４の電圧を高電圧Ｅ1、他方の電源１５の電圧を低電圧Ｅ2とし(ここではＥ1＞Ｅ2とする)、また、その間の電位差をＶd(＝Ｅ1−Ｅ2＞０)とすると、コンデンサ１１の接続を電源１５(低電圧Ｅ2)から電源１４(高電圧Ｅ1)に切り替えた場合、コンデンサ一個当たり＋Ｃ0×Ｖdの電荷を発生させることができる。
【００４２】
逆に、電源１４(高電圧Ｅ1)から電源１５(低電圧Ｅ2)に切り替えた場合の補償電荷は、コンデンサ１１の一個当たり、−Ｃ0×Ｖdである。
【００４３】
上記のように、リップル電荷が０．５Ｑr(Ｑｒ＝1.25×10-14(Coulomb)）の電荷量を単位とし、その整数倍で発生する場合、電源１４、１５の電圧Ｅ1、Ｅ2を調節し、電位差Ｖdが、各コンデンサ１１の容量Ｃ0に対し、
Ｃ0×Ｖd＝Ｑr／２
となるようにしておく。容量Ｃ0が１ｐＦであれば、電位差Ｖdは１２５ｍＶである。
【００４４】
そして、上記のように、リップル電荷が＋３．５Ｑr→＋２．５Ｑr→＋１．５Ｑr→＋０．５Ｑr→−０．５Ｑr→−１．５Ｑr→−２．５Ｑr→−３．５Ｑrの順序で発生する場合、コンデンサ１１を１６個用意し、先ず、全てのコンデンサ１１を電源１５に接続しておく。＋３．５Ｑr、＋２．５Ｑr、＋１．５Ｑr、＋０．５Ｑrのリップル電荷の発生に対し、同期して、７個、５個、３個、１個のコンデンサ１１の接続を電源１４に切り替え、負電荷の補償電荷を発生させ、正電荷のリップル電荷をキャンセルする。
【００４５】
次に、−０．５Ｑr、−１．５Ｑr、−２．５Ｑr、−３．５Ｑrのリップル電荷の発生に対し、１個、３個、５個、７個のコンデンサ１１の接続を電源１４から電源１５に切り替え、正電荷の補償電荷を発生させ、負電荷のリップル電荷をキャンセルする。
【００４６】
このように、本発明の周波数シンセサイザ２では、補償電流の電荷量の制御が容易且つ正確であり、補償電流の発生がコンデンサの電圧変化によるので、追随性が良く、補償電流の波形がリップル電流の波形に近くなるため、スプリアスが含まれない出力信号ＯＵＴを得ることができる。
補償電流をリップル電流に同期して発生させるためには、制御回路３８によってスイッチ１３を切り替えればよい。
【００４７】
なお、電源１５(低電圧Ｅ2)から電源１４(高電圧Ｅ1)に切り換える場合のコンデンサ１１の個数を正、電源１４(高電圧Ｅ1)から電源１５(低電圧Ｅ2)に切り替える場合のコンデンサ１１の数を負とすると、上記＋３．５Ｑr〜−３．５Ｑrのリップル電荷に対し、コンデンサ１１の切り替え個数は−７、−５、−３、−１、＋１、＋３、＋５、＋７個と表せる。
【００４８】
以上は平均分周値が５０００＋１／８の場合について説明したが、他の条件は同じで、平均分周値が５０００＋２／８〜５０００＋７／８の場合についてのコンデンサの切り替え個数を下記表に示す。
【００４９】
【表１】
【００５０】
上記表から分かるように、(Ｘ／８)分周について、補償回路１０により、リップル電流と同じ電荷量で逆極性の電荷の補償電流を発生させることができる。(Ｘ／Ｍ)分周についても同様に、補償回路１０によって、リップル電流と同じ電荷量で逆極性の電荷の補償電流を発生させることができる。
【００５１】
次に、本発明の他の実施形態を説明する。図３の符号３は、本発明の一例の周波数シンセサイザであり、上記周波数シンセサイザ２の補償回路１０を、異なる補償回路２０に変更した。この周波数シンセサイザ３の他の構成は、上記周波数シンセサイザ２と同じ構成なので、全体の動作の説明は省略する。
【００５２】
図３の補償回路２０は、ローパスフィルタ３６と共に機能するものであり、ローパスフィルタ３６に対して、ＤＡコンバータ２４と２個の抵抗２２、２３とを追加しており、ローパスフィルタ３６のコンデンサ３６1の一端はチャージポンプ回路３５の出力端子に接続され、他端は抵抗２２を介してＤＡコンバータ２４の出力端子に接続されている。
【００５３】
ＤＡコンバータ２４は、制御回路３８によって制御されており、制御回路３８から入力されたディジタル信号をアナログ信号である電圧に変換し、抵抗２２を介してコンデンサ３６1に印加するように構成されている。
コンデンサ３６1と抵抗２２の接続点には一端が接地された抵抗２３の他端が接続されている。
【００５４】
このように構成された補償回路２０では、ＤＡコンバータ２４の電圧を階段状に変化させた場合、電圧が変化した瞬間にコンデンサ３６1からパルス状の補償電流が出力され、チャージポンプ回路３５が出力する制御信号に重畳される。
【００５５】
コンデンサ３６1の容量をＣ1、抵抗２２、２３の抵抗値をＲ22、Ｒ23とすると、ＤＡコンバータ２４の出力電圧がＶeだけ変化した場合、コンデンサ３６1からは、Ｃ1・(Ｒ23／(Ｒ22＋Ｒ23))・Ｖeの電荷量の補償電流が出力される。
【００５６】
リップル電流の最小電荷量が０．５Ｑrである場合、その最小電荷量０．５Ｑrのリップル電流を補償する補償電流を発生させるためには、
Ｃ1・(Ｒ23／(Ｒ22＋Ｒ23))・Ｖe＝Ｑr／２
となるように、Ｃ1、Ｒ22、Ｒ23、Ｖeを設定すればよい。Ｃ1が１０００ｐＦ、Ｒ22が９９．９ｋΩ、Ｒ23が１００Ωであって、Ｑrが前述の１．２５×１０-14Coulombである場合、Ｖeは６．２５ｍＶになる。
【００５７】
平均分周値が５０００＋１／８の場合、リップル電流は、＋３．５Ｑr→＋２．５Ｑr→＋１．５Ｑr→＋０．５Ｑr→−０．５Ｑr→−１．５Ｑr→−２．５Ｑr→−３．５Ｑrの順に変化するから、ＤＡコンバータ２４の出力電圧は、リップル電流が出力される瞬間に、図４に示すように、−７Ｖe、−５Ｖe、−３Ｖe、−１Ｖe、＋１Ｖe、＋３Ｖe、＋５Ｖe、＋７Ｖeだけ変化すればよい。
【００５８】
なお、この補償回路２０では、抵抗２２、２３を用いず、ＤＡコンバータ２４の出力を、コンデンサ３６1によって、チャージポンプ回路３５の出力段に直結してもよい。
【００５９】
以上説明したように、本発明の補償回路１０、２０を用いた場合、図５の符号Ｃで示すリップル電流に対し、ピーク電流値は異なるが、電荷量が同じで逆極性の補償電流Ｄを発生させ、チャージポンプ回路３５が出力する制御信号に重畳させることができる。
【００６０】
【発明の効果】
リップル電流を補償し、スプリアス成分のない出力を得ることができる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザの一例を示すブロック図
【図２】その周波数シンセサイザの補償回路を説明するための図
【図３】本発明の周波数シンセサイザの他の例を説明するための部分ブロック図
【図４】その周波数シンセサイザの補償回路の動作を説明するためのグラフ
【図５】本発明の周波数シンセサイザでのリップル電流と補償電流を説明するためのタイミングチャート
【図６】従来技術の周波数シンセサイザを示すブロック図
【図７】その周波数シンセサイザの位相比較器の動作を説明するためのタイミングチャート
【図８】補償回路を有する従来技術の周波数シンセサイザのブロック図
【図９】周波数シンセサイザの周波数成分と出力強度の関係を示すグラフ
【符号の説明】
２、３……周波数シンセサイザ １１、２１……コンデンサ １２……電圧制御回路 １３……スイッチ回路 １４、１５……電源 ２４……ディジタル・アナログコンバータ(ＤＡコンバータ) ３１……発振器 ３２……分周器 ３４……位相比較器
【発明の属する技術分野】
本発明は周波数シンセサイザの技術分野にかかり、特に、カウンター分周値を周期的に変化させる場合のリップル成分を補償する技術に関する。
【０００２】
【従来の技術】
セルラー電話機は周波数マルチチャネルアクセス方式であり、電話機が待ち受け状態から通話状態に移行する際に、使用周波数を空きチャネルに移行させるために、ロックアップ動作が高速な周波数シンセサイザが必要となる。
【０００３】
図６の符号１０１は、分数分周方式のＰＬＬ回路技術を用いた従来技術の周波数シンセサイザの一例であり、セルラー電話機の送受信回路を構成する半導体装置内に設けられている。
【０００４】
この周波数シンセサイザ１０１には、発振器１３１、分周器１３２、基準クロック信号発生器１３３、位相比較器１３４、チャージポンプ回路１３５、ローパスフィルタ１３６が設けられており、発振器１３１は、分周器１３２と、周波数シンセサイザ１０１が設けられた半導体装置内の他の回路とに外部信号ＯＵＴを出力するように構成されている。
【０００５】
分周器１３２は、入力された外部出力信号ＯＵＴを分周し、比較信号を発生させており、位相比較器１３４には、分周器１３２からの比較信号と、基準クロック発生器１３３が出力する基準クロック信号とが入力され、その信号の位相を比較し、比較結果を制御信号として、チャージポンプ回路１３５とローパスフィルタ１３６とを介して発振器１３１に出力している。
【０００６】
発振器１３１は、入力された制御信号により、比較信号と基準クロック信号の位相が一致するように、外部出力信号ＯＵＴの周波数を変化させる。その結果、外部信号ＯＵＴの周波数は、基準クロック信号の周波数を分周器１３２の分周値倍した値となる。
【０００７】
ところで、セルラー電話では、８００ＭＨｚや１ＧＨｚ等の高周波を基準とし、チャネル間隔が２５ｋＨｚや１２．５ｋＨｚ等であり、例えば周波数８００．０２５ＭＨｚ、８００．０５０ＭＨｚ等の狭いチャネル間隔の外部出力信号ＯＵＴを作る必要がある。
【０００８】
他方、応答速度を早くするために、基準クロック信号は高周波にする必要があるため、分周器１３２の分周値を周期的に変化させ、小数点以下の値を有する平均分周値を発生させ、高周波の基準クロック信号を平均分周値倍することで、所望周波数の外部出力信号ＯＵＴを得ている。
【０００９】
例えば、周波数２００ｋＨｚの基準クロック信号を用いる場合、その７周期(３５μｓｅｃ)の期間の分周値を４０００とし、また、１周期(５μｓｅｃ)の期間の分周値を４００１とすると、８周期を平均した平均分周値は、４０００．１２５(＝４０００＋１／８)になり、外部出力信号ＯＵＴの周波数は、
２００ｋＨｚ×(４０００＋１／８)＝８００．０２５ＭＨｚ
のように８００．０２５ＭＨｚになる。
【００１０】
８周期中、２周期の分周値を４００１とすれば、平均分周値は４０００．２５となるので、外部出力信号ＯＵＴの周波数は８００．０５０ＭＨｚとなる。このように、分周値を周期的に変化させることで、比較的高周波の基準クロック信号から所望周波数の外部出力信号ＯＵＴを得ることができる。
【００１１】
しかし、上記のように分周値を周期的に変化させた場合、外部出力信号ＯＵＴが所望周波数にロックされた後でも、比較信号の位相と基準クロック信号の位相とは一致しない。そのため、位相比較器１３４からは、チャージポンプ回路を介して、比較信号と基準クロック信号との位相差を示す制御信号がリップル電流となって出力されてしまう。
【００１２】
図７の符号ａは、分周器１３２が出力する比較信号の波形であり、外部出力信号ＯＵＴを分周値Ｎと分周値Ｎ＋１とで分周した場合である。符号ｂは基準クロック信号であり、比較信号ａの位相と一致しない結果、チャージポンプ回路１３５から出力された制御信号には、リップル電流ｃが重畳されている。
【００１３】
このようなリップル電流ｃは、セルラー電話機等の通信機の受信特性を悪化させるばかりでなく、送信の際の妨害成分となってしまうので、大変大きな問題となる。
【００１４】
そこで従来技術でも対策が採られており、図８の周波数シンセサイザ１０２のように、チャージポンプ回路で構成された補償回路１４０を設け、図７の符号ｄで示すような、リップル電流ｃとは逆極性の補償電流を発生させており、補償電流ｄによってリップル電流ｃをキャンセルし、外部出力信号ＯＵＴの位相がロックされた状態では、発振器１３１には、外部出力信号ＯＵＴの周波数を変化させるような信号が入力されないようにしていた。
【００１５】
このような補償電流ｄによってリップル電流ｃをキャンセルするためには、補償電流ｄが供給する電荷によって、リップル電流ｃが供給する電荷を正確に打ち消す必要がある。
【００１６】
しかし、チャージポンプで構成した補償回路１４０では応答性が悪いため、補償電流ｄがリップル電流ｃに遅れて出力されたり、また、補償電流ｄの出力時間がリップル電流ｃの出力時間よりも長くなってしまうという問題がある。例えば、リップル電流ｃが出力される時間幅は数百ピコ秒と短いのに対し、補償電流ｄの時間幅は数百ナノ秒程度となり、そのため、リップル電流ｃが数ｍＡの電流値である場合、それとは逆極性で同じ電荷量にしようとすると、補償電流ｄの電流値は数μＡと微少になってしまい、正確にキャンセルすることができない。このように、従来技術の補償回路１４０では、リップル電流ｃの影響を除去することが困難である。
【００１７】
図９は、上記周波数シンセサイザ１０２の出力信号ＯＵＴの周波数成分と出力強度の関係を示したグラフである。縦軸は強度、横軸は周波数であり、基準クロック信号の周波数は２４０ｋＨｚ、平均分周値は４０００＋１／８の場合である。基準クロック信号を平均分周値倍した周波数(９６０．０３０ＭＨｚ)を中心とし、一定の周波数間隔でスプリアスが観察される。このようなスプリアスが送受信特性を悪化させる原因であり、観察されないことが望ましい。
【００１８】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、出力信号にスプリアス成分が含まれず、特性のよい周波数シンセサイザを提供することにある。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、制御信号に応じた周波数の発振信号を出力する発振器と、周期的に変化する分周値に基づいて前記発振信号を分周して比較信号を出力する分周器と、前記比較信号の位相と基準クロック信号の位相とを比較して誤差信号を出力する位相比較回路と、前記誤差信号に応じて前記発振器の発振周波数を制御するための電流信号を出力するチャージポンプ回路と、前記電流信号を入力して前記制御信号を出力するローパスフィルタと、前記電流信号の伝達経路に接続され、前記分周器の周期的に変化する分周値に起因して発生する前記電流信号のリップル電流を補償するための補償電流を出力する補償回路と、前記分周器の分周値と前記補償回路とを制御する制御回路と、を有し、前記補償回路が、一端が前記伝達経路に接続された複数のコンデンサと、複数のスイッチを介して前記複数のコンデンサの他端にそれぞれ接続された第１及び第２の電圧源とを有し、前記複数のスイッチが前記制御回路により制御されることにより前記補償電流が生成される周波数シンセサイザである。
【００２０】
請求項２記載の発明のように、請求項１に記載の周波数シンセサイザであって、前記コンデンサがそれぞれ第１及び第２のスイッチを介して前記第１及び第２の電圧源に接続されており、前記第１及び第２のスイッチにより前記コンデンサと前記第１及び第２の電圧源との接続が切り換えられることにより前記補償電流が生成される周波数シンセサイザである。
【００２１】
請求項３記載の発明のように、制御信号に応じた周波数の発振信号を出力する発振器と、周期的に変化する分周値に基づいて前記発振信号を分周して比較信号を出力する分周器と、前記比較信号の位相と基準クロック信号の位相とを比較して誤差信号を出力する位相比較回路と、前記誤差信号に応じて前記発振器の発振周波数を制御するための電流信号を出力するチャージポンプ回路と、前記電流信号を入力して前記制御信号を出力するローパスフィルタと、前記ローパスフィルタに接続され、前記分周器の周期的に変化する分周値に起因して発生する前記電流信号のリップル電流を補償するための補償電流を出力する補償回路と、前記分周器の分周値と前記補償回路とを制御する制御回路と、を有し、前記補償回路が、前記制御回路から供給されるディジタルデータに応じて前記補償電流を生成するためのアナログ信号を出力するディジタル・アナログ・コンバータを有する周波数シンセサイザである。
【００２２】
請求項４記載の発明のように、請求項３に記載の周波数シンセサイザであって、前記補償電流が抵抗を介して供給される周波数シンセサイザである。
【００２３】
上述した構成の本発明の周波数シンセサイザでは、発振器と分周器と位相比較器とを有しており、分周器は分周値を周期的に変化させ、発振器が出力する外部出力信号を分周して比較信号を発生させている。位相比較器は、比較信号の位相と基準クロック信号の位相とを比較し、外部出力信号が、基準クロック信号の周波数を平均分周値倍した値になるように発振器を制御している。このような構成によると平均分周値を変えることで、所望周波数の外部出力信号を得ることができる。
【００２４】
そして、この周波数シンセサイザには、コンデンサと電圧制御回路とが設けられており、コンデンサの一端は、発振器を制御する信号の伝達経路に接続され、他端は電圧制御回路に接続されている。
【００２５】
従って、電圧制御回路によってコンデンサに印加する電圧を変化させると、変化した瞬間に、前記伝達経路にパルス状の補償電流を重畳させることができる。その補償電流はコンデンサの充放電によって生じるので、チャージポンプ回路によって構成された補償回路と同じ位高速に動作することができる。
【００２６】
リップル電流の電荷量は、最小電荷量を単位とし、その整数倍になるので、コンデンサを複数設け、電圧制御回路によって各コンデンサの他端に少なくとも２種類以上の値の電圧を印加できるようにし、１個のコンデンサの電圧を切り替えると最小電荷量補償電流を発生できるようにしておくと、所定個数のコンデンサへの印加電圧を切り替えることで、最小電荷量の整数倍の電荷量のリップル電流を正確にキャンセルすることができる。
【００２７】
コンデンサの電圧を切り替える場合、電圧制御回路内に異なる電圧を出力する２個以上の電源と複数のスイッチ回路とを設け、各コンデンサを、スイッチ回路を介して２個以上の電源にそれぞれ接続しておくと、スイッチ回路を動作させるだけで、各コンデンサへの印加電圧を切り替えることができるので、簡単な回路で正確な電荷量の補償電流を発生させることができる。
【００２８】
他方、電圧制御回路をディジタル・アナログコンバータで構成し、コンデンサに所望電圧を印加できるようにしておくと、ディジタル・アナログコンバータの出力電圧の変化量を変えることで、所望電荷量の補償電流を発生させることができる。この場合、コンデンサの数は最小１個で済む。
【００２９】
【発明の実施の形態】
図１を参照し、符号２は本発明の周波数シンセサイザの一例であり、半導体デバイス内に設けられている。
【００３０】
該周波数シンセサイザ２は、発振器３１、分周器３２、基準クロック信号発生器３３、位相比較器３４、チャージポンプ回路３５、ローパスフィルター３６、制御回路３８、補償回路１０を有しており、発振器３１が出力する外部出力信号ＯＵＴは、半導体装置内の他の回路に供給されると共に、分周器３２にも出力されている。
【００３１】
分周器３２は制御回路３８によって制御され、分周値を周期的に変化させるように構成されており、入力された外部出力信号ＯＵＴをその分周値によって分周し、低周波化された比較信号を発生させている。
【００３２】
基準クロック信号発生器３３は、所定周波数の基準クロック信号を発生させており、基準クロック信号と、比較信号とは位相比較器３４に入力されている。
位相比較器３４は、両方の信号の位相を比較し、その比較結果を制御信号として、チャージポンプ回路３５に出力する。
【００３３】
チャージポンプ回路３５は、位相比較器３４から入力された制御信号を、電流（電荷）変換し、ローパスフィルタ３６を介して発振器３１に出力しており、発振器３１は、入力された制御信号に従って外部出力信号ＯＵＴの周波数を変化させる。その結果、外部出力信号ＯＵＴの周波数は、基準クロック信号が平均分周値倍された値になったところでロックされる。
【００３４】
分周器３２の分周値が、例えば基準クロック信号の７周期の期間はＮ、１周期の期間はＮ＋１である場合、平均分周値はＮ＋１／８となる。基準クロック信号が２００ｋＨｚであり、上記Ｎが５０００である場合、外部出力信号ＯＵＴは周波数１００００２５ｋＨｚとなる。
【００３５】
外部出力信号ＯＵＴの周波数がロックされた後も、位相比較器３４から出力される制御信号にはリップル成分が含まれているが、このチャージポンプ回路３５の出力段は、図２に示すように、スイッチ４４と二個の定電流回路４１、４２で構成されており、位相比較器３４から入力される制御信号によってスイッチ４４が制御され、定電流回路４１、４２の出力電流に位相差をかけ算した電荷(位相差×一定電流)を供給するか、又は引き抜くことで制御信号を電荷に変換しているため、発振器３１に入力される制御信号には、電荷（電流）のリップルが含まれることになる。また、ローパスフィルタ３６は、図２に示すように、２つのコンデンサと１つの抵抗とから構成されており、コンデンサ３６1の容量はコンデンサ３６2の容量よりも小さい。
【００３６】
定電流回路４１、４２の出力電流を１ｍＡとすると、基準クロック信号の周波数が２００ｋＨｚ、平均分周値がＮ＋１／８の場合、発生するリップル電荷は、下記Ｑr、
Ｑr＝(1/8)×(1/1000025kHz)×1mA＝1.25×10-14(Coulomb)
の最小±０．５倍(±０．５Ｑr)、最大±３．５倍(±３．５Ｑr)で±１．０Ｑr刻みの電荷量となる。その発生周期は基準クロック信号の周波数と同じであり、＋３．５Ｑr→＋２．５Ｑr→＋１．５Ｑr→＋０．５Ｑr→−０．５Ｑr→−１．５Ｑr→−２．５Ｑr→−３．５Ｑrの順序で繰り返し発生する。
【００３７】
本発明の周波数シンセサイザ２では、補償回路１０がチャージポンプ回路３５の出力端子側に接続され、制御回路３８によって補償回路１０内のコンデンサが充放電することで、リップル電流とは逆極性で電荷量の等しい補償電流を発生するように構成されている。
【００３８】
その補償回路１０を説明すると、該補償回路１０は、複数のコンデンサ１１(ここでは３個のコンデンサ１１1〜１１3を示す)と電圧制御回路１２とを有している。
電圧制御回路１２内には、コンデンサと同数のスイッチ回路１３(ここでは３個のスイッチ回路１３1〜１３3を示す。)と、異なる電圧を出力する二個の電源１４、１５とが設けられており、各コンデンサ１１の一端は、チャージポンプ回路３５の出力端子に接続され、他端はスイッチ回路１３を介して電源１４、１５のいずれか一方に接続されるように構成されている。
【００３９】
スイッチ回路１３により、各コンデンサ１１を予め二個の電源１４、１５の一方に接続しておき、各スイッチ回路１３のうちの所望のものの接続状態を切り替え、二個の電源１４、１５のうちの他方のものに接続し直す。
【００４０】
このとき、電源１４、１５の接続が切り替わったコンデンサ１１は、端子電圧が急変するので、その際の充放電によってパルス状の補償電流（電荷）が発生し、チャージポンプ回路３５が出力する制御信号に重畳される。
【００４１】
上記各コンデンサ１１の容量をＣ0、一方の電源１４の電圧を高電圧Ｅ1、他方の電源１５の電圧を低電圧Ｅ2とし(ここではＥ1＞Ｅ2とする)、また、その間の電位差をＶd(＝Ｅ1−Ｅ2＞０)とすると、コンデンサ１１の接続を電源１５(低電圧Ｅ2)から電源１４(高電圧Ｅ1)に切り替えた場合、コンデンサ一個当たり＋Ｃ0×Ｖdの電荷を発生させることができる。
【００４２】
逆に、電源１４(高電圧Ｅ1)から電源１５(低電圧Ｅ2)に切り替えた場合の補償電荷は、コンデンサ１１の一個当たり、−Ｃ0×Ｖdである。
【００４３】
上記のように、リップル電荷が０．５Ｑr(Ｑｒ＝1.25×10-14(Coulomb)）の電荷量を単位とし、その整数倍で発生する場合、電源１４、１５の電圧Ｅ1、Ｅ2を調節し、電位差Ｖdが、各コンデンサ１１の容量Ｃ0に対し、
Ｃ0×Ｖd＝Ｑr／２
となるようにしておく。容量Ｃ0が１ｐＦであれば、電位差Ｖdは１２５ｍＶである。
【００４４】
そして、上記のように、リップル電荷が＋３．５Ｑr→＋２．５Ｑr→＋１．５Ｑr→＋０．５Ｑr→−０．５Ｑr→−１．５Ｑr→−２．５Ｑr→−３．５Ｑrの順序で発生する場合、コンデンサ１１を１６個用意し、先ず、全てのコンデンサ１１を電源１５に接続しておく。＋３．５Ｑr、＋２．５Ｑr、＋１．５Ｑr、＋０．５Ｑrのリップル電荷の発生に対し、同期して、７個、５個、３個、１個のコンデンサ１１の接続を電源１４に切り替え、負電荷の補償電荷を発生させ、正電荷のリップル電荷をキャンセルする。
【００４５】
次に、−０．５Ｑr、−１．５Ｑr、−２．５Ｑr、−３．５Ｑrのリップル電荷の発生に対し、１個、３個、５個、７個のコンデンサ１１の接続を電源１４から電源１５に切り替え、正電荷の補償電荷を発生させ、負電荷のリップル電荷をキャンセルする。
【００４６】
このように、本発明の周波数シンセサイザ２では、補償電流の電荷量の制御が容易且つ正確であり、補償電流の発生がコンデンサの電圧変化によるので、追随性が良く、補償電流の波形がリップル電流の波形に近くなるため、スプリアスが含まれない出力信号ＯＵＴを得ることができる。
補償電流をリップル電流に同期して発生させるためには、制御回路３８によってスイッチ１３を切り替えればよい。
【００４７】
なお、電源１５(低電圧Ｅ2)から電源１４(高電圧Ｅ1)に切り換える場合のコンデンサ１１の個数を正、電源１４(高電圧Ｅ1)から電源１５(低電圧Ｅ2)に切り替える場合のコンデンサ１１の数を負とすると、上記＋３．５Ｑr〜−３．５Ｑrのリップル電荷に対し、コンデンサ１１の切り替え個数は−７、−５、−３、−１、＋１、＋３、＋５、＋７個と表せる。
【００４８】
以上は平均分周値が５０００＋１／８の場合について説明したが、他の条件は同じで、平均分周値が５０００＋２／８〜５０００＋７／８の場合についてのコンデンサの切り替え個数を下記表に示す。
【００４９】
【表１】
上記表から分かるように、(Ｘ／８)分周について、補償回路１０により、リップル電流と同じ電荷量で逆極性の電荷の補償電流を発生させることができる。(Ｘ／Ｍ)分周についても同様に、補償回路１０によって、リップル電流と同じ電荷量で逆極性の電荷の補償電流を発生させることができる。
【００５１】
次に、本発明の他の実施形態を説明する。図３の符号３は、本発明の一例の周波数シンセサイザであり、上記周波数シンセサイザ２の補償回路１０を、異なる補償回路２０に変更した。この周波数シンセサイザ３の他の構成は、上記周波数シンセサイザ２と同じ構成なので、全体の動作の説明は省略する。
【００５２】
図３の補償回路２０は、ローパスフィルタ３６と共に機能するものであり、ローパスフィルタ３６に対して、ＤＡコンバータ２４と２個の抵抗２２、２３とを追加しており、ローパスフィルタ３６のコンデンサ３６1の一端はチャージポンプ回路３５の出力端子に接続され、他端は抵抗２２を介してＤＡコンバータ２４の出力端子に接続されている。
【００５３】
ＤＡコンバータ２４は、制御回路３８によって制御されており、制御回路３８から入力されたディジタル信号をアナログ信号である電圧に変換し、抵抗２２を介してコンデンサ３６1に印加するように構成されている。
コンデンサ３６1と抵抗２２の接続点には一端が接地された抵抗２３の他端が接続されている。
【００５４】
このように構成された補償回路２０では、ＤＡコンバータ２４の電圧を階段状に変化させた場合、電圧が変化した瞬間にコンデンサ３６1からパルス状の補償電流が出力され、チャージポンプ回路３５が出力する制御信号に重畳される。
【００５５】
コンデンサ３６1の容量をＣ1、抵抗２２、２３の抵抗値をＲ22、Ｒ23とすると、ＤＡコンバータ２４の出力電圧がＶeだけ変化した場合、コンデンサ３６1からは、Ｃ1・(Ｒ23／(Ｒ22＋Ｒ23))・Ｖeの電荷量の補償電流が出力される。
【００５６】
リップル電流の最小電荷量が０．５Ｑrである場合、その最小電荷量０．５Ｑrのリップル電流を補償する補償電流を発生させるためには、
Ｃ1・(Ｒ23／(Ｒ22＋Ｒ23))・Ｖe＝Ｑr／２
となるように、Ｃ1、Ｒ22、Ｒ23、Ｖeを設定すればよい。Ｃ1が１０００ｐＦ、Ｒ22が９９．９ｋΩ、Ｒ23が１００Ωであって、Ｑrが前述の１．２５×１０-14Coulombである場合、Ｖeは６．２５ｍＶになる。
【００５７】
平均分周値が５０００＋１／８の場合、リップル電流は、＋３．５Ｑr→＋２．５Ｑr→＋１．５Ｑr→＋０．５Ｑr→−０．５Ｑr→−１．５Ｑr→−２．５Ｑr→−３．５Ｑrの順に変化するから、ＤＡコンバータ２４の出力電圧は、リップル電流が出力される瞬間に、図４に示すように、−７Ｖe、−５Ｖe、−３Ｖe、−１Ｖe、＋１Ｖe、＋３Ｖe、＋５Ｖe、＋７Ｖeだけ変化すればよい。
【００５８】
なお、この補償回路２０では、抵抗２２、２３を用いず、ＤＡコンバータ２４の出力を、コンデンサ３６1によって、チャージポンプ回路３５の出力段に直結してもよい。
【００５９】
以上説明したように、本発明の補償回路１０、２０を用いた場合、図５の符号Ｃで示すリップル電流に対し、ピーク電流値は異なるが、電荷量が同じで逆極性の補償電流Ｄを発生させ、チャージポンプ回路３５が出力する制御信号に重畳させることができる。
【００６０】
【発明の効果】
リップル電流を補償し、スプリアス成分のない出力を得ることができる。
【図面の簡単な説明】
【図１】本発明の周波数シンセサイザの一例を示すブロック図
【図２】その周波数シンセサイザの補償回路を説明するための図
【図３】本発明の周波数シンセサイザの他の例を説明するための部分ブロック図
【図４】その周波数シンセサイザの補償回路の動作を説明するためのグラフ
【図５】本発明の周波数シンセサイザでのリップル電流と補償電流を説明するためのタイミングチャート
【図６】従来技術の周波数シンセサイザを示すブロック図
【図７】その周波数シンセサイザの位相比較器の動作を説明するためのタイミングチャート
【図８】補償回路を有する従来技術の周波数シンセサイザのブロック図
【図９】周波数シンセサイザの周波数成分と出力強度の関係を示すグラフ
【符号の説明】
２、３……周波数シンセサイザ １１、２１……コンデンサ １２……電圧制御回路 １３……スイッチ回路 １４、１５……電源 ２４……ディジタル・アナログコンバータ(ＤＡコンバータ) ３１……発振器 ３２……分周器 ３４……位相比較器
Claims (4)
- 制御信号に応じた周波数の発振信号を出力する発振器と、
周期的に変化する分周値に基づいて前記発振信号を分周して比較信号を出力する分周器と、
前記比較信号の位相と基準クロック信号の位相とを比較して誤差信号を出力する位相比較回路と、
前記誤差信号に応じて前記発振器の発振周波数を制御するための電流信号を出力するチャージポンプ回路と、
前記電流信号を入力して前記制御信号を出力するローパスフィルタと、
前記電流信号の伝達経路に接続され、前記分周器の周期的に変化する分周値に起因して発生する前記電流信号のリップル電流を補償するための補償電流を出力する補償回路と、
前記分周器の分周値と前記補償回路とを制御する制御回路と、
を有し、
前記補償回路が、一端が前記伝達経路に接続された複数のコンデンサと、複数のスイッチを介して前記複数のコンデンサの他端にそれぞれ接続された第１及び第２の電圧源とを有し、
前記複数のスイッチが前記制御回路により制御されることにより前記補償電流が生成される周波数シンセサイザ。 - 前記コンデンサがそれぞれ第１及び第２のスイッチを介して前記第１及び第２の電圧源に接続されており、前記第１及び第２のスイッチにより前記コンデンサと前記第１及び第２の電圧源との接続が切り換えられることにより前記補償電流が生成される請求項１に記載の周波数シンセサイザ。
- 制御信号に応じた周波数の発振信号を出力する発振器と、
周期的に変化する分周値に基づいて前記発振信号を分周して比較信号を出力する分周器と、
前記比較信号の位相と基準クロック信号の位相とを比較して誤差信号を出力する位相比較回路と、
前記誤差信号に応じて前記発振器の発振周波数を制御するための電流信号を出力するチャージポンプ回路と、
前記電流信号を入力して前記制御信号を出力するローパスフィルタと、
前記ローパスフィルタに接続され、前記分周器の周期的に変化する分周値に起因して発生する前記電流信号のリップル電流を補償するための補償電流を出力する補償回路と、
前記分周器の分周値と前記補償回路とを制御する制御回路と、
を有し、
前記補償回路が、前記制御回路から供給されるディジタルデータに応じて前記補償電流を生成するためのアナログ信号を出力するディジタル・アナログ・コンバータを有する周波数シンセサイザ。 - 前記補償電流が抵抗を介して供給される請求項３に記載の周波数シンセサイザ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29948297A JP3923150B2 (ja) | 1997-10-16 | 1997-10-16 | 周波数シンセサイザ |
| US09/170,458 US6169457B1 (en) | 1997-10-16 | 1998-10-13 | Frequency synthesizer with a switched capacitor compensation circuit |
| EP98308488A EP0910171A1 (en) | 1997-10-16 | 1998-10-16 | Frequency synthesizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29948297A JP3923150B2 (ja) | 1997-10-16 | 1997-10-16 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122106A JPH11122106A (ja) | 1999-04-30 |
| JP3923150B2 true JP3923150B2 (ja) | 2007-05-30 |
Family
ID=17873150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29948297A Expired - Fee Related JP3923150B2 (ja) | 1997-10-16 | 1997-10-16 | 周波数シンセサイザ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6169457B1 (ja) |
| EP (1) | EP0910171A1 (ja) |
| JP (1) | JP3923150B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278331B1 (en) | 1999-03-30 | 2001-08-21 | Infineon Technologies Ag | System and method for compensating wafer parameters |
| JP4631120B2 (ja) | 2000-02-02 | 2011-02-16 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ |
| JP4392949B2 (ja) | 2000-04-05 | 2010-01-06 | 日本テキサス・インスツルメンツ株式会社 | 周波数シンセサイザ |
| GB0129717D0 (en) * | 2001-12-12 | 2002-01-30 | Marconi Comm Ltd | A method and an apparatus for signal transmission |
| US6891412B1 (en) * | 2002-12-16 | 2005-05-10 | Analog Devices, Inc. | Low noise filter |
| US7174143B1 (en) * | 2003-01-21 | 2007-02-06 | Analog Devices, Inc. | Receiver circuit with transmission loss compensation |
| US8193845B2 (en) | 2010-07-06 | 2012-06-05 | Microchip Technology Incorporated | Binary-weighted delta-sigma fractional-N frequency synthesizer with digital-to-analog differentiators canceling quantization noise |
| US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
| US9041459B2 (en) | 2013-09-16 | 2015-05-26 | Arctic Sand Technologies, Inc. | Partial adiabatic conversion |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB429217A (en) | 1934-03-21 | 1935-05-27 | Gen Electric Co Ltd | Improvements in or relating to radio receiving sets |
| GB2026268B (en) | 1978-07-22 | 1982-07-28 | Racal Communcations Equipment | Frequency synthesizers |
| JP2855628B2 (ja) * | 1988-05-11 | 1999-02-10 | セイコーエプソン株式会社 | 位相同期回路 |
| GB2238434B (en) * | 1989-11-22 | 1994-03-16 | Stc Plc | Frequency synthesiser |
| US5166642A (en) | 1992-02-18 | 1992-11-24 | Motorola, Inc. | Multiple accumulator fractional N synthesis with series recombination |
| FR2689342A1 (fr) * | 1992-03-31 | 1993-10-01 | Sgs Thomson Microelectronics | Boucle à verrouillage de fréquence. |
| US5495206A (en) | 1993-10-29 | 1996-02-27 | Motorola, Inc. | Fractional N frequency synthesis with residual error correction and method thereof |
| JP3647147B2 (ja) * | 1996-06-28 | 2005-05-11 | 富士通株式会社 | 発振回路とそれを利用したｐｌｌ回路 |
-
1997
- 1997-10-16 JP JP29948297A patent/JP3923150B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-13 US US09/170,458 patent/US6169457B1/en not_active Expired - Lifetime
- 1998-10-16 EP EP98308488A patent/EP0910171A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6169457B1 (en) | 2001-01-02 |
| EP0910171A1 (en) | 1999-04-21 |
| JPH11122106A (ja) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1158768C (zh) | 带有抖动补偿的分数n分频的频率综合器 | |
| US8503501B2 (en) | Spread spectrum clock generation circuit and a method of controlling thereof | |
| KR100361855B1 (ko) | 주파수합성기 | |
| GB2431531A (en) | Triangle waveform generator for a PWM amplifier | |
| US7327820B2 (en) | Method and apparatus for reducing quantization noise in fractional-N frequency synthesizers | |
| JP3923150B2 (ja) | 周波数シンセサイザ | |
| JP4141247B2 (ja) | スペクトラム拡散クロック発生回路 | |
| KR20040007473A (ko) | 분수 보상방법을 갖는 분수분주 주파수 합성기 | |
| CN115735332A (zh) | 用于产生振荡器信号的振荡器电路、设备和方法 | |
| JP4631120B2 (ja) | 周波数シンセサイザ、位相同期ループ周波数シンセサイザ | |
| JP4357674B2 (ja) | 周波数シンセサイザ | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| JP3895028B2 (ja) | 周波数シンセサイザ | |
| KR20050091035A (ko) | 가변 딜레이 및 이산적 딜레이를 포함하는 위상 동기 루프 | |
| JP4392949B2 (ja) | 周波数シンセサイザ | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ | |
| EP1017172B1 (en) | Integrated circuit generating at least a voltage linear ramp having a slow rise | |
| US5414391A (en) | Frequency synthesizer with frequency-division induced phase variation canceler | |
| CN113055004A (zh) | 锁频电路、切换电路及切换方法 | |
| JP3334565B2 (ja) | 周波数シンセサイザ | |
| US4631501A (en) | Voltage controlled oscillator | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| US5511101A (en) | Phase-locked loop synthesizer | |
| JPH07202689A (ja) | Ｐｌｌ回路 | |
| JP3379393B2 (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040910 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040914 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060619 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |