JP3334565B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JP3334565B2 JP3334565B2 JP17566997A JP17566997A JP3334565B2 JP 3334565 B2 JP3334565 B2 JP 3334565B2 JP 17566997 A JP17566997 A JP 17566997A JP 17566997 A JP17566997 A JP 17566997A JP 3334565 B2 JP3334565 B2 JP 3334565B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- resistor
- frequency
- phase error
- loop filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は無線通信機の局部発
振器に用いられる周波数シンセサイザに関するものであ
る。より詳細には、本発明は、周波数シンセサイザ中の
分周数切替回路で生成される位相誤差を位相誤差補償回
路によって補償する分数分周方式周波数シンセサイザに
関するものである。
振器に用いられる周波数シンセサイザに関するものであ
る。より詳細には、本発明は、周波数シンセサイザ中の
分周数切替回路で生成される位相誤差を位相誤差補償回
路によって補償する分数分周方式周波数シンセサイザに
関するものである。
【０００２】
【従来の技術】移動体通信用の無線通信機においては、
多くの周波数チャンネルを素早く切り替えて送受信する
ために、無線通信機の局部発振器として分数分周方式周
波数シンセサイザが用いられている。
多くの周波数チャンネルを素早く切り替えて送受信する
ために、無線通信機の局部発振器として分数分周方式周
波数シンセサイザが用いられている。
【０００３】図７は、従来技術である特開平９−５１２
６８に示される分数分周方式周波数シンセサイザの構成
の一例を示す。図７において、１は基準となる周波数を
発振する水晶発振器、２は水晶発振器１の出力を分周し
基準周波数を生成する基準分周器、３は位相比較器、４
は位相比較器３の出力を電流もしくは電圧に変換し出力
するチャージポンプ、５はチャージポンプの出力信号を
フィルタリングするループフィルタ、６はループフィル
タ５の出力により発振周波数が制御される電圧制御発振
器（ＶＣＯ）、７は可変分周器、８は分周数切替回路、
９は位相誤差補償回路、１２はクロック発生回路であ
る。
６８に示される分数分周方式周波数シンセサイザの構成
の一例を示す。図７において、１は基準となる周波数を
発振する水晶発振器、２は水晶発振器１の出力を分周し
基準周波数を生成する基準分周器、３は位相比較器、４
は位相比較器３の出力を電流もしくは電圧に変換し出力
するチャージポンプ、５はチャージポンプの出力信号を
フィルタリングするループフィルタ、６はループフィル
タ５の出力により発振周波数が制御される電圧制御発振
器（ＶＣＯ）、７は可変分周器、８は分周数切替回路、
９は位相誤差補償回路、１２はクロック発生回路であ
る。
【０００４】図７に示す従来技術においては、水晶発振
器１によって発生された信号（周波数ｆTCXO）を基準分
周器２により分周数Ｎｃで分周し、基準周波数ｆref
（ｆref＝ｆTCXO／Ｎｃ）を得る。位相比較器３は、こ
の基準周波数ｆrefと可変分周器７の出力（周波数ｆ
ｖ）の位相を比較し、その結果である位相誤差をチャー
ジポンプ４に出力する。チャージポンプ４はこの位相誤
差を電流に変換し、この電流をループフィルタ５におい
て電圧に変換する。ＶＣＯ６はこのループフィルタ５か
らの電圧に従った周波数（ｆout）を出力する。可変分
周器７はＶＣＯ６からの出力周波数（ｆout）を分周数
切替回路８で発生された分周数Ｎ１に従って分周し位相
比較器３にフィードバックする。
器１によって発生された信号（周波数ｆTCXO）を基準分
周器２により分周数Ｎｃで分周し、基準周波数ｆref
（ｆref＝ｆTCXO／Ｎｃ）を得る。位相比較器３は、こ
の基準周波数ｆrefと可変分周器７の出力（周波数ｆ
ｖ）の位相を比較し、その結果である位相誤差をチャー
ジポンプ４に出力する。チャージポンプ４はこの位相誤
差を電流に変換し、この電流をループフィルタ５におい
て電圧に変換する。ＶＣＯ６はこのループフィルタ５か
らの電圧に従った周波数（ｆout）を出力する。可変分
周器７はＶＣＯ６からの出力周波数（ｆout）を分周数
切替回路８で発生された分周数Ｎ１に従って分周し位相
比較器３にフィードバックする。
【０００５】上述したように、従来技術の分数分周方式
周波数シンセサイザは可変分周器７の分周数を切り替
え、等価的に分数を含む分周数Ｎ１を実現し、基準周波
数ｆrefの整数分の１の周波数間隔を得ている。分周数
Ｎ１は以下の式で得られる。 Ｎ１＝Ｎ＋ｆｒ ｆｒ＝ｍ／Ｍ ここでＮ，ｍ，Ｍは整数であり、ｆｒは１より小さい分
数である。
周波数シンセサイザは可変分周器７の分周数を切り替
え、等価的に分数を含む分周数Ｎ１を実現し、基準周波
数ｆrefの整数分の１の周波数間隔を得ている。分周数
Ｎ１は以下の式で得られる。 Ｎ１＝Ｎ＋ｆｒ ｆｒ＝ｍ／Ｍ ここでＮ，ｍ，Ｍは整数であり、ｆｒは１より小さい分
数である。
【０００６】図８は、従来技術における分周数切替回路
８の構成を示す。分周数切替回路８は積分器２０２と加
算器２０３から構成される。積分器２０２はキャリーア
ウト出力を有する加算器２００とレジスタ２０１から構
成される。レジスタ２０１はクロック発生回路１２で発
生されたクロックをラッチし、その出力を加算器２００
に供給すると共に、位相誤差データＥθ（ｎ）として位
相誤差補償回路９に供給する。クロック発生回路１２は
基準分周器２のコンテンツを参照し、基準分周器２のク
ロック周期の真ん中でクロックを発生させるように動作
する。
８の構成を示す。分周数切替回路８は積分器２０２と加
算器２０３から構成される。積分器２０２はキャリーア
ウト出力を有する加算器２００とレジスタ２０１から構
成される。レジスタ２０１はクロック発生回路１２で発
生されたクロックをラッチし、その出力を加算器２００
に供給すると共に、位相誤差データＥθ（ｎ）として位
相誤差補償回路９に供給する。クロック発生回路１２は
基準分周器２のコンテンツを参照し、基準分周器２のク
ロック周期の真ん中でクロックを発生させるように動作
する。
【０００７】次に分周数切替回路８の動作について説明
する。図８において、Ｎは設定する分周数の整数部であ
り、ｆｒを小数点以下部とすると、設定する分周数はＮ
＋ｆｒで表される。上記従来例の場合、小数点以下部ｆ
ｒのインクリメントステップはｌ／Ｍであり、任意の設
定値ｍ（ｍは０≦ｍ≦Ｍの整数）に対して ｆｒ＝ｍ／Ｍ となる。加算器２００はｍとレジスタ２０１の出力とを
加算し、加算結果がＭに達しオバーフローを起こすと、
キャリーアウト信号ＣＯを出力する。加算器２００とレ
ジスタ２０１により構成される積分器２０２の入力に整
数ｍを与えると、クロックＭ／ｍ個に１回の割合でオバ
ーフローが起こり、キャリーアウト信号ＣＯが出力され
る。これを１とし、加算器２０３において分周数Ｎと加
え合わせ、可変分周器７に分周数を出力する。これによ
り、クロックＭ／ｍ個のうちｍ／（ｍ−１）回について
の分周数はＮ、残りの１回についてはＮ＋１となる。し
たがって、平均の分周数はＮ＋ｍ／Ｍとなり、ｍを任意
に設定することにより目的とする分周数を得ることがで
きる。
する。図８において、Ｎは設定する分周数の整数部であ
り、ｆｒを小数点以下部とすると、設定する分周数はＮ
＋ｆｒで表される。上記従来例の場合、小数点以下部ｆ
ｒのインクリメントステップはｌ／Ｍであり、任意の設
定値ｍ（ｍは０≦ｍ≦Ｍの整数）に対して ｆｒ＝ｍ／Ｍ となる。加算器２００はｍとレジスタ２０１の出力とを
加算し、加算結果がＭに達しオバーフローを起こすと、
キャリーアウト信号ＣＯを出力する。加算器２００とレ
ジスタ２０１により構成される積分器２０２の入力に整
数ｍを与えると、クロックＭ／ｍ個に１回の割合でオバ
ーフローが起こり、キャリーアウト信号ＣＯが出力され
る。これを１とし、加算器２０３において分周数Ｎと加
え合わせ、可変分周器７に分周数を出力する。これによ
り、クロックＭ／ｍ個のうちｍ／（ｍ−１）回について
の分周数はＮ、残りの１回についてはＮ＋１となる。し
たがって、平均の分周数はＮ＋ｍ／Ｍとなり、ｍを任意
に設定することにより目的とする分周数を得ることがで
きる。
【０００８】図９はＭ＝４，ｍ＝１の場合の分周数切替
回路８の動作を示す図である。図９（ａ）は、クロック
発生手段１２からのクロック出力を示す。加算器２００
の入力端子にはｍ＝１とレジスタ２０１の出力が加えら
れる。図９（ｂ）で表わされる波形のように、クロック
発生回路１２の出力クロックＣＬＫがレジスタ２０１に
加えられる度に加算器２００の加算結果は１ずつ増加
し、その値が４に達した時点で加算器２００はキャリー
アウト信号ＣＯを出力し（図９（ｃ））、その加算器２
００の加算結果はリセットされ０になる。この動作をさ
せた場合、図９（ｄ）に示すように、クロック４回に１
回だけ加算器２０３の出力は＋１だけインクリメントさ
れ、平均の分周数はＮ＋１／４となる。しかし、以上の
ような構成を取った場合、図９（ｅ）に示すような位相
誤差Ｑ（ｎ）が発生する。この位相誤差Ｑ（ｎ）と位相
誤差データＥθ（ｎ）の関係は、以下の式で表される。 ２πＥθ（ｎ）／Ｍ＝Ｑ（ｎ）
回路８の動作を示す図である。図９（ａ）は、クロック
発生手段１２からのクロック出力を示す。加算器２００
の入力端子にはｍ＝１とレジスタ２０１の出力が加えら
れる。図９（ｂ）で表わされる波形のように、クロック
発生回路１２の出力クロックＣＬＫがレジスタ２０１に
加えられる度に加算器２００の加算結果は１ずつ増加
し、その値が４に達した時点で加算器２００はキャリー
アウト信号ＣＯを出力し（図９（ｃ））、その加算器２
００の加算結果はリセットされ０になる。この動作をさ
せた場合、図９（ｄ）に示すように、クロック４回に１
回だけ加算器２０３の出力は＋１だけインクリメントさ
れ、平均の分周数はＮ＋１／４となる。しかし、以上の
ような構成を取った場合、図９（ｅ）に示すような位相
誤差Ｑ（ｎ）が発生する。この位相誤差Ｑ（ｎ）と位相
誤差データＥθ（ｎ）の関係は、以下の式で表される。 ２πＥθ（ｎ）／Ｍ＝Ｑ（ｎ）
【０００９】図１０は位相比較器３の入力波形とチャー
ジポンプ４の出力波形を示す。４回に１回のＮ＋１分周
を行いＮ＋１／４分周を行っているが、この分周数切替
のため、図１０（ａ）と図１０（ｂ）の波形間には位相
誤差Ｑ（ｎ）が発生する。ＶＣＯ６の出力周波数ｆout
と基準周波数ｆrefの間には ｆout＝（Ｎ＋１／４）ｆref １／ｆref＝（Ｎ＋１／４）・１／ｆout の関係があるため、Ｎ分周を行う毎にｆout／４の位相
誤差が発生し、Ｎ＋１分周を行う毎に−３ｆout／４の
位相誤差が発生する。これを時間積分したものが上記の
位相誤差Ｑ（ｎ）にあたる。
ジポンプ４の出力波形を示す。４回に１回のＮ＋１分周
を行いＮ＋１／４分周を行っているが、この分周数切替
のため、図１０（ａ）と図１０（ｂ）の波形間には位相
誤差Ｑ（ｎ）が発生する。ＶＣＯ６の出力周波数ｆout
と基準周波数ｆrefの間には ｆout＝（Ｎ＋１／４）ｆref １／ｆref＝（Ｎ＋１／４）・１／ｆout の関係があるため、Ｎ分周を行う毎にｆout／４の位相
誤差が発生し、Ｎ＋１分周を行う毎に−３ｆout／４の
位相誤差が発生する。これを時間積分したものが上記の
位相誤差Ｑ（ｎ）にあたる。
【００１０】従来技術においてはチャージポンプは電流
出力型とし、チャージポンプ４の出力ゲインをＩP／２
πとすると、位相誤差によりチャージポンプ４の出力に
おいて振幅がＩPで幅が位相誤差に等しい矩形波が発生
する。この矩形波は基準分周器２の出力もしくは可変分
周器７の出力の周期のＭ倍の周期を持ち、ループフィル
タ５を介してＶＣＯ６に入力され、ＶＣＯ６の出力を変
調するので基準周波数ｆrefの１／Ｍの間隔のスプリア
スを発生する。
出力型とし、チャージポンプ４の出力ゲインをＩP／２
πとすると、位相誤差によりチャージポンプ４の出力に
おいて振幅がＩPで幅が位相誤差に等しい矩形波が発生
する。この矩形波は基準分周器２の出力もしくは可変分
周器７の出力の周期のＭ倍の周期を持ち、ループフィル
タ５を介してＶＣＯ６に入力され、ＶＣＯ６の出力を変
調するので基準周波数ｆrefの１／Ｍの間隔のスプリア
スを発生する。
【００１１】図１１は位相誤差をキャンセルする方法を
説明するための図である。図１１（ａ）は位相誤差デー
タＥθ（ｎ）を示す。図１１（ｂ）は、位相誤差補償回
路９の出力における位相誤差補償信号電流波形を示す。
図１１（ｃ）は分数分周を行ったことによる位相誤差に
よってチャージポンプ４の出力に発生した矩形電流波形
を示す。図１１（ｄ）は位相誤差補償を行った後の残留
信号電流波形を示す。この残留信号電流波形は、図１１
（ｂ）と図１１（ｃ）の波形を重畳した電流波形であ
る。図１１（ｅ）は図１１（ｄ）の電流がループフィル
タ５に流れた時のループフィルタ５の出力電圧波形ＶＬ
を示す。また、ここで示されるのは従来技術の周波数シ
ンセサイザが出力周波数ｆoutに同期している状態を示
しており、このときＶＣＯ６の出力周波数ｆoutを出力
するためのＶＣＯ６のコントロール電圧をＶVCOとす
る。
説明するための図である。図１１（ａ）は位相誤差デー
タＥθ（ｎ）を示す。図１１（ｂ）は、位相誤差補償回
路９の出力における位相誤差補償信号電流波形を示す。
図１１（ｃ）は分数分周を行ったことによる位相誤差に
よってチャージポンプ４の出力に発生した矩形電流波形
を示す。図１１（ｄ）は位相誤差補償を行った後の残留
信号電流波形を示す。この残留信号電流波形は、図１１
（ｂ）と図１１（ｃ）の波形を重畳した電流波形であ
る。図１１（ｅ）は図１１（ｄ）の電流がループフィル
タ５に流れた時のループフィルタ５の出力電圧波形ＶＬ
を示す。また、ここで示されるのは従来技術の周波数シ
ンセサイザが出力周波数ｆoutに同期している状態を示
しており、このときＶＣＯ６の出力周波数ｆoutを出力
するためのＶＣＯ６のコントロール電圧をＶVCOとす
る。
【００１２】上記のように発生する位相誤差Ｑ１（ｎ）
をキャンセルするために、従来技術では位相誤差補償回
路９を設け、位相誤差補償回路９からの位相誤差補償信
号をチャージポンプ４の出力点に加える。図１２は、従
来技術における位相誤差補償回路９の詳細を示す図であ
る。位相誤差補償回路９は，２／ｆTCXOをパルス幅の単
位とし、位相誤差データＥθ（ｎ）に比例するパルス幅
を持つ矩形波を発生させるパルス幅調整回路１０８と、
パルス幅調整回路１０８より出力される矩形波の振幅を
調整するアッテネータ１０９と、アッテネータ１０９か
ら出力される矩形波を電流値の振幅を持つ矩形波に変換
する出力バッファ１１１から構成される。この構成の位
相誤差補償回路９によって発生される位相誤差補償信号
は一定の幅と電流値の振幅を持つ矩形波を有する（以
後、単位矩形波という）。この単位矩形波の電流積分値
は、位相誤差が１／４ｆoutの時の位相誤差による矩形
波と同じ電流積分値を持つように、アッテネータ１０９
と出力バッファ部１１１によって設定される。位相誤差
補償信号の振幅をＩｃとすると位相誤差による矩形波の
振幅Ｉｐとの関係を以下の式のようにすると位相誤差を
補償できる。すなわち、この条件は、位相誤差補償信号
の電流時間積が位相誤差の電流時間積に等しくなる時で
ある。 Ｉｐ／４ｆout＝２Ｉｃ／ｆTCXO
をキャンセルするために、従来技術では位相誤差補償回
路９を設け、位相誤差補償回路９からの位相誤差補償信
号をチャージポンプ４の出力点に加える。図１２は、従
来技術における位相誤差補償回路９の詳細を示す図であ
る。位相誤差補償回路９は，２／ｆTCXOをパルス幅の単
位とし、位相誤差データＥθ（ｎ）に比例するパルス幅
を持つ矩形波を発生させるパルス幅調整回路１０８と、
パルス幅調整回路１０８より出力される矩形波の振幅を
調整するアッテネータ１０９と、アッテネータ１０９か
ら出力される矩形波を電流値の振幅を持つ矩形波に変換
する出力バッファ１１１から構成される。この構成の位
相誤差補償回路９によって発生される位相誤差補償信号
は一定の幅と電流値の振幅を持つ矩形波を有する（以
後、単位矩形波という）。この単位矩形波の電流積分値
は、位相誤差が１／４ｆoutの時の位相誤差による矩形
波と同じ電流積分値を持つように、アッテネータ１０９
と出力バッファ部１１１によって設定される。位相誤差
補償信号の振幅をＩｃとすると位相誤差による矩形波の
振幅Ｉｐとの関係を以下の式のようにすると位相誤差を
補償できる。すなわち、この条件は、位相誤差補償信号
の電流時間積が位相誤差の電流時間積に等しくなる時で
ある。 Ｉｐ／４ｆout＝２Ｉｃ／ｆTCXO
【００１３】この様な単位矩形波をパルス幅調整回路１
０８によって、位相誤差データＥθ（ｎ）と同じ数だけ
並べてパルス幅を変化させる。このようにして位相誤差
による矩形波と位相誤差補償信号の電流積分値が等しく
なるように出力され、位相誤差による矩形波は図１１
（ｄ）のような残留信号を残して打ち消し合うようにな
る。この残留信号の周波数成分は位相誤差により発生し
ていた矩形波の周波数成分よりもはるかに高い周波数分
布を持つ。この残留信号をＰＬＬの低域通過特性により
除去するのは容易である。図１１（ｅ）に示す様にルー
プフィルタ５の出力電圧波形ＶＬは残留信号とＶvcoを
合わせたものになる。またロックした条件ではループフ
ィルタ５には殆ど電流は流れない為、Ｖvcoはコンデン
サＣ１００の両端電圧Ｖｃと等しくなる。
０８によって、位相誤差データＥθ（ｎ）と同じ数だけ
並べてパルス幅を変化させる。このようにして位相誤差
による矩形波と位相誤差補償信号の電流積分値が等しく
なるように出力され、位相誤差による矩形波は図１１
（ｄ）のような残留信号を残して打ち消し合うようにな
る。この残留信号の周波数成分は位相誤差により発生し
ていた矩形波の周波数成分よりもはるかに高い周波数分
布を持つ。この残留信号をＰＬＬの低域通過特性により
除去するのは容易である。図１１（ｅ）に示す様にルー
プフィルタ５の出力電圧波形ＶＬは残留信号とＶvcoを
合わせたものになる。またロックした条件ではループフ
ィルタ５には殆ど電流は流れない為、Ｖvcoはコンデン
サＣ１００の両端電圧Ｖｃと等しくなる。
【００１４】
【発明が解決しようとする課題】以上で述べたとおり従
来技術の位相誤差補償回路はチャージポンプの出力に直
接接続されているために、位相誤差補償回路の出力バッ
ファ部から微少な直流電流が漏れてしまう場合、これを
補償するためにチャージポンプに常に漏れ電流が発生
し、チャージポンプのゲインが不安定になりがちであっ
た。このため、位相誤差により発生する矩形波の振幅が
容易に変化し、位相誤差補償信号による正確な位相誤差
補償を行うことができず、結果的に周波数シンセサイザ
の出力にスプリアスが発生してしまうという問題点があ
った。
来技術の位相誤差補償回路はチャージポンプの出力に直
接接続されているために、位相誤差補償回路の出力バッ
ファ部から微少な直流電流が漏れてしまう場合、これを
補償するためにチャージポンプに常に漏れ電流が発生
し、チャージポンプのゲインが不安定になりがちであっ
た。このため、位相誤差により発生する矩形波の振幅が
容易に変化し、位相誤差補償信号による正確な位相誤差
補償を行うことができず、結果的に周波数シンセサイザ
の出力にスプリアスが発生してしまうという問題点があ
った。
【００１５】本発明は、以上の問題点を解決するために
なされたものであり、位相誤差補償回路から漏れる直流
電流をループフィルタの抵抗のみに流れるように構成す
ることによって、チャージポンプが位相誤差補償回路の
漏れ電流を補償する必要をなくし、安定した位相比較ゲ
インを得ることができ、確実な位相誤差補償を行う周波
数シンセサイザを提供することを目的とする。
なされたものであり、位相誤差補償回路から漏れる直流
電流をループフィルタの抵抗のみに流れるように構成す
ることによって、チャージポンプが位相誤差補償回路の
漏れ電流を補償する必要をなくし、安定した位相比較ゲ
インを得ることができ、確実な位相誤差補償を行う周波
数シンセサイザを提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明の第１の発明の周
波数シンセサイザにおける位相誤差補償手段は、分周数
切替手段で発生する位相誤差のデータに従って矩形波を
発生するパルス幅調整手段、その振幅を減衰するアッテ
ネータと、そのアッテネータで減衰された矩形波をルー
プフィルタに供給する出力バッファとを備え、ループフ
ィルタは、抵抗とコンデンサの直列回路によって構成さ
れ、チャージポンプの出力にコンデンサの一端が接続さ
れ、コンデンサの他端が抵抗の一端に接続され、抵抗の
他端がグラウンドに接続され、コンデンサと抵抗を接続
している接続点に位相誤差補償手段からの出力が供給さ
れるように構成される。
波数シンセサイザにおける位相誤差補償手段は、分周数
切替手段で発生する位相誤差のデータに従って矩形波を
発生するパルス幅調整手段、その振幅を減衰するアッテ
ネータと、そのアッテネータで減衰された矩形波をルー
プフィルタに供給する出力バッファとを備え、ループフ
ィルタは、抵抗とコンデンサの直列回路によって構成さ
れ、チャージポンプの出力にコンデンサの一端が接続さ
れ、コンデンサの他端が抵抗の一端に接続され、抵抗の
他端がグラウンドに接続され、コンデンサと抵抗を接続
している接続点に位相誤差補償手段からの出力が供給さ
れるように構成される。
【００１７】また、本発明の第２の発明の周波数シンセ
サイザにおいて、位相誤差補償手段中の出力バッファ
は、ＰＮＰトランジスタと、そのＰＮＰトランジスタの
エミッタと電源間に接続された第１の抵抗および第２の
抵抗、そのＰＮＰトランジスタのベースと電源間に接続
された第３の抵抗およびコンデンサと、そのＰＮＰトラ
ンジスタのベースとグラウンド間に接続された第４の抵
抗から構成され、アッテネータの出力は第１の抵抗と第
２の抵抗の接続点に供給され、出力バッファの出力はＰ
ＮＰトランジスタのコレクタからループフィルタに供給
されるように構成される。
サイザにおいて、位相誤差補償手段中の出力バッファ
は、ＰＮＰトランジスタと、そのＰＮＰトランジスタの
エミッタと電源間に接続された第１の抵抗および第２の
抵抗、そのＰＮＰトランジスタのベースと電源間に接続
された第３の抵抗およびコンデンサと、そのＰＮＰトラ
ンジスタのベースとグラウンド間に接続された第４の抵
抗から構成され、アッテネータの出力は第１の抵抗と第
２の抵抗の接続点に供給され、出力バッファの出力はＰ
ＮＰトランジスタのコレクタからループフィルタに供給
されるように構成される。
【００１８】また、本発明の第３の発明の周波数シンセ
サイザにおける位相誤差補償手段は、分周数切替手段で
発生する位相誤差のデータに従って矩形波を発生するパ
ルス幅調整手段と、その振幅を減衰するアッテネータ
と、そのアッテネータで減衰された矩形波をループフィ
ルタに供給する出力バッファとを備え、ループフィルタ
は、抵抗とコンデンサの直列回路によって構成され、チ
ャージポンプの出力にコンデンサの一端が接続され、コ
ンデンサの他端が抵抗の一端に接続され、抵抗の他端が
電源に接続され、コンデンサと抵抗を接続している接続
点に位相誤差補償手段からの出力が供給されるように構
成される。
サイザにおける位相誤差補償手段は、分周数切替手段で
発生する位相誤差のデータに従って矩形波を発生するパ
ルス幅調整手段と、その振幅を減衰するアッテネータ
と、そのアッテネータで減衰された矩形波をループフィ
ルタに供給する出力バッファとを備え、ループフィルタ
は、抵抗とコンデンサの直列回路によって構成され、チ
ャージポンプの出力にコンデンサの一端が接続され、コ
ンデンサの他端が抵抗の一端に接続され、抵抗の他端が
電源に接続され、コンデンサと抵抗を接続している接続
点に位相誤差補償手段からの出力が供給されるように構
成される。
【００１９】また、本発明の第４の発明の周波数シンセ
サイザにおける位相誤差補償手段中の出力バッファは、
ＮＰＮトランジスタと、そのＮＰＮトランジスタのエミ
ッタとグラウンド間に接続された第１の抵抗および第２
の抵抗、そのＮＰＮトランジスタのベースとグラウンド
間に接続された第３の抵抗およびコンデンサと、そのＮ
ＰＮトランジスタのベースと電源間に接続された第４の
抵抗から構成され、アッテネータの出力は第１の抵抗と
第２の抵抗の接続点に供給され、出力バッファの出力は
ＮＰＮトランジスタのコレクタからループフィルタに供
給されるように構成される。
サイザにおける位相誤差補償手段中の出力バッファは、
ＮＰＮトランジスタと、そのＮＰＮトランジスタのエミ
ッタとグラウンド間に接続された第１の抵抗および第２
の抵抗、そのＮＰＮトランジスタのベースとグラウンド
間に接続された第３の抵抗およびコンデンサと、そのＮ
ＰＮトランジスタのベースと電源間に接続された第４の
抵抗から構成され、アッテネータの出力は第１の抵抗と
第２の抵抗の接続点に供給され、出力バッファの出力は
ＮＰＮトランジスタのコレクタからループフィルタに供
給されるように構成される。
【００２０】
実施の形態１．図１は本発明の実施の形態１の周波数シ
ンセサイザの構成を示す図である。図１に示す本発明の
周波数シンセサイザは図７に示す従来の周波数シンセサ
イザと比べて、位相誤差補償回路９とループフィルタ５
の構成が従来の位相誤差補償回路と異なっている。図１
に示す本発明の構成において、１は基準となる周波数を
発振する水晶発振器１、２は水晶発振器１の出力を分周
し基準周波数を生成する基準分周器、３は位相比較器、
４は位相比較器３の出力を電流もしくは電圧に変換し出
力するチャージポンプ、５はループフィルタ、６はルー
プフィルタ５の出力により発振周波数が制御される電圧
制御発振器（ＶＣＯ）、７は可変分周器、８は分周数切
替回路、９は位相誤差補償回路、１２はクロック発生回
路である。
ンセサイザの構成を示す図である。図１に示す本発明の
周波数シンセサイザは図７に示す従来の周波数シンセサ
イザと比べて、位相誤差補償回路９とループフィルタ５
の構成が従来の位相誤差補償回路と異なっている。図１
に示す本発明の構成において、１は基準となる周波数を
発振する水晶発振器１、２は水晶発振器１の出力を分周
し基準周波数を生成する基準分周器、３は位相比較器、
４は位相比較器３の出力を電流もしくは電圧に変換し出
力するチャージポンプ、５はループフィルタ、６はルー
プフィルタ５の出力により発振周波数が制御される電圧
制御発振器（ＶＣＯ）、７は可変分周器、８は分周数切
替回路、９は位相誤差補償回路、１２はクロック発生回
路である。
【００２１】図２は本発明における位相誤差補償回路９
とループフィルタ５の詳細を示す図である。本実施の形
態における位相誤差補償回路９は、パルス幅調整回路１
０８、アッテネータ１０９および出力バッファ１１０か
ら構成される。パルス幅調整回路１０８は位相誤差デー
タＥθ（ｎ）に比例するパルス幅を持つ矩形波を発生さ
せる、アッテネータ１０９は、パルス幅調整回路１０８
より出力される矩形波の振幅を調整し、出力バッファ１
１０はアッテネータ１０９から出力される矩形波を電流
値の振幅を持つ矩形波に変換する。出力バッファ１１０
は、ＰＮＰトランジスタ１０４と、そのＰＮＰトランジ
スタ１０４のエミッタと電源間に接続された抵抗１０２
および抵抗１０３、ＰＮＰトランジスタ１０４のベース
と電源間に接続された抵抗１０５およびコンデンサ１０
７と、ＰＮＰトランジスタ１０４のベースとグラウンド
間に接続された抵抗１０６から構成される。アッテネー
タ１０９の出力は抵抗１０２と抵抗１０３の接続点に入
力され、出力バッファ１１０の出力はＰＮＰトランジス
タ１０４のコレクタから供給される。出力バッファ１１
０は、ベース接地増幅回路で構成される。
とループフィルタ５の詳細を示す図である。本実施の形
態における位相誤差補償回路９は、パルス幅調整回路１
０８、アッテネータ１０９および出力バッファ１１０か
ら構成される。パルス幅調整回路１０８は位相誤差デー
タＥθ（ｎ）に比例するパルス幅を持つ矩形波を発生さ
せる、アッテネータ１０９は、パルス幅調整回路１０８
より出力される矩形波の振幅を調整し、出力バッファ１
１０はアッテネータ１０９から出力される矩形波を電流
値の振幅を持つ矩形波に変換する。出力バッファ１１０
は、ＰＮＰトランジスタ１０４と、そのＰＮＰトランジ
スタ１０４のエミッタと電源間に接続された抵抗１０２
および抵抗１０３、ＰＮＰトランジスタ１０４のベース
と電源間に接続された抵抗１０５およびコンデンサ１０
７と、ＰＮＰトランジスタ１０４のベースとグラウンド
間に接続された抵抗１０６から構成される。アッテネー
タ１０９の出力は抵抗１０２と抵抗１０３の接続点に入
力され、出力バッファ１１０の出力はＰＮＰトランジス
タ１０４のコレクタから供給される。出力バッファ１１
０は、ベース接地増幅回路で構成される。
【００２２】次に、位相誤差補償回路９の動作を図３を
用いて説明する。図３は本実施の形態における周波数シ
ンセサイザの周波数がｆoutにロックされた状態におい
て位相誤差データＥθ（ｎ）＝１のときの図２の各部の
信号の時間波形を示す図である。図３（ａ）は、パルス
幅調整回路１０８が分周数切換回路８の出力する位相誤
差量に比例した幅の矩形波Ｐ１を発生させる様子を示す
図である。この矩形波Ｐ１の振幅はパルス幅決定回路１
０８で使用される回路のロジックレベルＶ１と同じであ
る。図３（ｂ）は、パルス幅調整回路１０８から出力さ
れたＶ１の電圧振幅を持つ矩形波Ｐ１がアッテネータ１
０９で適切な振幅Ｖｉｎに減衰され、直流成分がカット
され、矩形波Ｐ２となる様子を示す図である。
用いて説明する。図３は本実施の形態における周波数シ
ンセサイザの周波数がｆoutにロックされた状態におい
て位相誤差データＥθ（ｎ）＝１のときの図２の各部の
信号の時間波形を示す図である。図３（ａ）は、パルス
幅調整回路１０８が分周数切換回路８の出力する位相誤
差量に比例した幅の矩形波Ｐ１を発生させる様子を示す
図である。この矩形波Ｐ１の振幅はパルス幅決定回路１
０８で使用される回路のロジックレベルＶ１と同じであ
る。図３（ｂ）は、パルス幅調整回路１０８から出力さ
れたＶ１の電圧振幅を持つ矩形波Ｐ１がアッテネータ１
０９で適切な振幅Ｖｉｎに減衰され、直流成分がカット
され、矩形波Ｐ２となる様子を示す図である。
【００２３】図３（ｃ）は、アッテネータ１０９から出
力された減衰波形Ｐ２が抵抗１０２と抵抗１０３の交点
に印加され、ＰＮＰトランジスタ１０４のエミッタに流
れる電流の交流成分波形Ｐ３を示す図である。交流成分
波形Ｐ３の電流値Ｉｅａは、従来技術の図１１に示すＩ
ｃと同じ電流値になるようにアッテネータ１０９でＶｉ
ｎから以下の式で示すように得られる。 Ｉea＝Ｖin（Ｒ２＋Ｒ３）／Ｒ２Ｒ３ ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値である。
力された減衰波形Ｐ２が抵抗１０２と抵抗１０３の交点
に印加され、ＰＮＰトランジスタ１０４のエミッタに流
れる電流の交流成分波形Ｐ３を示す図である。交流成分
波形Ｐ３の電流値Ｉｅａは、従来技術の図１１に示すＩ
ｃと同じ電流値になるようにアッテネータ１０９でＶｉ
ｎから以下の式で示すように得られる。 Ｉea＝Ｖin（Ｒ２＋Ｒ３）／Ｒ２Ｒ３ ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値である。
【００２４】また次の式で表される電流が抵抗１０２、
抵抗１０３にバイアス電流Ｉedとして流れる。 Ｉed＝｛（Ｖ０×Ｒ５／（Ｒ４＋Ｒ５））−０．６）｝
／（Ｒ２＋Ｒ３） ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値、Ｒ４は抵抗１０５の抵抗値、Ｒ５は抵抗１０
６の抵抗値、Ｖ０は電源電圧である。
抵抗１０３にバイアス電流Ｉedとして流れる。 Ｉed＝｛（Ｖ０×Ｒ５／（Ｒ４＋Ｒ５））−０．６）｝
／（Ｒ２＋Ｒ３） ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値、Ｒ４は抵抗１０５の抵抗値、Ｒ５は抵抗１０
６の抵抗値、Ｖ０は電源電圧である。
【００２５】図３（ｄ）は、ＰＮＰトランジスタ１０４
のエミッタに流れる直流成分Ｉｅｄと交流成分Ｉｅａが
合わさった合成電流波形を持つ電流Ｉｅが流れる様子を
示す図である。図３（ｅ）は、ＰＮＰトランジスタ１０
４のコレクタに接続されているループフィルタ５の抵抗
１０１に流れる電流波形Ｉｒ１を示す図である。Ｉｒ１
は、チャージポンプ４からの電流と位相誤差補償回路９
のコレクタからの電流が合成された電流である。電流Ｉ
ｒ１が抵抗１０１に流れたときに抵抗１０１で発生する
電圧降下Ｖｒ１は Ｖｒ１＝Ｒ１×Ｉｒ１ となる。ここでＲ１は抵抗１０１の抵抗値である。な
お、図２において、抵抗１０１の他端はグラウンドに接
続されている。このように接続することによって、抵抗
１０１を流れる電流値Ｉｒ１を増加させることによっ
て、チャージポンプからのコンデンサのディスチャージ
による電流の減少を相殺することによってＶＣＯの平均
電圧を補償できる。
のエミッタに流れる直流成分Ｉｅｄと交流成分Ｉｅａが
合わさった合成電流波形を持つ電流Ｉｅが流れる様子を
示す図である。図３（ｅ）は、ＰＮＰトランジスタ１０
４のコレクタに接続されているループフィルタ５の抵抗
１０１に流れる電流波形Ｉｒ１を示す図である。Ｉｒ１
は、チャージポンプ４からの電流と位相誤差補償回路９
のコレクタからの電流が合成された電流である。電流Ｉ
ｒ１が抵抗１０１に流れたときに抵抗１０１で発生する
電圧降下Ｖｒ１は Ｖｒ１＝Ｒ１×Ｉｒ１ となる。ここでＲ１は抵抗１０１の抵抗値である。な
お、図２において、抵抗１０１の他端はグラウンドに接
続されている。このように接続することによって、抵抗
１０１を流れる電流値Ｉｒ１を増加させることによっ
て、チャージポンプからのコンデンサのディスチャージ
による電流の減少を相殺することによってＶＣＯの平均
電圧を補償できる。
【００２６】図３（ｆ）は、ループフィルタ５の出力点
における電圧波形ＶＬを示す図である。コンデンサの両
端電圧をＶｃ１とし、抵抗１０１における電圧降下をＶ
ｒ１とすると、ＶＬ＝Ｖｃ１＋Ｖｒ１で表されるが、周
波数シンセサイザが生成ｆoutに同期しているので、コ
ンデンサの両端電圧Ｖｃ１はＰＬＬ回路によって直流成
分がＶvcoと等しくなるように調整される。その結果、
本実施の形態におけるＶＬと図１１に示す従来技術にお
けるＶＬは全く同じ波形となる。このため本実施の形態
の構成において位相誤差補償は問題なく行われる。
における電圧波形ＶＬを示す図である。コンデンサの両
端電圧をＶｃ１とし、抵抗１０１における電圧降下をＶ
ｒ１とすると、ＶＬ＝Ｖｃ１＋Ｖｒ１で表されるが、周
波数シンセサイザが生成ｆoutに同期しているので、コ
ンデンサの両端電圧Ｖｃ１はＰＬＬ回路によって直流成
分がＶvcoと等しくなるように調整される。その結果、
本実施の形態におけるＶＬと図１１に示す従来技術にお
けるＶＬは全く同じ波形となる。このため本実施の形態
の構成において位相誤差補償は問題なく行われる。
【００２７】また位相誤差補償回路９から漏れる直流電
流はすべて抵抗１０１に流れるため、チャージポンプ４
はこの直流電流を補償する必要はない。したがって、位
相比較ゲインが安定し、確実に位相誤差補償が行われ
る。
流はすべて抵抗１０１に流れるため、チャージポンプ４
はこの直流電流を補償する必要はない。したがって、位
相比較ゲインが安定し、確実に位相誤差補償が行われ
る。
【００２８】実施の形態２．図４は本発明の実施の形態
２の周波数シンセサイザの構成を示す図である。図４に
示す本発明の周波数シンセサイザは図１に示す本発明の
周波数シンセサイザと比べて、位相誤差補償回路９にお
いてＮＰＮトランジスタを用い、ループフィルタ５のコ
ンデンサの一端が電源に接続されている点が異なってい
る。図４に示す本発明の構成において、１は基準となる
周波数を発振する水晶発振器１、２は水晶発振器１の出
力を分周し基準周波数を生成する基準分周器、３は位相
比較器、４は位相比較器３の出力を電流もしくは電圧に
変換し出力するチャージポンプ、５はループフィルタ、
６はループフィルタ５の出力により発振周波数が制御さ
れる電圧制御発振器（ＶＣＯ）、７は可変分周器、８は
分周数切替回路、９は位相誤差補償回路、１２はクロッ
ク発生回路である。
２の周波数シンセサイザの構成を示す図である。図４に
示す本発明の周波数シンセサイザは図１に示す本発明の
周波数シンセサイザと比べて、位相誤差補償回路９にお
いてＮＰＮトランジスタを用い、ループフィルタ５のコ
ンデンサの一端が電源に接続されている点が異なってい
る。図４に示す本発明の構成において、１は基準となる
周波数を発振する水晶発振器１、２は水晶発振器１の出
力を分周し基準周波数を生成する基準分周器、３は位相
比較器、４は位相比較器３の出力を電流もしくは電圧に
変換し出力するチャージポンプ、５はループフィルタ、
６はループフィルタ５の出力により発振周波数が制御さ
れる電圧制御発振器（ＶＣＯ）、７は可変分周器、８は
分周数切替回路、９は位相誤差補償回路、１２はクロッ
ク発生回路である。
【００２９】図５は本発明における位相誤差補償回路９
とループフィルタ５の詳細を示す図である。本実施の形
態における位相誤差補償回路９は、パルス幅調整回路１
０８、アッテネータ１０９および出力バッファ１１０か
ら構成される。パルス幅調整回路１０８は位相誤差デー
タＥθ（ｎ）に比例するパルス幅を持つ矩形波を発生さ
せる、アッテネータ１０９は、パルス幅調整回路１０８
より出力される矩形波の振幅を調整し、出力バッファ１
１０はアッテネータ１０９から出力される矩形波を電流
値の振幅を持つ矩形波に変換する機能を有する。出力バ
ッファ１１０は、ＮＰＮトランジスタ１１４と、そのＮ
ＰＮトランジスタ１１４のエミッタとグラウンド間に接
続された抵抗１０２および抵抗１０３、ＮＰＮトランジ
スタ１１４のベースとグラウンド間に接続された抵抗１
０５およびコンデンサ１０７と、ＮＰＮトランジスタ１
１４のベースと電源間に接続された抵抗１０６から構成
される。アッテネータ１０９の出力は抵抗１０２と抵抗
１０３の接続点に入力され、出力バッファ１１０の出力
はＮＰＮトランジスタ１１４のコレクタから供給され
る。
とループフィルタ５の詳細を示す図である。本実施の形
態における位相誤差補償回路９は、パルス幅調整回路１
０８、アッテネータ１０９および出力バッファ１１０か
ら構成される。パルス幅調整回路１０８は位相誤差デー
タＥθ（ｎ）に比例するパルス幅を持つ矩形波を発生さ
せる、アッテネータ１０９は、パルス幅調整回路１０８
より出力される矩形波の振幅を調整し、出力バッファ１
１０はアッテネータ１０９から出力される矩形波を電流
値の振幅を持つ矩形波に変換する機能を有する。出力バ
ッファ１１０は、ＮＰＮトランジスタ１１４と、そのＮ
ＰＮトランジスタ１１４のエミッタとグラウンド間に接
続された抵抗１０２および抵抗１０３、ＮＰＮトランジ
スタ１１４のベースとグラウンド間に接続された抵抗１
０５およびコンデンサ１０７と、ＮＰＮトランジスタ１
１４のベースと電源間に接続された抵抗１０６から構成
される。アッテネータ１０９の出力は抵抗１０２と抵抗
１０３の接続点に入力され、出力バッファ１１０の出力
はＮＰＮトランジスタ１１４のコレクタから供給され
る。
【００３０】次に、位相誤差補償回路９の動作を図６を
用いて説明する。図６は本実施の形態における周波数シ
ンセサイザの周波数がｆoutにロックされた状態におい
て位相誤差データＥθ（ｎ）＝１のときの図５の各部の
信号の時間波形を示す図である。図６（ａ）は、パルス
幅調整回路１０８が分周数切換回路８の出力する位相誤
差量に比例した幅の矩形波Ｐ１を発生させる様子を示す
図である。この矩形波Ｐ１の振幅はパルス幅決定回路１
０８で使用される回路のロジックレベルＶｌと同じであ
る。図６（ｂ）は、パルス幅調整回路１０８から出力さ
れたＶ１の電圧振幅を持つ矩形波Ｐ１がアッテネータ１
０９で適切な振幅Ｖｉｎに減衰され、直流成分がカット
され、矩形波Ｐ２となる様子を示す図である。
用いて説明する。図６は本実施の形態における周波数シ
ンセサイザの周波数がｆoutにロックされた状態におい
て位相誤差データＥθ（ｎ）＝１のときの図５の各部の
信号の時間波形を示す図である。図６（ａ）は、パルス
幅調整回路１０８が分周数切換回路８の出力する位相誤
差量に比例した幅の矩形波Ｐ１を発生させる様子を示す
図である。この矩形波Ｐ１の振幅はパルス幅決定回路１
０８で使用される回路のロジックレベルＶｌと同じであ
る。図６（ｂ）は、パルス幅調整回路１０８から出力さ
れたＶ１の電圧振幅を持つ矩形波Ｐ１がアッテネータ１
０９で適切な振幅Ｖｉｎに減衰され、直流成分がカット
され、矩形波Ｐ２となる様子を示す図である。
【００３１】図６（ｃ）は、アッテネータ１０９から出
力された減衰波形Ｐ２が抵抗１０２と抵抗１０３の交点
に印加され、ＮＰＮトランジスタ１１４のエミッタに流
れる電流の交流成分波形Ｐ３を示す図である。交流成分
波形Ｐ３の電流値Ｉeaは、従来技術の図１１に示すＩｃ
と同じ電流値になるようにアッテネータ１０９でＶｉｎ
から以下の式で示すように得られる。ただし、この電流
Ｉeaは振幅調整用アッテネータ１０９の出力電圧波形を
反転させた波形となる。 Ｉea＝Ｖin（Ｒ２＋Ｒ３）／Ｒ２Ｒ３ ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値である。
力された減衰波形Ｐ２が抵抗１０２と抵抗１０３の交点
に印加され、ＮＰＮトランジスタ１１４のエミッタに流
れる電流の交流成分波形Ｐ３を示す図である。交流成分
波形Ｐ３の電流値Ｉeaは、従来技術の図１１に示すＩｃ
と同じ電流値になるようにアッテネータ１０９でＶｉｎ
から以下の式で示すように得られる。ただし、この電流
Ｉeaは振幅調整用アッテネータ１０９の出力電圧波形を
反転させた波形となる。 Ｉea＝Ｖin（Ｒ２＋Ｒ３）／Ｒ２Ｒ３ ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値である。
【００３２】また次の式で表される電流が抵抗１０２、
抵抗１０３にバイアス電流Ｉedとして流れる。 Ｉed＝｛（Ｖ０×Ｒ５／（Ｒ４＋Ｒ５））−０．６）｝
／（Ｒ２＋Ｒ３） ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値、Ｒ４は抵抗１０５の抵抗値、Ｒ５は抵抗１０
６の抵抗値、Ｖ０は電源電圧である。
抵抗１０３にバイアス電流Ｉedとして流れる。 Ｉed＝｛（Ｖ０×Ｒ５／（Ｒ４＋Ｒ５））−０．６）｝
／（Ｒ２＋Ｒ３） ここで、Ｒ２は抵抗１０２の抵抗値、Ｒ３は抵抗１０３
の抵抗値、Ｒ４は抵抗１０５の抵抗値、Ｒ５は抵抗１０
６の抵抗値、Ｖ０は電源電圧である。
【００３３】図６（ｄ）は、ＮＰＮトランジスタ１１４
のエミッタに流れる直流成分Ｉedと交流成分Ｉeaが合わ
さった合成電流波形を持つ電流Ｉｅが流れる様子を示す
図である。図６（ｅ）は、ＮＰＮトランジスタ１１４の
コレクタに接続されているループフィルタ５の抵抗１０
１に流れる電流波形Ｉｒ１を示す図である。Ｉｒ１は、
チャージポンプ４からの電流と位相誤差補償回路９のコ
レクタからの電流が合成された電流である。電流Ｉｒ１
が抵抗１０１に流れたときに抵抗１０１で発生する電圧
降下Ｖｒ１は Ｖｒ１＝Ｒ１×Ｉｒ１ となる。ここでＲ１は抵抗１０１の抵抗値である。な
お、図５において、抵抗１０１の他端は電源に接続され
ている。このように接続することによって、抵抗１０１
を流れる電流値Ｉｒ１を減少させることによって、チャ
ージポンプからのコンデンサのチャージによる電流の増
加を相殺することによってＶＣＯの平均電圧を補償でき
る。
のエミッタに流れる直流成分Ｉedと交流成分Ｉeaが合わ
さった合成電流波形を持つ電流Ｉｅが流れる様子を示す
図である。図６（ｅ）は、ＮＰＮトランジスタ１１４の
コレクタに接続されているループフィルタ５の抵抗１０
１に流れる電流波形Ｉｒ１を示す図である。Ｉｒ１は、
チャージポンプ４からの電流と位相誤差補償回路９のコ
レクタからの電流が合成された電流である。電流Ｉｒ１
が抵抗１０１に流れたときに抵抗１０１で発生する電圧
降下Ｖｒ１は Ｖｒ１＝Ｒ１×Ｉｒ１ となる。ここでＲ１は抵抗１０１の抵抗値である。な
お、図５において、抵抗１０１の他端は電源に接続され
ている。このように接続することによって、抵抗１０１
を流れる電流値Ｉｒ１を減少させることによって、チャ
ージポンプからのコンデンサのチャージによる電流の増
加を相殺することによってＶＣＯの平均電圧を補償でき
る。
【００３４】図６（ｆ）は、ループフィルタ５の出力点
における電圧波形ＶＬを示す図である。コンデンサの両
端電圧をＶｃ１とし、抵抗１０１における電圧降下をＶ
ｒ１とすると、ＶＬ＝ＶＤＤ−（Ｖｃ１＋Ｖｒ１）で表
されるが、周波数シンセサイザが生成ｆoutに同期して
いるので、コンデンサの両端電圧Ｖｃ１はＰＬＬ回路に
よって直流成分がＶvcoと等しくなるように調整され
る。その結果、本実施の形態におけるＶＬと図１１に示
す従来技術におけるＶＬは全く同じ波形となる。このた
め本実施の形態の構成において位相誤差補償は問題なく
行われる。
における電圧波形ＶＬを示す図である。コンデンサの両
端電圧をＶｃ１とし、抵抗１０１における電圧降下をＶ
ｒ１とすると、ＶＬ＝ＶＤＤ−（Ｖｃ１＋Ｖｒ１）で表
されるが、周波数シンセサイザが生成ｆoutに同期して
いるので、コンデンサの両端電圧Ｖｃ１はＰＬＬ回路に
よって直流成分がＶvcoと等しくなるように調整され
る。その結果、本実施の形態におけるＶＬと図１１に示
す従来技術におけるＶＬは全く同じ波形となる。このた
め本実施の形態の構成において位相誤差補償は問題なく
行われる。
【００３５】また位相誤差補償回路９から漏れる直流電
流はすべて抵抗１０１に流れるため、チャージポンプ４
はこの直流電流を補償する必要はない。したがって、位
相比較ゲインが安定し、確実に位相誤差補償が行われ
る。
流はすべて抵抗１０１に流れるため、チャージポンプ４
はこの直流電流を補償する必要はない。したがって、位
相比較ゲインが安定し、確実に位相誤差補償が行われ
る。
【００３６】
【発明の効果】本発明の第１の発明の周波数シンセサイ
ザにおける位相誤差補償手段は、分周数切替手段で発生
する位相誤差のデータに従って矩形波を発生するパルス
幅調整回路と、その振幅を減衰するアッテネータと、そ
のアッテネータで減衰された矩形波をループフィルタに
供給する出力バッファとを備え、ループフィルタは、抵
抗とコンデンサの直列回路によって構成され、チャージ
ポンプの出力にコンデンサの一端が接続され、コンデン
サの他端が抵抗の一端に接続され、抵抗の他端がグラウ
ンドに接続され、コンデンサと抵抗を接続している接続
点に位相誤差補償手段からの出力が供給されるように構
成されるので、位相誤差補償手段から漏れる直流電流は
ループフィルタの抵抗のみを流れる。したがって、チャ
ージポンプが位相誤差補償手段の漏れ電流を補償する必
要がなく、安定した位相比較ゲインが得られ、確実な位
相誤差補償を行う事が可能となる。さらに、本発明は、
ＩＣ上に形成されるＰＮＰトランジスタを用いる場合に
時に有効である。
ザにおける位相誤差補償手段は、分周数切替手段で発生
する位相誤差のデータに従って矩形波を発生するパルス
幅調整回路と、その振幅を減衰するアッテネータと、そ
のアッテネータで減衰された矩形波をループフィルタに
供給する出力バッファとを備え、ループフィルタは、抵
抗とコンデンサの直列回路によって構成され、チャージ
ポンプの出力にコンデンサの一端が接続され、コンデン
サの他端が抵抗の一端に接続され、抵抗の他端がグラウ
ンドに接続され、コンデンサと抵抗を接続している接続
点に位相誤差補償手段からの出力が供給されるように構
成されるので、位相誤差補償手段から漏れる直流電流は
ループフィルタの抵抗のみを流れる。したがって、チャ
ージポンプが位相誤差補償手段の漏れ電流を補償する必
要がなく、安定した位相比較ゲインが得られ、確実な位
相誤差補償を行う事が可能となる。さらに、本発明は、
ＩＣ上に形成されるＰＮＰトランジスタを用いる場合に
時に有効である。
【００３７】また、本発明の第２の発明の周波数シンセ
サイザにおいて、位相誤差補償手段中の出力バッファ
は、ＰＮＰトランジスタと、そのＰＮＰトランジスタの
エミッタと電源間に接続された第１の抵抗および第２の
抵抗、そのＰＮＰトランジスタのベースと電源間に接続
された第３の抵抗およびコンデンサと、そのＰＮＰトラ
ンジスタのベースとグラウンド間に接続された第４の抵
抗から構成され、アッテネータの出力は第１の抵抗と第
２の抵抗の接続点に供給され、出力バッファの出力はＰ
ＮＰトランジスタのコレクタからループフィルタに供給
されるように構成されるので、位相誤差補償を行う適切
な信号を生成でき、安定した位相比較ゲインが得られ、
確実な位相誤差補償を行う事が可能となる。位相誤差補
償手段から漏れる直流電流はループフィルタの抵抗のみ
を流れるので、チャージポンプが位相誤差補償回路の漏
れ電流を補償する必要がなくなり回路構成が簡単にな
る。
サイザにおいて、位相誤差補償手段中の出力バッファ
は、ＰＮＰトランジスタと、そのＰＮＰトランジスタの
エミッタと電源間に接続された第１の抵抗および第２の
抵抗、そのＰＮＰトランジスタのベースと電源間に接続
された第３の抵抗およびコンデンサと、そのＰＮＰトラ
ンジスタのベースとグラウンド間に接続された第４の抵
抗から構成され、アッテネータの出力は第１の抵抗と第
２の抵抗の接続点に供給され、出力バッファの出力はＰ
ＮＰトランジスタのコレクタからループフィルタに供給
されるように構成されるので、位相誤差補償を行う適切
な信号を生成でき、安定した位相比較ゲインが得られ、
確実な位相誤差補償を行う事が可能となる。位相誤差補
償手段から漏れる直流電流はループフィルタの抵抗のみ
を流れるので、チャージポンプが位相誤差補償回路の漏
れ電流を補償する必要がなくなり回路構成が簡単にな
る。
【００３８】また、本発明の第３の発明の周波数シンセ
サイザにおける位相誤差補償手段は、分周数切替手段で
発生する位相誤差のデータに従って矩形波を発生するパ
ルス幅調整回路と、その振幅を減衰するアッテネータ
と、そのアッテネータで減衰された矩形波をループフィ
ルタに供給する出力バッファとを備え、ループフィルタ
は、抵抗とコンデンサの直列回路によって構成され、チ
ャージポンプの出力にコンデンサの一端が接続され、コ
ンデンサの他端が抵抗の一端に接続され、抵抗の他端が
電源に接続され、コンデンサと抵抗を接続している接続
点に位相誤差補償手段からの出力が供給されるように構
成されるので、位相誤差補償手段から漏れる直流電流は
ループフィルタの抵抗のみを流れる。したがって、チャ
ージポンプが位相誤差補償手段の漏れ電流を補償する必
要がなく、安定した位相比較ゲインが得られ、確実な位
相誤差補償を行う事が可能となる。さらに、本発明は、
ＩＣ上に形成されるＮＰＮトランジスタを用いる場合に
時に有効である。
サイザにおける位相誤差補償手段は、分周数切替手段で
発生する位相誤差のデータに従って矩形波を発生するパ
ルス幅調整回路と、その振幅を減衰するアッテネータ
と、そのアッテネータで減衰された矩形波をループフィ
ルタに供給する出力バッファとを備え、ループフィルタ
は、抵抗とコンデンサの直列回路によって構成され、チ
ャージポンプの出力にコンデンサの一端が接続され、コ
ンデンサの他端が抵抗の一端に接続され、抵抗の他端が
電源に接続され、コンデンサと抵抗を接続している接続
点に位相誤差補償手段からの出力が供給されるように構
成されるので、位相誤差補償手段から漏れる直流電流は
ループフィルタの抵抗のみを流れる。したがって、チャ
ージポンプが位相誤差補償手段の漏れ電流を補償する必
要がなく、安定した位相比較ゲインが得られ、確実な位
相誤差補償を行う事が可能となる。さらに、本発明は、
ＩＣ上に形成されるＮＰＮトランジスタを用いる場合に
時に有効である。
【００３９】また、本発明の第４の発明の周波数シンセ
サイザにおける位相誤差補償手段中の出力バッファは、
ＮＰＮトランジスタと、そのＮＰＮトランジスタのエミ
ッタとグラウンド間に接続された第１の抵抗および第２
の抵抗、そのＮＰＮトランジスタのベースとグラウンド
間に接続された第３の抵抗およびコンデンサと、そのＮ
ＰＮトランジスタのベースと電源間に接続された第４の
抵抗から構成され、アッテネータの出力は第１の抵抗と
第２の抵抗の接続点に供給され、出力バッファの出力は
ＮＰＮトランジスタのコレクタからループフィルタに供
給されるように構成されるので、位相誤差補償を行う適
切な信号を生成でき、安定した位相比較ゲインが得ら
れ、確実な位相誤差補償を行う事が可能となる。さら
に、位相誤差補償回路から漏れる直流電流はループフィ
ルタの抵抗のみを流れるので、チャージポンプが位相誤
差補償手段の漏れ電流を補償する必要がなくなり回路構
成が簡単になる。
サイザにおける位相誤差補償手段中の出力バッファは、
ＮＰＮトランジスタと、そのＮＰＮトランジスタのエミ
ッタとグラウンド間に接続された第１の抵抗および第２
の抵抗、そのＮＰＮトランジスタのベースとグラウンド
間に接続された第３の抵抗およびコンデンサと、そのＮ
ＰＮトランジスタのベースと電源間に接続された第４の
抵抗から構成され、アッテネータの出力は第１の抵抗と
第２の抵抗の接続点に供給され、出力バッファの出力は
ＮＰＮトランジスタのコレクタからループフィルタに供
給されるように構成されるので、位相誤差補償を行う適
切な信号を生成でき、安定した位相比較ゲインが得ら
れ、確実な位相誤差補償を行う事が可能となる。さら
に、位相誤差補償回路から漏れる直流電流はループフィ
ルタの抵抗のみを流れるので、チャージポンプが位相誤
差補償手段の漏れ電流を補償する必要がなくなり回路構
成が簡単になる。
【図１】 本発明の実施の形態１における周波数シンセ
サイザの構成を示す図である。
サイザの構成を示す図である。
【図２】 本発明の実施の形態１における位相誤差補償
回路とループフィルタの構成を示す図である。
回路とループフィルタの構成を示す図である。
【図３】 本発明の実施の形態１における位相誤差補償
回路の動作を示す時間波形を示す図である。
回路の動作を示す時間波形を示す図である。
【図４】 本発明の実施の形態２における周波数シンセ
サイザの構成を示す図である。
サイザの構成を示す図である。
【図５】 本発明の実施の形態２における位相誤差補償
回路とループフィルタの構成を示す図である。
回路とループフィルタの構成を示す図である。
【図６】 本発明の実施の形態２における位相誤差補償
回路の動作を示す時間波形を示す図である。
回路の動作を示す時間波形を示す図である。
【図７】 従来技術における周波数シンセサイザの構成
を示す図である。
を示す図である。
【図８】 従来技術における分周数切替回路の構成を示
す図である。
す図である。
【図９】 従来技術における周波数シンセサイザにおい
て分数数切替をすることにより発生する位相誤差と分周
数切換回路の動作を示す時間波形を示す図である。
て分数数切替をすることにより発生する位相誤差と分周
数切換回路の動作を示す時間波形を示す図である。
【図１０】 従来技術において分周数切替により発生す
る位相誤差によりチャージポンプ出力に表れる矩形波を
示す時間波形を示す図である。
る位相誤差によりチャージポンプ出力に表れる矩形波を
示す時間波形を示す図である。
【図１１】 従来技術において行われる位相誤差補償を
示す時間波形を示す図である。
示す時間波形を示す図である。
【図１２】 従来技術における位相誤差補償回路の構成
を示す図である。
を示す図である。
１ 水晶発振器、２ 基準分周器、３ 位相比較器、４
チャージポンプ、５ループフィルタ、６ ＶＣＯ、７
可変分周器、８ 分周数切替回路、９ 位相誤差補償
回路、１２ クロック発生回路、１００ コンデンサ
（容量値Ｃ１）、１０１ 抵抗（抵抗値Ｒ１）、１０２
抵抗（抵抗値Ｒ２）、１０３ 抵抗（抵抗値Ｒ３）、
１０４，１１４ トランジスタ、１０５ 抵抗（抵抗値
Ｒ４）、１０６ 抵抗（抵抗値Ｒ５）、１０７ コンデ
ンサ（容量値Ｃ２）、１０８ パルス幅調整回路、１０
９ アッテネータ、１１０ 出力バッファ、２００ 加
算器、２０１ レジスタ、２０２ 積分器、２０３ 加
算器
チャージポンプ、５ループフィルタ、６ ＶＣＯ、７
可変分周器、８ 分周数切替回路、９ 位相誤差補償
回路、１２ クロック発生回路、１００ コンデンサ
（容量値Ｃ１）、１０１ 抵抗（抵抗値Ｒ１）、１０２
抵抗（抵抗値Ｒ２）、１０３ 抵抗（抵抗値Ｒ３）、
１０４，１１４ トランジスタ、１０５ 抵抗（抵抗値
Ｒ４）、１０６ 抵抗（抵抗値Ｒ５）、１０７ コンデ
ンサ（容量値Ｃ２）、１０８ パルス幅調整回路、１０
９ アッテネータ、１１０ 出力バッファ、２００ 加
算器、２０１ レジスタ、２０２ 積分器、２０３ 加
算器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−51268（ＪＰ，Ａ) 特開 平９−162732（ＪＰ，Ａ) 欧州特許出願公開557799（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/23
Claims (4)
- 【請求項１】 基準発振器と、その基準発振器の出力を
分周し基準クロックを出力する基準分周器と、前記基準
クロックと異なるタイミングで発生された基準クロック
と同一の周波数を有するクロックで動作し、前記基準ク
ロックの整数倍の周期で分周数を切り替える分周数切替
手段と、電圧制御発振手段と、この電圧制御発振手段の
出力を前記分周数切替手段が与える分周数で分周する可
変分周手段と、前記基準クロックと前記可変分周手段の
出力信号の位相誤差を検出して出力する位相比較手段
と、前記位相比較手段の出力を入力とし、前記電圧制御
発振手段を制御する信号を出力するチャージポンプと、
前記チャージポンプの出力を平滑して前記電圧制御発振
手段を制御する信号を供給するループフィルタと、前記
分周数切替手段からの出力によって位相誤差を補償する
信号をループフィルタに供給する位相誤差補償手段とを
備えた周波数シンセサイザにおいて： 前記位相誤差補償手段は、前記分周数切替手段で発生す
る前記位相誤差のデータに従って矩形波を発生するパル
ス幅調整手段と、その振幅を減衰するアッテネータと、
そのアッテネータで減衰された矩形波をループフィルタ
に供給する出力バッファとを備え、前記ループフィルタ
は、抵抗とコンデンサの直列回路によって構成され、前
記チャージポンプの出力に前記コンデンサの一端が接続
され、前記コンデンサの他端が前記抵抗の一端に接続さ
れ、前記抵抗の他端がグラウンドに接続され、前記コン
デンサと前記抵抗を接続している接続点に前記位相誤差
補償手段からの出力が供給されることを特徴とする周波
数シンセサイザ。 - 【請求項２】 位相誤差補償手段中の出力バッファは、
ＰＮＰトランジスタと、そのＰＮＰトランジスタのエミ
ッタと電源間に接続された第１の抵抗および第２の抵
抗、そのＰＮＰトランジスタのベースと前記電源間に接
続された第３の抵抗およびコンデンサと、そのＰＮＰト
ランジスタのベースとグラウンド間に接続された第４の
抵抗から構成され、アッテネータの出力は前記第１の抵
抗と前記第２の抵抗の接続点に供給され、前記出力バッ
ファの出力は前記ＰＮＰトランジスタのコレクタから前
記ループフィルタに供給されることを特徴とする請求項
１記載の周波数シンセサイザ。 - 【請求項３】 基準発振器と、その基準発振器の出力を
分周し基準クロックを出力する基準分周器と、前記基準
クロックと異なるタイミングで発生された基準クロック
と同一の周波数を有するクロックで動作し、前記基準ク
ロックの整数倍の周期で分周数を切り替える分周数切替
手段と、電圧制御発振手段と、この電圧制御発振手段の
出力を前記分周数切替手段が与える分周数で分周する可
変分周手段と、前記基準クロックと前記可変分周手段の
出力信号の位相誤差を検出して出力する位相比較手段
と、前記位相比較手段の出力を入力とし、前記電圧制御
発振手段を制御する信号を出力するチャージポンプと、
前記チャージポンプの出力を平滑して前記電圧制御発振
手段を制御する信号を供給するループフィルタと、前記
分周数切替手段からの出力によって位相誤差を補償する
信号を前記ループフィルタに供給する位相誤差補償手段
とを備えた周波数シンセサイザにおいて： 前記位相誤差補償手段は、前記分周数切替手段で発生す
る前記位相誤差のデータに従って矩形波を発生するパル
ス幅調整手段と、その振幅を減衰するアッテネータと、
そのアッテネータで減衰された矩形波をループフィルタ
に供給する出力バッファとを備え、前記ループフィルタ
は、抵抗とコンデンサの直列回路によって構成され、前
記チャージポンプの出力に前記コンデンサの一端が接続
され、前記コンデンサの他端が前記抵抗の一端に接続さ
れ、前記抵抗の他端が前記電源に接続され、前記コンデ
ンサと前記抵抗を接続している接続点に前記位相誤差補
償手段からの出力が供給されることを特徴とする周波数
シンセサイザ。 - 【請求項４】 位相誤差補償手段中の出力バッファは、
ＮＰＮトランジスタと、そのＮＰＮトランジスタのエミ
ッタとグラウンド間に接続された第１の抵抗および第２
の抵抗、そのＮＰＮトランジスタのベースとグラウンド
間に接続された第３の抵抗およびコンデンサと、そのＮ
ＰＮトランジスタのベースと電源間に接続された第４の
抵抗から構成され、アッテネータの出力は前記第１の抵
抗と前記第２の抵抗の接続点に供給され、前記出力バッ
ファの出力は前記ＮＰＮトランジスタのコレクタから前
記ループフィルタに供給されることを特徴とする請求項
３記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17566997A JP3334565B2 (ja) | 1997-07-01 | 1997-07-01 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17566997A JP3334565B2 (ja) | 1997-07-01 | 1997-07-01 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1127144A JPH1127144A (ja) | 1999-01-29 |
| JP3334565B2 true JP3334565B2 (ja) | 2002-10-15 |
Family
ID=16000168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17566997A Expired - Fee Related JP3334565B2 (ja) | 1997-07-01 | 1997-07-01 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334565B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002027282A (ja) * | 2000-07-10 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
| JP4540247B2 (ja) * | 2001-04-13 | 2010-09-08 | 日本テキサス・インスツルメンツ株式会社 | Ｐｌｌ回路 |
| JP2007274081A (ja) * | 2006-03-30 | 2007-10-18 | Mitsubishi Electric Corp | 位相同期ループ形周波数シンセサイザ |
| KR100916641B1 (ko) | 2007-10-30 | 2009-09-08 | (주)카이로넷 | 오류 보상 회로 및 이를 포함하는 광대역 주파수 합성기 |
-
1997
- 1997-07-01 JP JP17566997A patent/JP3334565B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1127144A (ja) | 1999-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663415B2 (en) | Phase locked loop (PLL) method and architecture | |
| US7312663B2 (en) | Phase-locked loop having a bandwidth related to its input frequency | |
| US5774023A (en) | Adaptive phase locked loop system with charge pump having dual current output | |
| US7400696B2 (en) | Spread spectrum clock generator and method of generating spread spectrum clock | |
| JP3482711B2 (ja) | 温度補償機能を有するｎ分周周波数シンセサイザ | |
| JPS60203007A (ja) | 周波数変調回路 | |
| EP0897616A1 (en) | Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same | |
| JP2003517755A (ja) | スイッチトキャパシタ抵抗器を用いたｐｌｌループ・フィルタ | |
| WO1998057420A1 (en) | Apparatus and method for controlling spectrum of a signal | |
| KR101242670B1 (ko) | 시그마-델타 기반 위상 고정 루프 | |
| US6593783B2 (en) | Compensation circuit for fractional-N frequency PLL synthesizer | |
| JPH0473328B2 (ja) | ||
| US11152947B2 (en) | Feedback control for accurate signal generation | |
| JP4357674B2 (ja) | 周波数シンセサイザ | |
| JP3334565B2 (ja) | 周波数シンセサイザ | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| US20030085743A1 (en) | Phase locked loop circuit | |
| JP3923150B2 (ja) | 周波数シンセサイザ | |
| JP3001575B1 (ja) | クロックディザリング回路を用いたｐｌｌ回路 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ | |
| JP2907152B2 (ja) | Ｐｌｌ回路 | |
| Bayer et al. | A low noise CMOS frequency synthesizer with dynamic bandwidth control | |
| JP3379393B2 (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070802 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080802 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |