JP3326286B2 - Ｐｌｌ周波数シンセサイザ回路 - Google Patents
Ｐｌｌ周波数シンセサイザ回路Info
- Publication number
- JP3326286B2 JP3326286B2 JP23750794A JP23750794A JP3326286B2 JP 3326286 B2 JP3326286 B2 JP 3326286B2 JP 23750794 A JP23750794 A JP 23750794A JP 23750794 A JP23750794 A JP 23750794A JP 3326286 B2 JP3326286 B2 JP 3326286B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pll
- amplifier
- voltage
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ周波数シンセサ
イザ回路に係わり、ＶＣＯ回路に接続する増幅回路に関
する。
イザ回路に係わり、ＶＣＯ回路に接続する増幅回路に関
する。
【０００２】
【従来の技術】ＰＬＬ周波数シンセサイザ回路は、印加
電圧に比例した発振周波数信号を出力するＶＣＯ回路
と、ＶＣＯ回路の出力を分周するプログラマブルデバイ
ダ，基準周波数信号を分周するリファレンスデバイダ，
両デバイダの出力位相を比較する位相比較器よりなるＰ
ＬＬ回路と、このＰＬＬ回路の出力を入力しＶＣＯ回路
に電圧を印加するローパスフィルタとから構成される。
そして、ＶＣＯ回路とＰＬＬ回路の間には、ＰＬＬ回路
への入力信号レベルを所定レベル以上に確保するため、
通常、ＶＣＯ回路とＰＬＬ回路の間には、増幅回路が接
続されている。
電圧に比例した発振周波数信号を出力するＶＣＯ回路
と、ＶＣＯ回路の出力を分周するプログラマブルデバイ
ダ，基準周波数信号を分周するリファレンスデバイダ，
両デバイダの出力位相を比較する位相比較器よりなるＰ
ＬＬ回路と、このＰＬＬ回路の出力を入力しＶＣＯ回路
に電圧を印加するローパスフィルタとから構成される。
そして、ＶＣＯ回路とＰＬＬ回路の間には、ＰＬＬ回路
への入力信号レベルを所定レベル以上に確保するため、
通常、ＶＣＯ回路とＰＬＬ回路の間には、増幅回路が接
続されている。
【０００３】
【発明が解決しようとする課題】ところが、ＶＣＯ回路
の後段に接続される増幅回路は、周波数が高くなると出
力段のトランジスタの電流増幅度が低下するため、結果
として出力される発振振幅レベルは周波数に反比例する
ようになる。例えば、ＦＭラジオ受信機における増幅回
路の出力は、図５に示すように、その発振周波数が高く
なるとそれに伴って低下する傾向にある。
の後段に接続される増幅回路は、周波数が高くなると出
力段のトランジスタの電流増幅度が低下するため、結果
として出力される発振振幅レベルは周波数に反比例する
ようになる。例えば、ＦＭラジオ受信機における増幅回
路の出力は、図５に示すように、その発振周波数が高く
なるとそれに伴って低下する傾向にある。
【０００４】そこで、従来は、周波数が高くなって発振
振幅レベルが低下しても、ＰＬＬ回路の最低動作入力レ
ベルを満足するように、増幅回路の増幅度を全体的に大
きく設定していた。しかしながら、このような対処方法
では、周波数が低いときに発振振幅レベルが過大となっ
てしまい、このため、不要な高調波成分が発生して不要
輻射を増大させる原因となっていた。
振幅レベルが低下しても、ＰＬＬ回路の最低動作入力レ
ベルを満足するように、増幅回路の増幅度を全体的に大
きく設定していた。しかしながら、このような対処方法
では、周波数が低いときに発振振幅レベルが過大となっ
てしまい、このため、不要な高調波成分が発生して不要
輻射を増大させる原因となっていた。
【０００５】近年、ラジオ受信機では不要輻射の低減が
特に求められており、ＶＣＯ回路とＰＬＬ回路の配線を
極力短くする等の対策が行われているがそれにも限界が
あり、上記原因に基づき発生する不要輻射は大きな問題
となっていた。
特に求められており、ＶＣＯ回路とＰＬＬ回路の配線を
極力短くする等の対策が行われているがそれにも限界が
あり、上記原因に基づき発生する不要輻射は大きな問題
となっていた。
【０００６】
【課題を解決するための手段】本発明は、印加される電
圧に応じた発振周波数信号を出力するＶＣＯ回路と、該
ＶＣＯ回路の出力信号が入力されるＰＬＬ回路と、該Ｐ
ＬＬ回路の出力が印加され出力電圧を前記ＶＣＯ回路に
出力するローパスフィルタとを備えたＰＬＬシンセサイ
ザ回路において、前記ＶＣＯ回路とＰＬＬ回路との間
に、前記発振周波数に応じて増幅度が変化する増幅回路
を挿入して上記課題を解決するものである。
圧に応じた発振周波数信号を出力するＶＣＯ回路と、該
ＶＣＯ回路の出力信号が入力されるＰＬＬ回路と、該Ｐ
ＬＬ回路の出力が印加され出力電圧を前記ＶＣＯ回路に
出力するローパスフィルタとを備えたＰＬＬシンセサイ
ザ回路において、前記ＶＣＯ回路とＰＬＬ回路との間
に、前記発振周波数に応じて増幅度が変化する増幅回路
を挿入して上記課題を解決するものである。
【０００７】また、前記ＰＬＬ周波数シンセサイザ回路
は、更に、前記ＰＬＬ回路中に含まれるプログラマブル
デバイダに分周数を設定するためのコントローラを有
し、該コントローラは設定する分周数に対応するデータ
を出力し、前記増幅回路は、前記データを電圧もしくは
電流に変換する変換回路と、該変換回路からの出力に応
じて増幅度が変化する増幅器とよりなることを特徴とす
る。
は、更に、前記ＰＬＬ回路中に含まれるプログラマブル
デバイダに分周数を設定するためのコントローラを有
し、該コントローラは設定する分周数に対応するデータ
を出力し、前記増幅回路は、前記データを電圧もしくは
電流に変換する変換回路と、該変換回路からの出力に応
じて増幅度が変化する増幅器とよりなることを特徴とす
る。
【０００８】また、前記増幅回路は、前記ＶＣＯ回路に
印加される電圧を入力し、該入力電圧に応じて増幅度が
変化する増幅回路であることを特徴とする。また、前記
増幅回路は、前記ＶＣＯ回路に印加される電圧を比例し
た電流に変換する電圧電流変換回路と、該変換回路によ
って変換された電流を動作電流として入力する差動増幅
器とよりなることを特徴とする。
印加される電圧を入力し、該入力電圧に応じて増幅度が
変化する増幅回路であることを特徴とする。また、前記
増幅回路は、前記ＶＣＯ回路に印加される電圧を比例し
た電流に変換する電圧電流変換回路と、該変換回路によ
って変換された電流を動作電流として入力する差動増幅
器とよりなることを特徴とする。
【０００９】
【作用】ＶＣＯ回路後段の増幅回路の増幅度が一定の場
合は、発振周波数が高くなるとその発振振幅レベルが低
下していくが、本発明では、周波数が高くなるとそれに
応じて増幅度が大きくなり発振振幅レベルを増大させる
ように働くため、結果として発振振幅レベルはフラット
な特性となり、レベル低下が防止される。よって、従来
の如く、発振振幅レベルを全体的に高く設定しておく必
要がなくなり、低周波数領域での過大な振幅レベルの発
生をなくし、不要輻射が低減される。
合は、発振周波数が高くなるとその発振振幅レベルが低
下していくが、本発明では、周波数が高くなるとそれに
応じて増幅度が大きくなり発振振幅レベルを増大させる
ように働くため、結果として発振振幅レベルはフラット
な特性となり、レベル低下が防止される。よって、従来
の如く、発振振幅レベルを全体的に高く設定しておく必
要がなくなり、低周波数領域での過大な振幅レベルの発
生をなくし、不要輻射が低減される。
【００１０】
【実施例】図１は、本発明の一実施例の概略構成を示す
ブロック図であり、１は印加電圧に比例した発振周波数
信号を出力するＶＣＯ回路、２は、ＶＣＯ回路の出力ｆ
０を分周するプログラマブルデバイダ３，基準周波数信
号ｆｒを分周するリファレンスデバイダ４，両デバイダ
の出力位相を比較する位相比較器５よりなるＰＬＬＬＳ
Ｉにて構成されたＰＬＬ回路、６はＰＬＬ回路２の出力
を入力しＶＣＯ回路１に電圧ＶＴを印加するローパスフ
ィルタＬＰＦ、そして、７はＶＣＯ回路１とＰＬＬ回路
２の間に挿入され、ＶＣＯ回路１の出力信号を増幅する
増幅回路である。
ブロック図であり、１は印加電圧に比例した発振周波数
信号を出力するＶＣＯ回路、２は、ＶＣＯ回路の出力ｆ
０を分周するプログラマブルデバイダ３，基準周波数信
号ｆｒを分周するリファレンスデバイダ４，両デバイダ
の出力位相を比較する位相比較器５よりなるＰＬＬＬＳ
Ｉにて構成されたＰＬＬ回路、６はＰＬＬ回路２の出力
を入力しＶＣＯ回路１に電圧ＶＴを印加するローパスフ
ィルタＬＰＦ、そして、７はＶＣＯ回路１とＰＬＬ回路
２の間に挿入され、ＶＣＯ回路１の出力信号を増幅する
増幅回路である。
【００１１】本実施例では、増幅回路７は、ＶＣＯ回路
１への印加電圧ＶＴを入力し、この電圧ＶＴを電圧値に
比例した電流Ｉ２に変換する電圧電流変換回路８と、変
換された電流Ｉ２を動作電流として入力する増幅器９よ
り構成されている。電圧電流変換回路８及び増幅器９の
具体回路を、図３及び図４に各々示す。図３に示すよう
に、電圧電流変換回路８は、増幅器９の動作電流を制御
する回路であって、特性が同一なトランジスタＱ１，Ｑ
２、及び、抵抗，Ｒ２，Ｒ３からなるカレントミラー回
路にて実現される。そして、トランジスタＱ１のコレク
タに抵抗Ｒ１を介してＶＣＯ回路１への印加電圧ＶＴを
入力するようにしている。従って、トランジスタＱ１に
流れる電流Ｉ１は、ＶＴ／Ｒ１に比例することとなり、
且つ、電流Ｉ１とＩ２とは等しくなるため、電流Ｉ２も
ＶＴ／Ｒ１に比例することとなる。即ち、電流Ｉ２は、
ＶＣＯ回路１の発振周波数ｆ０が高くなればそれに伴っ
て増加するようになる。
１への印加電圧ＶＴを入力し、この電圧ＶＴを電圧値に
比例した電流Ｉ２に変換する電圧電流変換回路８と、変
換された電流Ｉ２を動作電流として入力する増幅器９よ
り構成されている。電圧電流変換回路８及び増幅器９の
具体回路を、図３及び図４に各々示す。図３に示すよう
に、電圧電流変換回路８は、増幅器９の動作電流を制御
する回路であって、特性が同一なトランジスタＱ１，Ｑ
２、及び、抵抗，Ｒ２，Ｒ３からなるカレントミラー回
路にて実現される。そして、トランジスタＱ１のコレク
タに抵抗Ｒ１を介してＶＣＯ回路１への印加電圧ＶＴを
入力するようにしている。従って、トランジスタＱ１に
流れる電流Ｉ１は、ＶＴ／Ｒ１に比例することとなり、
且つ、電流Ｉ１とＩ２とは等しくなるため、電流Ｉ２も
ＶＴ／Ｒ１に比例することとなる。即ち、電流Ｉ２は、
ＶＣＯ回路１の発振周波数ｆ０が高くなればそれに伴っ
て増加するようになる。
【００１２】増幅器９は、図４に示す差動増幅器構成で
あって、電圧電流変換回路８で得られた電流Ｉ２が差動
増幅器を構成するトランジスタＱ３及びＱ４の両エミッ
タに、動作電流として供給される。一方のトランジスタ
Ｑ３のベースには、ＶＣＯ回路１からの発振信号が入力
され、他方のトランジスタＱ４のベースには抵抗Ｒ４，
Ｒ５よりなる分割抵抗からの基準電圧が入力されている
ため、動作電流Ｉ２が増加するとこの差動増幅器の増幅
度が大きくなる。従って、発振周波数ｆ０が高くなると
差動増幅器９の増幅度は高くなる。
あって、電圧電流変換回路８で得られた電流Ｉ２が差動
増幅器を構成するトランジスタＱ３及びＱ４の両エミッ
タに、動作電流として供給される。一方のトランジスタ
Ｑ３のベースには、ＶＣＯ回路１からの発振信号が入力
され、他方のトランジスタＱ４のベースには抵抗Ｒ４，
Ｒ５よりなる分割抵抗からの基準電圧が入力されている
ため、動作電流Ｉ２が増加するとこの差動増幅器の増幅
度が大きくなる。従って、発振周波数ｆ０が高くなると
差動増幅器９の増幅度は高くなる。
【００１３】元々、動作電流が一定の場合は、差動増幅
器９から出力される振幅レベルは、図５に示すように、
周波数が高くなるとそれに伴って低くなる特性がある
が、この実施例における増幅器では、図６に示すよう
に、逆に、発振周波数が高くなればそれに伴って増幅度
が大きくなるよう制御されるので、図５に示す発振レベ
ルの低下は増幅度の増大によって相殺されることとな
り、結果として、増幅回路７の出力段では、図７に示す
ように、総合的な特性として発振振幅レベルは発振周波
数に対してフラットな特性となる。よって、このフラッ
トな一定値がＰＬＬ回路の最低動作レベルを満足するよ
うに設定しさえすればよく、低周波数領域でも過大な振
幅レベルになる恐れはなくなり、それに基づく不要輻射
の発生が抑制される。
器９から出力される振幅レベルは、図５に示すように、
周波数が高くなるとそれに伴って低くなる特性がある
が、この実施例における増幅器では、図６に示すよう
に、逆に、発振周波数が高くなればそれに伴って増幅度
が大きくなるよう制御されるので、図５に示す発振レベ
ルの低下は増幅度の増大によって相殺されることとな
り、結果として、増幅回路７の出力段では、図７に示す
ように、総合的な特性として発振振幅レベルは発振周波
数に対してフラットな特性となる。よって、このフラッ
トな一定値がＰＬＬ回路の最低動作レベルを満足するよ
うに設定しさえすればよく、低周波数領域でも過大な振
幅レベルになる恐れはなくなり、それに基づく不要輻射
の発生が抑制される。
【００１４】次に、図２を参照しながら、本発明の他の
実施例について説明する。先の実施例と異なる点は、電
圧電流変換回路８の入力電圧として、ＶＣＯ回路１へ印
加する電圧ＶＴを用いる代わりに、コントローラ１０か
ら出力されるデータに基づく電圧を用いる点である。Ｐ
ＬＬ回路２中のプルグラマブルデバイダ３へは、通常、
マイクロコンピュータにて構成されるコントローラ１０
から分周数Ｎが設定され、ＶＣＯ回路１はこの分周数Ｎ
に対応した周波数で発振動作を行う。従って、設定する
分周数Ｎに対応するデータＤＮを出力し、これをＤＡ変
換器１１でＤＡ変換した電圧を電圧電流変換回路８に印
加すれば、ＶＣＯ回路１の発振周波数に応じて増幅度を
変化させることができる。
実施例について説明する。先の実施例と異なる点は、電
圧電流変換回路８の入力電圧として、ＶＣＯ回路１へ印
加する電圧ＶＴを用いる代わりに、コントローラ１０か
ら出力されるデータに基づく電圧を用いる点である。Ｐ
ＬＬ回路２中のプルグラマブルデバイダ３へは、通常、
マイクロコンピュータにて構成されるコントローラ１０
から分周数Ｎが設定され、ＶＣＯ回路１はこの分周数Ｎ
に対応した周波数で発振動作を行う。従って、設定する
分周数Ｎに対応するデータＤＮを出力し、これをＤＡ変
換器１１でＤＡ変換した電圧を電圧電流変換回路８に印
加すれば、ＶＣＯ回路１の発振周波数に応じて増幅度を
変化させることができる。
【００１５】尚、このようなデジタルデータを用いて制
御するときは、第１実施例のときのように周波数に応じ
て連続的に増幅度を変化させてもよいが、その制御を簡
略化するため離散的なデータを用いて、発振周波数に応
じて段階的に増幅度を変化させるようにしてもよい。ま
た、上述の説明においては、発振周波数に比例して増幅
度を上げる例を示したが、仮に、増幅回路の元来の特性
が周波数に比例して振幅レベルが増大するような場合
は、増幅回路の増幅度を周波数に反比例して下げるよう
にすればよい。
御するときは、第１実施例のときのように周波数に応じ
て連続的に増幅度を変化させてもよいが、その制御を簡
略化するため離散的なデータを用いて、発振周波数に応
じて段階的に増幅度を変化させるようにしてもよい。ま
た、上述の説明においては、発振周波数に比例して増幅
度を上げる例を示したが、仮に、増幅回路の元来の特性
が周波数に比例して振幅レベルが増大するような場合
は、増幅回路の増幅度を周波数に反比例して下げるよう
にすればよい。
【００１６】
【発明の効果】本発明によれば、ＶＣＯ回路の後段に接
続する増幅回路から、ＶＣＯ回路の発振周波数によらず
一定の振幅レベルの信号を得られるようになり、このた
め、低周波数領域において過大な振幅レベルの信号が発
生しなくなり、不要輻射を低減できるようになる。
続する増幅回路から、ＶＣＯ回路の発振周波数によらず
一定の振幅レベルの信号を得られるようになり、このた
め、低周波数領域において過大な振幅レベルの信号が発
生しなくなり、不要輻射を低減できるようになる。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
【図３】実施例における電圧電流変換回路の具体回路図
である。
である。
【図４】実施例における増幅器の具体回路図である。
【図５】従来の増幅回路の出力周波数特性図である。
【図６】実施例における増幅器の増幅度の周波数特性図
である。
である。
【図７】実施例における増幅回路の出力総合周波数特性
図である。
図である。
１ ＶＣＯ回路 ２ ＰＬＬ回路 ３ プログラマブルデバイダ ６ ＬＰＦ ７ 増幅回路 ８ 電圧電流変換回路 ９ 増幅器 １０ コントローラ １１ ＤＡ変換回路
Claims (4)
- 【請求項１】 印加される電圧に応じた発振周波数信号
を出力するＶＣＯ回路と、該ＶＣＯ回路の出力信号が入
力されるＰＬＬ回路と、該ＰＬＬ回路の出力が印加され
出力電圧を前記ＶＣＯ回路に出力するローパスフィルタ
とを備えたＰＬＬ周波数シンセサイザ回路において、前
記ＶＣＯ回路とＰＬＬ回路との間に、前記発振周波数に
応じて増幅度が変化する増幅回路を挿入したことを特徴
とするＰＬＬ周波数シンセサイザ回路。 - 【請求項２】 前記ＰＬＬ周波数シンセサイザ回路は、
更に、前記ＰＬＬ回路中に含まれるプログラマブルデバ
イダに分周数を設定するためのコントローラを有し、該
コントローラは設定する分周数に対応するデータを出力
し、前記増幅回路は、前記データを電圧もしくは電流に
変換する変換回路と、該変換回路からの出力に応じて増
幅度が変化する増幅器とよりなることを特徴とする請求
項１記載のＰＬＬ周波数シンセサイザ回路。 - 【請求項３】 前記増幅回路は、前記ＶＣＯ回路に印加
される電圧を入力し、該入力電圧に応じて増幅度が変化
する増幅回路であることを特徴とする請求項１記載のＰ
ＬＬ周波数シンセサイザ回路。 - 【請求項４】 前記増幅回路は、前記ＶＣＯ回路に印加
される電圧を比例した電流に変換する電圧電流変換回路
と、該変換回路によって変換された電流を動作電流とし
て入力する差動増幅器とよりなることを特徴とする請求
項３記載のＰＬＬ周波数シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23750794A JP3326286B2 (ja) | 1994-09-30 | 1994-09-30 | Ｐｌｌ周波数シンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23750794A JP3326286B2 (ja) | 1994-09-30 | 1994-09-30 | Ｐｌｌ周波数シンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102664A JPH08102664A (ja) | 1996-04-16 |
| JP3326286B2 true JP3326286B2 (ja) | 2002-09-17 |
Family
ID=17016350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23750794A Expired - Fee Related JP3326286B2 (ja) | 1994-09-30 | 1994-09-30 | Ｐｌｌ周波数シンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326286B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3437894B2 (ja) * | 1996-07-01 | 2003-08-18 | 株式会社共立 | ブロワパイプへの消音装置の取付方法 |
| US6158082A (en) * | 1998-03-10 | 2000-12-12 | The Toro Company | Portable blower with blower tube noise reduction |
| US5979013A (en) * | 1998-03-10 | 1999-11-09 | The Toro Company | Portable blower with noise reduction |
| US7062229B2 (en) | 2002-03-06 | 2006-06-13 | Qualcomm Incorporated | Discrete amplitude calibration of oscillators in frequency synthesizers |
-
1994
- 1994-09-30 JP JP23750794A patent/JP3326286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08102664A (ja) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US7327179B2 (en) | Pulse generator, optical disk writer and tuner | |
| US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
| JPH0993125A (ja) | Ｐｌｌシンセサイザ回路 | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| JP2584322B2 (ja) | Ｆｍ変調回路の中心周波数安定化回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0616636B2 (ja) | Ｐｌｌ変調回路 | |
| US5483559A (en) | Phase-locked loop device, oscillator, and signal processor | |
| JPH11251902A (ja) | Ｐｌｌ回路 | |
| US20030003888A1 (en) | Arrangement for generating a decoder clock signal | |
| JPH0349473Y2 (ja) | ||
| JP3216610B2 (ja) | プログラマブル水晶発振器 | |
| JPH11177347A (ja) | チューナ装置 | |
| JP3184322B2 (ja) | Ｐｌｌ復調回路 | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| JP3038641B2 (ja) | 電力偏差補正方法及び電力偏差補正装置 | |
| JP2579260B2 (ja) | Ｐｌｌ周波数シンセサイザおよびチューナ | |
| JP2768013B2 (ja) | 分周器 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| US4918407A (en) | Oscillation circuit | |
| JP3433030B2 (ja) | ラジオ受信機 | |
| JPH1155109A (ja) | 電流源回路 | |
| JP2001044829A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |