JP2570864B2 - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2570864B2 JP2570864B2 JP1213605A JP21360589A JP2570864B2 JP 2570864 B2 JP2570864 B2 JP 2570864B2 JP 1213605 A JP1213605 A JP 1213605A JP 21360589 A JP21360589 A JP 21360589A JP 2570864 B2 JP2570864 B2 JP 2570864B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- current
- base
- connection point
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチヤージポンプ回路に関するものである。
チヤージポンプ回路はフエーズロツクドループ（以下
PLLと呼ぶ）回路の位相比較器の出力側に内蔵された回
路であつて、ループフイルター（ローパスフイルター）
を駆動する為の回路である。
PLLと呼ぶ）回路の位相比較器の出力側に内蔵された回
路であつて、ループフイルター（ローパスフイルター）
を駆動する為の回路である。
第３図を用いてPLL回路について説明する。PLL回路は
位相比較器（４）、ローパスフイルタ（30）、及び電圧
制御発振器（以下VCOと呼ぶ）（40）から成る。位相比
較器（20）は２つの入力信号A,Bの位相を比較し、その
差に応じた電流を出力するものである。ローパスフイル
タ（30）は位相比較器（20）の出力の雑音成分を除去す
るものである。VCO（40）はローパスフイルタ（30）の
出力電圧により発振周波数が変化する発振器であつて、
位相比較器（20）の一方の入力信号Ｂを出力する。位相
比較器（20）はデイジタル位相比較器（21）とチヤージ
ポンプ回路（22）から成る。
位相比較器（４）、ローパスフイルタ（30）、及び電圧
制御発振器（以下VCOと呼ぶ）（40）から成る。位相比
較器（20）は２つの入力信号A,Bの位相を比較し、その
差に応じた電流を出力するものである。ローパスフイル
タ（30）は位相比較器（20）の出力の雑音成分を除去す
るものである。VCO（40）はローパスフイルタ（30）の
出力電圧により発振周波数が変化する発振器であつて、
位相比較器（20）の一方の入力信号Ｂを出力する。位相
比較器（20）はデイジタル位相比較器（21）とチヤージ
ポンプ回路（22）から成る。
このチヤージポンプ回路（22）は出力Ｃに電流を吐き
出す定電流源（221）と、出力Ｃから電流を吸い込む定
電流源（222）を有し、第４図に示すように、２つの入
力信号Ａ、Ｂの位相差に応じた時間だけ定電流の吐き出
し又は吸い込みを行なう。
出す定電流源（221）と、出力Ｃから電流を吸い込む定
電流源（222）を有し、第４図に示すように、２つの入
力信号Ａ、Ｂの位相差に応じた時間だけ定電流の吐き出
し又は吸い込みを行なう。
従来のチヤージポンプ回路は第２図に示すような構成
を有する。この様な構成において、デジタル位相比較器
の出力が入力端子22,23に接続されるものとし、端子22
に“L"、端子23に“L"が入つた場合トランジスタ16,18
がONし、チヤージポンプの出力端子20には電流は出力さ
れない。入力端子22が“L"入力端子23が“H"の時、トラ
ンジスタ16,19がONし、チヤージポンプの出力は定電流
源９と同じ電流を吸い込む。入力端子22“H"入力端子23
“L"の時、チヤージポンプの出力端子20に定電流源９と
同じ電流を吐き出す。入力端子22,23が共に“H"の時、
トランジスタ17,19がONし、チヤージポンプ出力端子20
は電流は吸い込みも吐き出しもなされない。
を有する。この様な構成において、デジタル位相比較器
の出力が入力端子22,23に接続されるものとし、端子22
に“L"、端子23に“L"が入つた場合トランジスタ16,18
がONし、チヤージポンプの出力端子20には電流は出力さ
れない。入力端子22が“L"入力端子23が“H"の時、トラ
ンジスタ16,19がONし、チヤージポンプの出力は定電流
源９と同じ電流を吸い込む。入力端子22“H"入力端子23
“L"の時、チヤージポンプの出力端子20に定電流源９と
同じ電流を吐き出す。入力端子22,23が共に“H"の時、
トランジスタ17,19がONし、チヤージポンプ出力端子20
は電流は吸い込みも吐き出しもなされない。
従来のチヤージポンプ回路は以上のように構成されて
いたので、チヤージポンプに出力される電流が０の場
合、つまり、出力端子20に接続されるトランジスタ16及
び19のうちの一方のトランジスタがONし、他方のトラン
ジスタがOFFして、電源端子１から抵抗４、トランジス
タ８、トランジスタ16及び19のうちの一方のトランジス
タ、トランジスタ16及び19のうちの一方のトランジスタ
に接続されるトランジスタ14及び25の一方のトランジス
タ、トランジスタ14及び25の一方のトランジスタに接続
される抵抗15及び21の一方の抵抗を介して接地に、定電
流源９と同じ値の電流が流れるようにされる場合、PNP
トランジスタ８とNPNトランジスタ14,25とが導電型が異
なることによるのばらつき及びアーリー効果の違いによ
り、出力に電流が吐き出しあるいは吸い込みされてしま
い、PLLループとしてのジツタを大きくしてしまうとい
う問題点があつた。
いたので、チヤージポンプに出力される電流が０の場
合、つまり、出力端子20に接続されるトランジスタ16及
び19のうちの一方のトランジスタがONし、他方のトラン
ジスタがOFFして、電源端子１から抵抗４、トランジス
タ８、トランジスタ16及び19のうちの一方のトランジス
タ、トランジスタ16及び19のうちの一方のトランジスタ
に接続されるトランジスタ14及び25の一方のトランジス
タ、トランジスタ14及び25の一方のトランジスタに接続
される抵抗15及び21の一方の抵抗を介して接地に、定電
流源９と同じ値の電流が流れるようにされる場合、PNP
トランジスタ８とNPNトランジスタ14,25とが導電型が異
なることによるのばらつき及びアーリー効果の違いによ
り、出力に電流が吐き出しあるいは吸い込みされてしま
い、PLLループとしてのジツタを大きくしてしまうとい
う問題点があつた。
本発明は上記のような問題点を解決する為になされた
もので、追加する素子数が少なく、チヤージポンプ回路
のオフセツトを小さくできるとともに、安定なPLL回路
を構成する事の出来るチヤージポンプ回路を得る事を目
的とする。
もので、追加する素子数が少なく、チヤージポンプ回路
のオフセツトを小さくできるとともに、安定なPLL回路
を構成する事の出来るチヤージポンプ回路を得る事を目
的とする。
本発明はエミッタが抵抗30を介して電源端子１に接続
され、コレクタがコレクタ接続点に接続され、出力端子
20に所定の電流を吐き出すためPNPトランジスタ８のベ
ースが接続される第１のベース接続点にベースが接続さ
れ、PNPトランジスタ８と同じ値の電流が流れるように
されたPNPトランジスタ31と、コレクタが前記コレクタ
接続点に接続され、エミッタが抵抗33を介して接地さ
れ、出力端子20から所定の電流を吸い込むためのNPNト
ランジスタ14及び25のベースが接続される第２のベース
接続点にベースが接続されたNPNトランジスタ32とを設
け、さらに、コレクタがPNPトランジスタ８のエミッタ
に接続され、エミッタに定電圧が与えられるNPNトラン
ジスタ27と、コレクタがコレクタ接続点に接続され、エ
ミッタに定電圧が与えられ、ベースがNPNトランジスタ2
7のベース及びコレクタ接続点に接続されたNPNトランジ
スタ26と、コレクタがそれぞれNPNトランジスタ14及び2
5のエミッタに接続され、エミッタに定電圧が与えられ
るPNPトランジスタ29と、コレクタがコレクタ接続点に
接続され、エミッタに定電圧が与えられ、ベースがPNP
トランジスタ29のベース及びコレクタ接続点に接続され
たPNPトランジスタ28とを設けたものである。
され、コレクタがコレクタ接続点に接続され、出力端子
20に所定の電流を吐き出すためPNPトランジスタ８のベ
ースが接続される第１のベース接続点にベースが接続さ
れ、PNPトランジスタ８と同じ値の電流が流れるように
されたPNPトランジスタ31と、コレクタが前記コレクタ
接続点に接続され、エミッタが抵抗33を介して接地さ
れ、出力端子20から所定の電流を吸い込むためのNPNト
ランジスタ14及び25のベースが接続される第２のベース
接続点にベースが接続されたNPNトランジスタ32とを設
け、さらに、コレクタがPNPトランジスタ８のエミッタ
に接続され、エミッタに定電圧が与えられるNPNトラン
ジスタ27と、コレクタがコレクタ接続点に接続され、エ
ミッタに定電圧が与えられ、ベースがNPNトランジスタ2
7のベース及びコレクタ接続点に接続されたNPNトランジ
スタ26と、コレクタがそれぞれNPNトランジスタ14及び2
5のエミッタに接続され、エミッタに定電圧が与えられ
るPNPトランジスタ29と、コレクタがコレクタ接続点に
接続され、エミッタに定電圧が与えられ、ベースがPNP
トランジスタ29のベース及びコレクタ接続点に接続され
たPNPトランジスタ28とを設けたものである。
［作用］ 本発明にあっては、チャージポンプに出力される電流
を０とさせる場合、出力端子20に所定の電流を吐き出す
ためのPNPトランジスタ８と出力端子20から所定の電流
を吸い込むためのNPNトランジスタ14及び25のコレクタ
電流の差を、PNPトランジスタ31とNPNトランジスタ32の
コレクタ電流の差として検出し、PNPトランジスタ31の
コレクタ電流がNPNトランジスタ32のコレクタ電流より
多い場合、NPNトランジスタ26が導通してNPNトランジス
タ27にNPNトランジスタ26に流れる電流に見合った電流
をPNPトランジスタ８のエミッタ側から流させ、出力端
子20に電流が吐き出されるのを抑制し、NPNトランジス
タ32のコレクタ電流がPNPトランジスタ31のコレクタ電
流より多い場合、PNPトランジスタ28が導通してPNPトラ
ンジスタ29にPNPトランジスタ28に見合った電流をNPNト
ランジスタ14及び25のエミッタ側に流させ、出力端子20
から電流が吸い込まれるのを抑制し、チヤージポンプ回
路のオフセツト電流を小さくする。
を０とさせる場合、出力端子20に所定の電流を吐き出す
ためのPNPトランジスタ８と出力端子20から所定の電流
を吸い込むためのNPNトランジスタ14及び25のコレクタ
電流の差を、PNPトランジスタ31とNPNトランジスタ32の
コレクタ電流の差として検出し、PNPトランジスタ31の
コレクタ電流がNPNトランジスタ32のコレクタ電流より
多い場合、NPNトランジスタ26が導通してNPNトランジス
タ27にNPNトランジスタ26に流れる電流に見合った電流
をPNPトランジスタ８のエミッタ側から流させ、出力端
子20に電流が吐き出されるのを抑制し、NPNトランジス
タ32のコレクタ電流がPNPトランジスタ31のコレクタ電
流より多い場合、PNPトランジスタ28が導通してPNPトラ
ンジスタ29にPNPトランジスタ28に見合った電流をNPNト
ランジスタ14及び25のエミッタ側に流させ、出力端子20
から電流が吸い込まれるのを抑制し、チヤージポンプ回
路のオフセツト電流を小さくする。
以下、本発明の一実施例を図について説明する。第１
図は本発明の一実施例であるチヤージポンプ回路の構成
を示す回路図である。図において、１は電源端子、２〜
4,12,15,21,30,33は抵抗、５〜8,28,29,31はPNPトラン
ジスタ、９は定電流源、10,11,14,16〜19,25〜27,32はN
PNトランジスタ、13,34は定電圧源、20は出力端子、22,
23は入力端子、24は接地である。
図は本発明の一実施例であるチヤージポンプ回路の構成
を示す回路図である。図において、１は電源端子、２〜
4,12,15,21,30,33は抵抗、５〜8,28,29,31はPNPトラン
ジスタ、９は定電流源、10,11,14,16〜19,25〜27,32はN
PNトランジスタ、13,34は定電圧源、20は出力端子、22,
23は入力端子、24は接地である。
次に動作について説明する。
このように構成されたチャージポンプ回路においても
基本的な動作は第２図に示した従来のものと同様に動作
するものである。すなわち、入力端子22に“L"、入力端
子23に“L"入った場合、トランジスタ17及び19がOFF
し、トランジスタ16及び18がONし、出力端子20には電流
が出力されない。入力端子22に“L"、入力端子23に“H"
が入った場合、トランジスタ17及び18がOFFし、トラン
ジスタ16及び19がONし、出力端子20から定電流源９と同
じ電流値が吸い込まれる。入力端子22に“H"、入力端子
23に“L"が入った場合、トランジスタ16及び19がOFF
し、トランジスタ17及び19がOFFし、出力端子20に定電
流源９と同じ電流値が吐き出される。入力端子22に
“H"、入力端子23に“H"が入った場合、トランジスタ16
及び18がOFFし、トランジスタ17及び19がONし、出力端
子20には電流が出力されない。
基本的な動作は第２図に示した従来のものと同様に動作
するものである。すなわち、入力端子22に“L"、入力端
子23に“L"入った場合、トランジスタ17及び19がOFF
し、トランジスタ16及び18がONし、出力端子20には電流
が出力されない。入力端子22に“L"、入力端子23に“H"
が入った場合、トランジスタ17及び18がOFFし、トラン
ジスタ16及び19がONし、出力端子20から定電流源９と同
じ電流値が吸い込まれる。入力端子22に“H"、入力端子
23に“L"が入った場合、トランジスタ16及び19がOFF
し、トランジスタ17及び19がOFFし、出力端子20に定電
流源９と同じ電流値が吐き出される。入力端子22に
“H"、入力端子23に“H"が入った場合、トランジスタ16
及び18がOFFし、トランジスタ17及び19がONし、出力端
子20には電流が出力されない。
ところで、PNPトランジスタ８とNPNトランジスタ14及
び25とが導電型が異なることによるばらつき等により、
定電流源９に流れる電流値と同じ値が流れない場合が生
じ、出力端子20にオフセット電流が流れてしまう場合が
ある。
び25とが導電型が異なることによるばらつき等により、
定電流源９に流れる電流値と同じ値が流れない場合が生
じ、出力端子20にオフセット電流が流れてしまう場合が
ある。
しかるに、上記のように構成されたチャージポンプ回
路にあっては次のようにしてオフセット電流が自動的に
低減、補正されているものである。
路にあっては次のようにしてオフセット電流が自動的に
低減、補正されているものである。
例えば、PNPトランジスタ８のコレクタ電流がNPNトラ
ンジスタ14及び25のコレクタ電流より多い場合には、次
のようにして出力端子20にオフセット電流が流れること
を補正しているものである。
ンジスタ14及び25のコレクタ電流より多い場合には、次
のようにして出力端子20にオフセット電流が流れること
を補正しているものである。
すなわち、PNPトランジスタ８のコレクタ電流がNPNト
ランジスタ14及び25のコレクタ電流より多い場合は、同
様にPNPトランジスタ31のコレクタ電流がNPNトランジス
タ32のコレクタ電流より多くなる。その結果、PNPトラ
ンジスタ31のコレクタ電流とNPNトランジスタ32のコレ
クタ電流との差に相当する電流がダイオード接続された
NPNトランジスタ26を介して定電圧源34に流れる。NPNト
ランジスタ26に電流が流れることにより、NPNトランジ
スタ27に電流が流れ、PNPトランジスタ８のコレクタ電
流を減少させ、オフセット電流を自動的に低減させる。
ランジスタ14及び25のコレクタ電流より多い場合は、同
様にPNPトランジスタ31のコレクタ電流がNPNトランジス
タ32のコレクタ電流より多くなる。その結果、PNPトラ
ンジスタ31のコレクタ電流とNPNトランジスタ32のコレ
クタ電流との差に相当する電流がダイオード接続された
NPNトランジスタ26を介して定電圧源34に流れる。NPNト
ランジスタ26に電流が流れることにより、NPNトランジ
スタ27に電流が流れ、PNPトランジスタ８のコレクタ電
流を減少させ、オフセット電流を自動的に低減させる。
逆に、NPNトランジスタ14及び25のコレクタ電流がPNP
トランジスタ８のコレクタ電流より多い場合には、次の
ようにして出力端子20にオフセット電流が流れることを
補正しているものである。
トランジスタ８のコレクタ電流より多い場合には、次の
ようにして出力端子20にオフセット電流が流れることを
補正しているものである。
すなわち、NPNトランジスタ14及び25のコレクタ電流
がPNPトランジスタ８のコレクタ電流より多い場合は、
同様にNPNトランジスタ32のコレクタ電流がPNPトランジ
スタ31のコレクタ電流より多くなる。その結果、NPNト
ランジスタ32のコレクタ電流とPNPトランジスタ31のコ
レクタ電流との差に相当する電流がダイオード接続され
たPNPトランジスタ28を介してNPNトランジスタ32のコレ
クタに流れ込む。PNPトランジスタ28に電流が流れるこ
とにより、PNPトランジスタ29に電流が流れ、NPNトラン
ジスタ14及び25のコレクタ電流を減少させ、オフセット
電流を自動的に低減させる 〔発明の効果〕 以上のように本発明によれば、チヤージポンプ回路の
オフセツト電流を自動的に補正し、安定なPLL回路が得
られるという効果がある。
がPNPトランジスタ８のコレクタ電流より多い場合は、
同様にNPNトランジスタ32のコレクタ電流がPNPトランジ
スタ31のコレクタ電流より多くなる。その結果、NPNト
ランジスタ32のコレクタ電流とPNPトランジスタ31のコ
レクタ電流との差に相当する電流がダイオード接続され
たPNPトランジスタ28を介してNPNトランジスタ32のコレ
クタに流れ込む。PNPトランジスタ28に電流が流れるこ
とにより、PNPトランジスタ29に電流が流れ、NPNトラン
ジスタ14及び25のコレクタ電流を減少させ、オフセット
電流を自動的に低減させる 〔発明の効果〕 以上のように本発明によれば、チヤージポンプ回路の
オフセツト電流を自動的に補正し、安定なPLL回路が得
られるという効果がある。
第１図は本発明の一実施例によるチヤージポンプ回路の
構成を示す回路図、第２図は従来のチヤージポンプ回路
の構成を示す回路図、第３図はチヤージポンプ回路が使
用されるPLL回路の構成を示すブロツク図、第４図は、
第３図の位相比較器の動作を説明するためのタイムチヤ
ートである。 １……電源端子、2,3,4,12,33,15,21,30……抵抗、5,6,
7,31,8,28,29……PNPトランジスタ、10,11,32,14,25,2
6,27,16,17,18,19……NPNトランジスタ、９……定電流
源、13,34……定電圧源、22,23……入力端子、20……出
力端子、24……接地。 、お、図中、同一符号は同一、または相当部分を示す。
構成を示す回路図、第２図は従来のチヤージポンプ回路
の構成を示す回路図、第３図はチヤージポンプ回路が使
用されるPLL回路の構成を示すブロツク図、第４図は、
第３図の位相比較器の動作を説明するためのタイムチヤ
ートである。 １……電源端子、2,3,4,12,33,15,21,30……抵抗、5,6,
7,31,8,28,29……PNPトランジスタ、10,11,32,14,25,2
6,27,16,17,18,19……NPNトランジスタ、９……定電流
源、13,34……定電圧源、22,23……入力端子、20……出
力端子、24……接地。 、お、図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】エミッタが第１の抵抗（４）を介して電源
端子（１）に接続され、コレクタが出力端子（20）に接
続され、ベースが第１のベース接続点に接続された第１
のPNPトランジスタ（８）と、 第１の入力信号に応答してオンオフする第１のスイッチ
ング手段（16）（17）と、 コレクタがこの第１のスイッチング手段を介して前記出
力端子に接続され、エミッタが第２の抵抗（15）を介し
て接地され、ベースが第２のベース接続点に接続された
第１のNPNトランジスタ（14）と、 第２の入力信号に応答してオンオフする第２のスイッチ
ング手段（18）（19）と、 コレクタがこの第２のスイッチング手段を介して前記出
力端子に接続され、エミッタが第３の抵抗（21）を介し
て接地され、ベースが前記第２のベース接続点に接続さ
れた第２のNPNトランジスタ（25）とを有するチャージ
ポンプ回路において、 エミッタが第４の抵抗（30）を介して前記電源端子に接
続され、コレクタがコレクタ接続点に接続され、ベース
が前記第１のベース接続点に接続された第２のPNPトラ
ンジスタ（31）と、 コレクタが前記コレクタ接続点に接続され、エミッタが
第５の抵抗（33）を介して接地され、ベースが前記第２
のベース接続点に接続された第３のNPNトランジスタ（3
2）と、 コレクタが前記第１のPNPトランジスタのエミッタに接
続され、エミッタに定電圧が与えられる第４のNPNトラ
ンジスタ（27）と、 コレクタが前記コレクタ接続点に接続され、エミッタに
前記定電圧が与えられ、ベースが前記第４のNPNトラン
ジスタのベース及び前記コレクタ接続点に接続された第
５のNPNトランジスタ（26）と、 コレクタがそれぞれ前記第１及び第２のNPNトランジス
タのエミッタに接続され、エミッタに前記定電圧が与え
られる第３のPNPトランジスタ（29）と、 コレクタが前記コレクタ接続点に接続され、エミッタに
前記定電圧が与えられ、ベースが前記第３のPNPトラン
ジスタのベース及び前記コレクタ接続点に接続された第
４のPNPトランジスタ（28）とを設けたことを特徴とす
るチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213605A JP2570864B2 (ja) | 1989-08-19 | 1989-08-19 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213605A JP2570864B2 (ja) | 1989-08-19 | 1989-08-19 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377426A JPH0377426A (ja) | 1991-04-03 |
| JP2570864B2 true JP2570864B2 (ja) | 1997-01-16 |
Family
ID=16641951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213605A Expired - Lifetime JP2570864B2 (ja) | 1989-08-19 | 1989-08-19 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570864B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139341B2 (en) | 2006-05-31 | 2012-03-20 | Soshin Electric Co., Ltd. | Film capacitor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126318A (ja) * | 1986-11-17 | 1988-05-30 | Nec Corp | チヤ−ジポンプ回路 |
-
1989
- 1989-08-19 JP JP1213605A patent/JP2570864B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377426A (ja) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2113762C (en) | High speed and low drift charge pump circuit | |
| US5039889A (en) | Phase comparison circuit | |
| EP0223259A1 (en) | Current output circuit | |
| JP4065423B2 (ja) | チャージポンプ、クロック再生回路及びレシーバー | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| JPH114164A (ja) | 周波数シンセサイザの周波数制御ループでの使用が意図されたチャージポンプ回路、集積回路およびラジオ波受信機 | |
| US5357220A (en) | Emitter-coupled oscillator with differential switching control | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JP2743133B2 (ja) | 位相検出器 | |
| JP4294243B2 (ja) | 時間的遅延の短い周波数比較装置 | |
| JP3239357B2 (ja) | チャージポンプ回路 | |
| US4791325A (en) | Class B clamp circuit | |
| US2915636A (en) | Frequency detector | |
| JP2000200111A (ja) | 加速されたスイッチングのための制御電流源 | |
| US6462593B2 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| US4349756A (en) | Phase detector with low offsets | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US4704586A (en) | Bipolar bandwidth switch for use in a phase-locked loop | |
| JPH0519321B2 (ja) | ||
| JP3928834B2 (ja) | Ｐｌｌ回路 | |
| JPS63126318A (ja) | チヤ−ジポンプ回路 | |
| KR100520135B1 (ko) | 등가가변저항기회로 | |
| JP2573172B2 (ja) | 電圧制御発振器 |