JPH0377426A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JPH0377426A JPH0377426A JP1213605A JP21360589A JPH0377426A JP H0377426 A JPH0377426 A JP H0377426A JP 1213605 A JP1213605 A JP 1213605A JP 21360589 A JP21360589 A JP 21360589A JP H0377426 A JPH0377426 A JP H0377426A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- current
- transistor
- charge pump
- pnp transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003503 early effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
大発明はチャージポンプ回路に関するものである。
チャージポンプ回路は７エーズロ・ツクドループ（以下
ＰＬＬと呼ぶ）回路の位相比較器の出力側に内蔵された
回路であって、ループフィルター（ローパスフィルター
）を駆動する為の回路である。
ＰＬＬと呼ぶ）回路の位相比較器の出力側に内蔵された
回路であって、ループフィルター（ローパスフィルター
）を駆動する為の回路である。
第３図を用いてＰＬＬ回路ｔこついて説明する。
ＰＬＬ回路は位相比較器（ホ）、ローパスフィルタω、
及び電圧制御発振器（以下ＶＣＯと呼ぶ）船から成る。
及び電圧制御発振器（以下ＶＣＯと呼ぶ）船から成る。
位相比較器（１）は２つの入力信号Ａ、Ｂの位相を比較
し、その差Ｉこ応じた電流を出力するものである。ロー
パスフィル々■は位相比較器（１）の出力の雑音成分を
除去するものである。ＶＣＯ（至）はローパスフィルタ
■の出力電圧により発振周波数が変化する発振器であっ
て５位相比較器ωの一方の入力網＠Ｂを出力する。位相
比較器勾はディジタル位相比較器のとチャージポンプ回
路のから成る。
し、その差Ｉこ応じた電流を出力するものである。ロー
パスフィル々■は位相比較器（１）の出力の雑音成分を
除去するものである。ＶＣＯ（至）はローパスフィルタ
■の出力電圧により発振周波数が変化する発振器であっ
て５位相比較器ωの一方の入力網＠Ｂを出力する。位相
比較器勾はディジタル位相比較器のとチャージポンプ回
路のから成る。
このチャージポンプ回路のは出力Ｃに電流を吐へ出す定
電流源（２２１）と、出力Ｃから電流を吸い込む定電流
源（２２２）を有し、第４図に示すように、２つの入力
信号Ａ、Ｈの位相差に応じた時間だけ定電流の吐き出し
又は吸い込みを行なう。
電流源（２２１）と、出力Ｃから電流を吸い込む定電流
源（２２２）を有し、第４図に示すように、２つの入力
信号Ａ、Ｈの位相差に応じた時間だけ定電流の吐き出し
又は吸い込みを行なう。
従来のチャージポンプ回路は第２図に示すような構成を
有する。この様な構成において、デジタル位相比較器の
出力が入力端子２２ 、２３に接続されるものとし、端
子２２＃ζ″″Ｌｎ、端子２３にＬ”が入りた場合トラ
ンジスタ１６ 、１８がＯＮシーチャージポンプの出力
端子２０には電流は出力されない。入力端子２２がＮＬ
１１入力端子２３が′Ｈ”の時、トランジスタ３６ 、
１９がＯＮシーチャージポンプの出力は定電流源９と局
じ電流を吸い込む。入力端子２２″′Ｈ”入力端子２３
″’Ｌ”の時、チャージポンプの出力端子２０１で定電
流源９と同じ電流を吐き出す。入力端子２２ 、２３が
共Ｉζ“Ｈ”の時、トランジス々１７．１９がＯＮシ、
チャージポンプ出力端子２０は電流は吸い込みも吐き出
しもｆｌされない。
有する。この様な構成において、デジタル位相比較器の
出力が入力端子２２ 、２３に接続されるものとし、端
子２２＃ζ″″Ｌｎ、端子２３にＬ”が入りた場合トラ
ンジスタ１６ 、１８がＯＮシーチャージポンプの出力
端子２０には電流は出力されない。入力端子２２がＮＬ
１１入力端子２３が′Ｈ”の時、トランジスタ３６ 、
１９がＯＮシーチャージポンプの出力は定電流源９と局
じ電流を吸い込む。入力端子２２″′Ｈ”入力端子２３
″’Ｌ”の時、チャージポンプの出力端子２０１で定電
流源９と同じ電流を吐き出す。入力端子２２ 、２３が
共Ｉζ“Ｈ”の時、トランジス々１７．１９がＯＮシ、
チャージポンプ出力端子２０は電流は吸い込みも吐き出
しもｆｌされない。
従来のチャージポンプ回路は以上のようｌこ構成されて
いたので、チャージポンプに出力される電流が００場合
、ＰＮ′Ｐトランジスタ８とＮ′ＰＮトランジスタ１４
、１５のばらつき及びアーリー効果の違いにより、出
力に電流が吐き出しあるいは吸い込みされてしまい、Ｐ
ＬＬループとしてのジッタを大きくしてしまうという問
題点があった。
いたので、チャージポンプに出力される電流が００場合
、ＰＮ′Ｐトランジスタ８とＮ′ＰＮトランジスタ１４
、１５のばらつき及びアーリー効果の違いにより、出
力に電流が吐き出しあるいは吸い込みされてしまい、Ｐ
ＬＬループとしてのジッタを大きくしてしまうという問
題点があった。
本発明は上記のような問題点を解決する為になされたも
ので、追加する素子数が少Ｕ＜−チャージポンプ回路の
オフセ・ソトを小さくできるとともに、安定Ｕ ＰＬＬ
回路を構成する事の出来るチャージポンプ回路を得る事
を目的とする。
ので、追加する素子数が少Ｕ＜−チャージポンプ回路の
オフセ・ソトを小さくできるとともに、安定Ｕ ＰＬＬ
回路を構成する事の出来るチャージポンプ回路を得る事
を目的とする。
本発明はＰＮＰ トランジスタ３１のコレクタにコレク
タ、ベースが接続されたＮＰＮ トランジスタ２６と、
ベースが共通でエミツタが共ｌζ定電圧源３４１こ接続
され、コレクタが出力に電流を吐き出すＰＮＰＴｒ８の
エミツタに接続されたＮＰＮ トランジスタ２７と。
タ、ベースが接続されたＮＰＮ トランジスタ２６と、
ベースが共通でエミツタが共ｌζ定電圧源３４１こ接続
され、コレクタが出力に電流を吐き出すＰＮＰＴｒ８の
エミツタに接続されたＮＰＮ トランジスタ２７と。
同じ＜ ＰＮＰ トランジスタ３１のコレクタにコレク
タ。
タ。
ベースカ接続されたＰＮＰ トランジスタ２Ｂと、ベー
スが共通でエミツタが共Ｉζ定電圧源３４に接続され。
スが共通でエミツタが共Ｉζ定電圧源３４に接続され。
コレクタが出力から電流を吸い込むＮＰＮトランジスタ
１４ 、２５のエミッタに接続されたＰＮＰ トランジ
スタ２９とを備えたものである。
１４ 、２５のエミッタに接続されたＰＮＰ トランジ
スタ２９とを備えたものである。
本発明１こ係るチャージポンプ回路はＰＮＰトランジス
タ３１とＮＰＮ ト”ｙンジスタ３２のコレクタ電流の
差を検出し、出力に電流を吐き出し、吸い込みを行なう
ＰＮＰ トランジスタ８、ＮＰＮ トランジスタ１４゜
２５に帰還する事により、チャージポンプ回路のオフセ
゛ソト電流を小さくする。
タ３１とＮＰＮ ト”ｙンジスタ３２のコレクタ電流の
差を検出し、出力に電流を吐き出し、吸い込みを行なう
ＰＮＰ トランジスタ８、ＮＰＮ トランジスタ１４゜
２５に帰還する事により、チャージポンプ回路のオフセ
゛ソト電流を小さくする。
以下１本発明の一実施例を図について説明する。
第１図は本発明の一実施例であるチャージポンプ回路の
構成を示す回路図である。図において、１はＷｌ源端子
、２〜４．１２，１５，２１．３０．３３は抵抗、５〜
８．２８，２９．３１はＰＮＰトランジスタ、９は定電
流源、１０ 、１１ 、１４ 、１６〜１９．２５〜２
７ 、３２はＮＰＮトランジスタ、１３ 、３４は定電
圧源、２０は出力端子、２２ 、２３は入力端子、２４
は接地である。
構成を示す回路図である。図において、１はＷｌ源端子
、２〜４．１２，１５，２１．３０．３３は抵抗、５〜
８．２８，２９．３１はＰＮＰトランジスタ、９は定電
流源、１０ 、１１ 、１４ 、１６〜１９．２５〜２
７ 、３２はＮＰＮトランジスタ、１３ 、３４は定電
圧源、２０は出力端子、２２ 、２３は入力端子、２４
は接地である。
次に動作について説明する。
例えばＰＮＰ トランジスタ３１．８のコレクタ電流が
、 ＮＰＮ トランジスタ３２ 、１４ 、２５のコレ
クタ電流より多い場合、出力端子２０４ζは吐き出し電
流が流れ、ループのオフセ・ソトとなってしまう。
、 ＮＰＮ トランジスタ３２ 、１４ 、２５のコレ
クタ電流より多い場合、出力端子２０４ζは吐き出し電
流が流れ、ループのオフセ・ソトとなってしまう。
上記の場合、ＰＮＰトランジスタ３１のコレクタ電位が
上昇し、 ＮＰＮ トランジスタ２６がＯＮＬ、、 一
定の電流をＮＰＮ トランジスタ２７のコレクタｌこ流
すことにより、ＰＮＰトランジスタ８のコレクタ電流を
減少させる様ｌζ動作する。
上昇し、 ＮＰＮ トランジスタ２６がＯＮＬ、、 一
定の電流をＮＰＮ トランジスタ２７のコレクタｌこ流
すことにより、ＰＮＰトランジスタ８のコレクタ電流を
減少させる様ｌζ動作する。
逆に、ＰＮＰ トランジスタ３１．８のコレクタ電流が
、ＮＰＮトランジスタ３２ 、１４ 、２５のコレクタ
電流より多い場合、出力２０には吸い込み電流が流れ、
ＰＬＬループのオフセ・ソトとなってしまう。
、ＮＰＮトランジスタ３２ 、１４ 、２５のコレクタ
電流より多い場合、出力２０には吸い込み電流が流れ、
ＰＬＬループのオフセ・ソトとなってしまう。
上記の場合、 ＰＮＰ トランジスタ３】のコレクタの
電位は定電圧源３４より下がり、 ＰＮＰ ト”７ンジ
スタ２ＢがＯＮシ、一定の電流をＰＮＰ ｈランジメタ
２９のコレクタＩこ流し、ＮＰＮ トランジスタＴ４
、２５のコレクタ電流を減少させる様に動作する。
電位は定電圧源３４より下がり、 ＰＮＰ ト”７ンジ
スタ２ＢがＯＮシ、一定の電流をＰＮＰ ｈランジメタ
２９のコレクタＩこ流し、ＮＰＮ トランジスタＴ４
、２５のコレクタ電流を減少させる様に動作する。
以上のように本発明によれば、チャージポンプ回路のオ
フセット電流を自動的ｉこ補正し、安定なＰＬＬ回路が
得られるという効果がある。
フセット電流を自動的ｉこ補正し、安定なＰＬＬ回路が
得られるという効果がある。
第１図は本発明の一実施例によるチャージポンプ回路の
構成を示す回路図、第２図は従来のチャージポンプ回路
の構成を示す回路図、第３図はチャージポンプ回路が使
用されるＰＬＬ回路の構成を示すプロ・ツク図、第４図
は、第３図の位相比較器の動作を説明するためのタイム
チャートである。 １・・・電源端子、２ 、３ 、４．１２，３３，１５
，２１ 。 ３０・・・抵抗、５ 、６ 、７．３１．８．２８．２
９・・・ＰＮＰ トランジスタ、１０ 、 ＋１ 、３
２ 、１４ 、２５ 、２６ 、２７ 、１６ 。 １７ 、１８ 、１９・・・ＮＰＮ トランジスタ、９
・・・定電流源、１３．３４・・・定電圧源、２２ 、
２３・・・入力端子、２０・・・出力端子、２４・・・
接地。 なお、図中、同一符号は同一 または相当部分を示す。
構成を示す回路図、第２図は従来のチャージポンプ回路
の構成を示す回路図、第３図はチャージポンプ回路が使
用されるＰＬＬ回路の構成を示すプロ・ツク図、第４図
は、第３図の位相比較器の動作を説明するためのタイム
チャートである。 １・・・電源端子、２ 、３ 、４．１２，３３，１５
，２１ 。 ３０・・・抵抗、５ 、６ 、７．３１．８．２８．２
９・・・ＰＮＰ トランジスタ、１０ 、 ＋１ 、３
２ 、１４ 、２５ 、２６ 、２７ 、１６ 。 １７ 、１８ 、１９・・・ＮＰＮ トランジスタ、９
・・・定電流源、１３．３４・・・定電圧源、２２ 、
２３・・・入力端子、２０・・・出力端子、２４・・・
接地。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- エミツタが第１の抵抗（４）を介して電源（１）に接続
され、コレクタが出力端子（２０）に接続された第１の
ＰＮＰトランジスタ（８）と、コレクタが第１の入力信
号に応答してオンオフする第１のスイッチング手段（１
６）、（１７）を介して、前記出力端子に接続され、エ
ミッタが第２の抵抗（１５）を介して接地された第１の
ＮＰＮトランジスタ（１４）と、コレクタが第２の入力
信号に応答してオンオフする第２のスイッチング手段（
１８）、（１９）を介して前記出力端子に接続されエミ
ツタが第３の抵抗（２１）を介して接地された第２のＮ
ＰＮトランジスタ（２５）とを有するチャージポンプ回
路において、コレクタが前記第１のＰＮＰトランジスタ
（８）のエミッタに接続され、エミッタが定電圧（３４
）に接続された第３のＮＰＮトランジスタ（２７）と、
コレクタ、ベースが前記第３のトランジスタ（２７）の
ベースと第２のＰＮＰトランジスタ（３１）のコレクタ
に接続された、第４のＮＰＮトランジスタ（２６）と、
コレクタがそれぞれ前記第１、第２のトランジスタ（１
４）、（２５）のエミツタに接続され、エミッタが定電
圧（３４）に接続された第３のＰＮＰトランジスタ（２
９）とコレクタ、ベースが前記第３のＰＮＰトランジス
タ（２９）に接続され、エミツタが定電圧（３４）に接
続された第４のＰＮＰトランジスタ（２８）と、コレク
タが前記第４のＮＰＮトランジスタ（２６）のコレクタ
及び、第２のＰＮＰトランジスタ（３１）のコレクタ及
び、第４のＰＮＰトランジスタ（２８）に接続された第
５のＮＰＮトランジスタ（３２）を有する事を特徴とす
るチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213605A JP2570864B2 (ja) | 1989-08-19 | 1989-08-19 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1213605A JP2570864B2 (ja) | 1989-08-19 | 1989-08-19 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377426A true JPH0377426A (ja) | 1991-04-03 |
| JP2570864B2 JP2570864B2 (ja) | 1997-01-16 |
Family
ID=16641951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1213605A Expired - Lifetime JP2570864B2 (ja) | 1989-08-19 | 1989-08-19 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570864B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139341B2 (en) | 2006-05-31 | 2012-03-20 | Soshin Electric Co., Ltd. | Film capacitor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126318A (ja) * | 1986-11-17 | 1988-05-30 | Nec Corp | チヤ−ジポンプ回路 |
-
1989
- 1989-08-19 JP JP1213605A patent/JP2570864B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126318A (ja) * | 1986-11-17 | 1988-05-30 | Nec Corp | チヤ−ジポンプ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139341B2 (en) | 2006-05-31 | 2012-03-20 | Soshin Electric Co., Ltd. | Film capacitor |
| JP4917092B2 (ja) * | 2006-05-31 | 2012-04-18 | 双信電機株式会社 | フィルムコンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2570864B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS639409B2 (ja) | ||
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| JP4065423B2 (ja) | チャージポンプ、クロック再生回路及びレシーバー | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| JPH0377426A (ja) | チャージポンプ回路 | |
| US5103123A (en) | Phase detector having all NPN transistors | |
| JP2001230668A (ja) | 位相比較回路およびｐｌｌ回路 | |
| KR960010852B1 (ko) | 위상 고정 루프 | |
| JP2743133B2 (ja) | 位相検出器 | |
| EP1196997B1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| JPH09298462A (ja) | Ｐｌｌ回路 | |
| US4704586A (en) | Bipolar bandwidth switch for use in a phase-locked loop | |
| EP0255826B1 (en) | Balanced differential load | |
| JP2940761B2 (ja) | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 | |
| JPH04207320A (ja) | チャージポンプ回路 | |
| JP3586973B2 (ja) | スイッチング回路 | |
| JPS63126318A (ja) | チヤ−ジポンプ回路 | |
| EP0940921A2 (en) | A noise-reducing method for charge pump phase-locked loops | |
| JPH09321592A (ja) | 位相比較回路 | |
| JPH08265144A (ja) | 発振回路 | |
| JPH08167844A (ja) | 電圧制御発振器およびｐｌｌ用ｉｃならびにｐｌｌ回路 | |
| JPS60183818A (ja) | 発振周波数制御回路 | |
| JPH0153806B2 (ja) | ||
| JPS59202713A (ja) | 波形整形回路 | |
| JPS62165437A (ja) | チヤ−ジポンプ回路 |