JPH04207320A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JPH04207320A JPH04207320A JP2338728A JP33872890A JPH04207320A JP H04207320 A JPH04207320 A JP H04207320A JP 2338728 A JP2338728 A JP 2338728A JP 33872890 A JP33872890 A JP 33872890A JP H04207320 A JPH04207320 A JP H04207320A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- input
- pump circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003503 early effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、フェーズロックドループ回路のチャージポ
ンプ回路に関し、特にそのオフセット電流の抑制を図っ
たものに関するものである。
ンプ回路に関し、特にそのオフセット電流の抑制を図っ
たものに関するものである。
一般にチャージポンプ回路は、フェーズドロックドルー
プ（以下ＰＬＬと呼ぶ）回路の位相比較器の出力側に内
蔵された回路であって、ループフィルタ（以下ＬＰＦと
呼ぶ）を駆動するために設けられている回路である。第
５図は従来のこの種のＰＬＬ回路のブロック構成を示す
。以下、この第５図を参照してＰＬＬ回路について説明
する。
プ（以下ＰＬＬと呼ぶ）回路の位相比較器の出力側に内
蔵された回路であって、ループフィルタ（以下ＬＰＦと
呼ぶ）を駆動するために設けられている回路である。第
５図は従来のこの種のＰＬＬ回路のブロック構成を示す
。以下、この第５図を参照してＰＬＬ回路について説明
する。
ＰＬＬ回路は位相比較器４０．チャージポンプ回路５０
．ローパスフィルタ６０．電圧制御発振器（以下■ＣＯ
と称す）７０からなっており、位相比較器４０は２つの
入力信号Ａ、 Ｂの位相を比較し、その差に応じた位
相信号を出力し、チャージポンプ回路５０により位相信
号に応じた電流を出力する。ローパスフィルタ６０はチ
ャージポンプ回路５０の出力の雑音成分を除去するもの
である。ＶＣＯ７０はローパスフィルタ６０の出力電圧
により発振周波数か変化する発振器で、位相比較器４０
の一方の入力信号Ｂを出力する。チャージポンプ回路５
０は出力Ｃに電流を吐き出す定電流源５１と、電流を吸
い込む定電流源５２の２つの定電流源を有し、第６図の
ように２つの入力信号Ａ、 Ｂの位相差に応じた時間
たけ定電流の吐き出しまたは吸い込みを行う。
．ローパスフィルタ６０．電圧制御発振器（以下■ＣＯ
と称す）７０からなっており、位相比較器４０は２つの
入力信号Ａ、 Ｂの位相を比較し、その差に応じた位
相信号を出力し、チャージポンプ回路５０により位相信
号に応じた電流を出力する。ローパスフィルタ６０はチ
ャージポンプ回路５０の出力の雑音成分を除去するもの
である。ＶＣＯ７０はローパスフィルタ６０の出力電圧
により発振周波数か変化する発振器で、位相比較器４０
の一方の入力信号Ｂを出力する。チャージポンプ回路５
０は出力Ｃに電流を吐き出す定電流源５１と、電流を吸
い込む定電流源５２の２つの定電流源を有し、第６図の
ように２つの入力信号Ａ、 Ｂの位相差に応じた時間
たけ定電流の吐き出しまたは吸い込みを行う。
また第３図はチャージポンプ回路５０の回路構成を示す
。図において、ディジタル位相比較器４０の出力か端子
３３〜３６に接続されるとし、入力１下端子３３には入
力ｕｐ端子３４への反転信号が、入力ｄｏｗｎ端子３５
には入力ｄ□ｗＨ端子３６の反転信号かそれぞれ入力さ
れる。
。図において、ディジタル位相比較器４０の出力か端子
３３〜３６に接続されるとし、入力１下端子３３には入
力ｕｐ端子３４への反転信号が、入力ｄｏｗｎ端子３５
には入力ｄ□ｗＨ端子３６の反転信号かそれぞれ入力さ
れる。
次に動作について説明する。入力ｕｐ端子３４に“Ｈ”
、入力ｄｏｗｎ端子３６に”Ｌ”か入力された場合、ト
ランジスタ２３はオンし、２２はオフする。よってトラ
ンジスタ３１はＯＮＬ、またトランジスタ３０はオフす
るのて、トランジスタ３１はＣＰｏｕ ｔ ３に電流を
出力する。また人力ｕｐ端子３４に”Ｌ” 、入力ｄｏ
ｗｎ端子３６に“Ｈ”が入力された場合、トランジスタ
２２はＯＮし、トランジスタ３０かオンする。（ヘラン
ジスタ２２によりエミッタ電流を引き抜かれることによ
りトランジスタ３Ｉはオフするので、トランジスタ３０
によりＣＰｏυｔ３より電流か吸い込まれる。さらに入
力ｕｐ端端一−３４，入力３ ｏ ｗ ｎ端子３６がと
もに“１．”のときトランジスタ３１゜３０がともにオ
フするので、ＣＰｏｕｔ３には電流は流れない。また人
力ｕｐｐ子３４．入力ｄ。
、入力ｄｏｗｎ端子３６に”Ｌ”か入力された場合、ト
ランジスタ２３はオンし、２２はオフする。よってトラ
ンジスタ３１はＯＮＬ、またトランジスタ３０はオフす
るのて、トランジスタ３１はＣＰｏｕ ｔ ３に電流を
出力する。また人力ｕｐ端子３４に”Ｌ” 、入力ｄｏ
ｗｎ端子３６に“Ｈ”が入力された場合、トランジスタ
２２はＯＮし、トランジスタ３０かオンする。（ヘラン
ジスタ２２によりエミッタ電流を引き抜かれることによ
りトランジスタ３Ｉはオフするので、トランジスタ３０
によりＣＰｏυｔ３より電流か吸い込まれる。さらに入
力ｕｐ端端一−３４，入力３ ｏ ｗ ｎ端子３６がと
もに“１．”のときトランジスタ３１゜３０がともにオ
フするので、ＣＰｏｕｔ３には電流は流れない。また人
力ｕｐｐ子３４．入力ｄ。
ｗｎ端子３６がともに“Ｈ”のどき）−ランジスタ３１
、．３０はともにＯＮするか、電流は等しく設定されて
いるので、ＣＰｏｕｔ３には電流は出力されない。
、．３０はともにＯＮするか、電流は等しく設定されて
いるので、ＣＰｏｕｔ３には電流は出力されない。
従来のチャージポンプ回路は、以上のように構成されて
いるので、２つの入力がともに“Ｈ”のとき上記チャー
ジポンプ回路の出力信号−を出力する２つの出力トラン
ジスタの電流のはらつきおよびアーリー効果の違いによ
りオフセット電流か発生し、Ｐｌ、Ｌループとしてのシ
ックを態化させてしまうという問題点かあった。
いるので、２つの入力がともに“Ｈ”のとき上記チャー
ジポンプ回路の出力信号−を出力する２つの出力トラン
ジスタの電流のはらつきおよびアーリー効果の違いによ
りオフセット電流か発生し、Ｐｌ、Ｌループとしてのシ
ックを態化させてしまうという問題点かあった。
この発明は、上記のような問題点を解消するためになさ
第１たものて、オフセラ１−電流か発生しないチャージ
ポンプ回路を得ることを目的とする。
第１たものて、オフセラ１−電流か発生しないチャージ
ポンプ回路を得ることを目的とする。
二の発明に係るチャージポンプ回路は、ディジタル位相
比較器からの入力ｕｐ端子、入力ｃ１．ｏｗｎ端子の信
号により、スイッチング動作を行う２つのＮ Ｐ Ｎ
ｔ−ランジスタと、その出力をレベルシ検出し、その出
力により吸い込み用出力トランジスタを制御するトラン
ジスタをスイッチングさせるトランジスタと、また上記
出力により吐き出し用出力トランジスタを制御する、入
力ｕｐ端子の信号との論理和を構成する２つのトランジ
スタとを設け、上記２つの出力トランジスタがともにＯ
Ｎする状態をなくすようにしたものである。
比較器からの入力ｕｐ端子、入力ｃ１．ｏｗｎ端子の信
号により、スイッチング動作を行う２つのＮ Ｐ Ｎ
ｔ−ランジスタと、その出力をレベルシ検出し、その出
力により吸い込み用出力トランジスタを制御するトラン
ジスタをスイッチングさせるトランジスタと、また上記
出力により吐き出し用出力トランジスタを制御する、入
力ｕｐ端子の信号との論理和を構成する２つのトランジ
スタとを設け、上記２つの出力トランジスタがともにＯ
Ｎする状態をなくすようにしたものである。
ことを検出し、その出力により２つの出力用トランジス
タを制御するようにしたので、上記２つの出力トランジ
スタがともにＯＮする状態をなくすことかでき、オフセ
ット電流か発生しないようにすることかてきる。
タを制御するようにしたので、上記２つの出力トランジ
スタがともにＯＮする状態をなくすことかでき、オフセ
ット電流か発生しないようにすることかてきる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるチャージポンプ回路の
回路構成を示す。図において、トランジスタ、抵抗１０
〜１８は入力ｕｐ端子３４．入力ｄｏｗｎ端子３６がと
もに“Ｈ”になったときを検出するための回路であり、
［・ランジスタ２１゜２８はその信号を受けて従来のチ
ャージポンプ回路５０の出力トランジスタ３１．２６を
カットオフさせるための回路である。
回路構成を示す。図において、トランジスタ、抵抗１０
〜１８は入力ｕｐ端子３４．入力ｄｏｗｎ端子３６がと
もに“Ｈ”になったときを検出するための回路であり、
［・ランジスタ２１゜２８はその信号を受けて従来のチ
ャージポンプ回路５０の出力トランジスタ３１．２６を
カットオフさせるための回路である。
また第２図は本発明の一実施例によるチャージポンプ回
路の動作を示すタイミングチャート図である。
路の動作を示すタイミングチャート図である。
次に動作について説明する。ここで入力υｐ端子３４．
入力ａｏｗｎ端子３６がともに“Ｈ”である場合以外の
動作は、従来例と同様のため省略する。従って、入力ｕ
ｐｐ子３４．入力ｄ ｏｗｎ端子３６がともに“Ｈ”で
あるとする。このときトランジスタ１０．１１はともに
オフし、トランジスタ１３のエミッタ電位はＨとなる。
入力ａｏｗｎ端子３６がともに“Ｈ”である場合以外の
動作は、従来例と同様のため省略する。従って、入力ｕ
ｐｐ子３４．入力ｄ ｏｗｎ端子３６がともに“Ｈ”で
あるとする。このときトランジスタ１０．１１はともに
オフし、トランジスタ１３のエミッタ電位はＨとなる。
これによりトランジスタ２１はオンし、抵抗６の電圧降
下によりトランジスタ３１はオフする。またｌ・ランジ
スタ２８はオンし、トランジスタ２６はオフするので、
トランジスタ３０には電流は流れない。
下によりトランジスタ３１はオフする。またｌ・ランジ
スタ２８はオンし、トランジスタ２６はオフするので、
トランジスタ３０には電流は流れない。
よってトランジスタ３１．３０かオフすることによりＣ
Ｐｏｕｔ３には電流は流れずオフセットは発生しない。
Ｐｏｕｔ３には電流は流れずオフセットは発生しない。
このように上記実施例ては、ディジタル位相比較器から
の入力ｕｐ端子３４．入力ｄｏｗｎ端子３６信号より、
スイッチング動作を行う２つのＮＰＮトランジスタ１０
．１１と、その出力をレベルシフトするＮＰＮ）ランジ
スタ１３および抵抗１４．１８により入力ｕｐ端子３４
．入力ｄｏｗｎ端子３６信号がともにハイであることを
検出し、その出力により吸い込み用出力トランジスタ３
０を制御するトランジスタ２６をスイッチングさせるト
ランジスタ２８と、また上記出力により吐き出し用出力
トランジスタ３１を制御する、入力Ｕｐ端子の信号との
論理和を構成する２つのトランジスタ２１．２２とを設
けたので、チャージポンプ回路のオフセットをなくすこ
とかでき、安定で精度のよいＰ Ｌ Ｌ回路か得られる
。
の入力ｕｐ端子３４．入力ｄｏｗｎ端子３６信号より、
スイッチング動作を行う２つのＮＰＮトランジスタ１０
．１１と、その出力をレベルシフトするＮＰＮ）ランジ
スタ１３および抵抗１４．１８により入力ｕｐ端子３４
．入力ｄｏｗｎ端子３６信号がともにハイであることを
検出し、その出力により吸い込み用出力トランジスタ３
０を制御するトランジスタ２６をスイッチングさせるト
ランジスタ２８と、また上記出力により吐き出し用出力
トランジスタ３１を制御する、入力Ｕｐ端子の信号との
論理和を構成する２つのトランジスタ２１．２２とを設
けたので、チャージポンプ回路のオフセットをなくすこ
とかでき、安定で精度のよいＰ Ｌ Ｌ回路か得られる
。
なお、上記実施例ではバイポーラ）・ランジスタで構成
された場合について説明したか、ＭＯ３Ｉ−ランジスタ
で構成されてもよく、上記実施例と同様の効果を奏する
。
された場合について説明したか、ＭＯ３Ｉ−ランジスタ
で構成されてもよく、上記実施例と同様の効果を奏する
。
以上のように、この発明に係るチャージポンプ回路によ
れは、２つの入力端子がともにハイになったことを検出
して、このときチャージポンプ回路をの出力信号を出力
する２つの出力をカットオフするように構成したので、
チャージポンプ回路のオフセットをなくすことかでき、
安定で精度のよいＰ Ｌ Ｌ回路か得られる効果かある
。
れは、２つの入力端子がともにハイになったことを検出
して、このときチャージポンプ回路をの出力信号を出力
する２つの出力をカットオフするように構成したので、
チャージポンプ回路のオフセットをなくすことかでき、
安定で精度のよいＰ Ｌ Ｌ回路か得られる効果かある
。
第１図はこの発明の一実施例によるチャージポンプ回路
の構成を示す回路図、第２図はこの発明の一実施例によ
るチャージポンプ回路の動作を示すタイミングチャート
図、第３図は従来例によるチャージポンプ回路の構成を
示す図、第４図は従来例によるチャージポンプ回路のタ
イミングチャー４図、第５図はＰＬＬ回路の構成を示す
ブロック図、第６図はＰＬＬ回路の動作を示すタイミン
グチャート図である。 図において、１は電源、２，５１．５２は定電流源、３
はＣＰｏｕｔ端子、４〜７． １４． １８゜１９．２
５．２７は抵抗、８〜１３． １．６． ２０〜２４，
２６．２８〜３２．３７はトランジスタ、１５は定電圧
源、３３〜３６は入力端子、４０はディジタル位相比較
器、５０はチャージポンプ回路、６０はローパスフィル
タ、７０は電圧制御発振器、８０は接地である。 なお図中同一符号は同−又は相当部分を示す。
の構成を示す回路図、第２図はこの発明の一実施例によ
るチャージポンプ回路の動作を示すタイミングチャート
図、第３図は従来例によるチャージポンプ回路の構成を
示す図、第４図は従来例によるチャージポンプ回路のタ
イミングチャー４図、第５図はＰＬＬ回路の構成を示す
ブロック図、第６図はＰＬＬ回路の動作を示すタイミン
グチャート図である。 図において、１は電源、２，５１．５２は定電流源、３
はＣＰｏｕｔ端子、４〜７． １４． １８゜１９．２
５．２７は抵抗、８〜１３． １．６． ２０〜２４，
２６．２８〜３２．３７はトランジスタ、１５は定電圧
源、３３〜３６は入力端子、４０はディジタル位相比較
器、５０はチャージポンプ回路、６０はローパスフィル
タ、７０は電圧制御発振器、８０は接地である。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）フェーズドロックドループ回路の位相比較器の出
力側に設けられ、ループフィルタを駆動するチャージポ
ンプ回路において、 ２つの入力端子がともにハイになったことを検出する手
段と、 該検出手段の出力によりチャージポンプ回路の出力信号
を出力する２つの出力トランジスタをカットオフさせる
手段とを備えたことを特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338728A JPH04207320A (ja) | 1990-11-29 | 1990-11-29 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2338728A JPH04207320A (ja) | 1990-11-29 | 1990-11-29 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04207320A true JPH04207320A (ja) | 1992-07-29 |
Family
ID=18320906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2338728A Pending JPH04207320A (ja) | 1990-11-29 | 1990-11-29 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04207320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130565A (en) * | 1998-03-24 | 2000-10-10 | Mitsubishi Denki Kabushiki Kaisha | Charge pump circuit, PLL circuit, and pulse-width modulation circuit |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6177426A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 位相比較回路 |
| JPS6427317A (en) * | 1987-07-23 | 1989-01-30 | Pioneer Electronic Corp | Phase comparing circuit |
| JPH02164128A (ja) * | 1988-12-17 | 1990-06-25 | Hitachi Ltd | 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法 |
-
1990
- 1990-11-29 JP JP2338728A patent/JPH04207320A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6177426A (ja) * | 1984-09-25 | 1986-04-21 | Sony Corp | 位相比較回路 |
| JPS6427317A (en) * | 1987-07-23 | 1989-01-30 | Pioneer Electronic Corp | Phase comparing circuit |
| JPH02164128A (ja) * | 1988-12-17 | 1990-06-25 | Hitachi Ltd | 位相同期回路およびこれに用いるチャージポンプならびに位相同期回路の運転方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130565A (en) * | 1998-03-24 | 2000-10-10 | Mitsubishi Denki Kabushiki Kaisha | Charge pump circuit, PLL circuit, and pulse-width modulation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
| EP0085615B1 (en) | Phase-locked loop circuit | |
| JP3119205B2 (ja) | Ｐｌｌ回路 | |
| US6873669B2 (en) | Clock signal reproduction device | |
| JPH11510664A (ja) | 高速及び高精度の位相ロックループ | |
| JPH07202690A (ja) | クロック信号発生回路 | |
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| KR100346674B1 (ko) | 클럭 재생장치 | |
| JPH07143002A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH04507333A (ja) | 位相検波器 | |
| US6940323B2 (en) | Phase locked loop circuit with an unlock detection circuit and a switch | |
| US7042261B2 (en) | Differential charge pump and phase locked loop having the same | |
| JPH04207320A (ja) | チャージポンプ回路 | |
| JP3080007B2 (ja) | Ｐｌｌ回路 | |
| JP2745531B2 (ja) | Ｐｌｌに使用され，１対の信号間の位相関係を示す信号を与える回路 | |
| JP2743133B2 (ja) | 位相検出器 | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP3417734B2 (ja) | 周波数シンセサイザ及び周波数シンセサイズ方法 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JP2570864B2 (ja) | チャージポンプ回路 | |
| EP1196997A1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| JP2752812B2 (ja) | ステレオ復調装置 | |
| JPS6321392B2 (ja) | ||
| JPH05276031A (ja) | 周波数シンセサイザ | |
| KR20000022898A (ko) | Ｐｌｌ회로 |