JPS62165437A - チヤ−ジポンプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の背景と目的コ 本発明はチャージポンプ回路に係り、特に位相比較器の
出力パルスから電圧制御発振器（以下ＶＣＯと略す）を
制御するために必要な電圧を安定に発生させるのに好適
な電流切換回路からなるチャージポンプ回路に関するも
のである。

ＰＬＬ（ｐｈａｓｅ　　１−ｏｃｋｅｄ　　Ｌｏｏｐ）
をデータ伝送のタンミング抽出に使用した場合の従来の
ブロック図を第２図に、タイムチャートを第３図に示す
。第２図において、データＡが入力された位相比較器３
１からは、タロツクＢどの位相差がパルス幅の差に対応
した出力Ｃ，Ｄが得られる。出力Ｃ，Ｄはループの応答
を決定する抵抗３２゜３４、コンデンサ３３．３５およ
びオペアンプ３６より構成されたループフィルタに入り
、ＶＣ０３７を制御する電圧を作り出す。ＶＣＯ３７の
出力は、分周器３８により分周され、位相比較器３１に
入力し、データＡとクロックＢの位相が所定の関係にな
るように制御する。

次に、第３図に示したタイムチャートを参照して動作を
詳しく説明する。第３図のタイムチャートのＡ、Ｂ、Ｃ
，Ｄはそれぞれ第２図中のＡ、Ｂ。

Ｃ，Ｄに対応している。また、第３図（ａ　）はクロッ
クの位相がデータに対して進んでいる場合、（ｂ　）は
一致している場合を示１゜位相比較器３１はデータＡの
立ち上り時点ｔ１からクロックＢの立ち上り時点ｔ２ま
で「Ｈ」となるパルスＣとパルスＣの立ち下り時点から
クロックＢのパルス幅と等しいパルスＤとを発生する。

データＡとクロックＢの位相が合っているときは、第３
図（ｂ）に示すようにクロックＢとパルスＣのパルス幅
は一致するが、クロックＢの位相が進むと、第３図（ａ
　）に示すようにパルスＣのパルス幅がクロックＢのパ
ルス幅より狭くなり、逆にクロックＢの位相が遅れると
、パルスＣのパルス幅が拡大される。したがって、クロ
ックＢとパルスＣのパルス幅の差がデータＡとクロック
Ｂとの位相差に対応している。ＶＣＯ３７を制御するに
は、このパルス幅の差を電圧に変換する回路が重要にな
る。ところで、第２図ではこれを差動型のアンプ３ｂに
よって実現している。

しかし、この回路では次のような問題がある。

第４図は第２図のアンプ３６周辺の信号のタイムチャー
トで、第４図のＣ，Ｄ、Ｅ、Ｆ、Ｇは第２図のＣ，Ｄ、
Ｅ、Ｆ、Ｇに対応している。この回路ではローパスフィ
ルタによって高周波を除去した後で増幅する構成となっ
ているが、信号Ｅ、Ｆは第４図に示すように時間的にず
れた波形となるため、これをアンプ３６で増幅すると、
信号Ｇに示す波形となり、ＶＣＯ３７を制御するために
は、さらにローパスフィルタが必要になる。しかし、ロ
ーパスフィルムの時定数は、ＰＬＬのループ特性を決定
する重要なパラメータであり、自由に選ぶことができず
、安定なＶＣＯ３７の＄り御が困難になる。

本発明は上記に鑑みてなされたもので、その目的とする
ところは、位相比較器の出力パルスから電圧制御発成器
を制御するために必要な電圧を安定に発生することがで
きるチャージポンプ回路を提供することにある。

［発明の概要］ 本発明の特徴は、定電流源を構成するＰＮＰトランジス
タとこのＰＮＰｔ−ランジスタのコレクタに共通エミッ
タが接続されたＰＮＰトランジスタ対とよりなる第１の
差動対と、定電流源を構成するＮＰＮトランジスタとこ
のＮＰＮトランジスタのコレクタに共通エミッタが接続
されたＮＰＮトランジスタ対とよりなる第２の差動対と
、上記各定電流源を構成する上記ＰＮＰトランジスタと
上記ＮＰＮトランジスタの電流が等しくなるようにする
電流バイアス回路とを備え、上記ＰＮＰトランジスタ対
の一方のトランジスタと上記ＮＰＮトランジスタ対の一
方のトランジスタのコレクタとを接続した共通コレクタ
から出力を取り出す構成とした点にある。

［実施例コ 以下本発明を第１図に示した実施例を用いて詳細に説明
する。

第１図は本発明のチャージポンプ回路の一実施例を示す
回路図である。本発明においては、第１図に示すように
、ＰＮＰトランジスタからなる第１の差動対１と、ＮＰ
ＮＩ−ランジスタからなる第２の差動対２および両差動
対の動作電流を決定する電流バイアス回路３とから回路
を構成してあり、４はローパスフィルタで、ＰＬＬのル
ープフィルタを構成している。

電流バイアス回路３のＰＮＰトランジスタ１４とＮＰＮ
トランジスタ２５は、それぞれ差動対１の定電流源を構
成するＰＮＰトランジスタ１３と差動対２の定電流源を
構成するＮＰＮＩ−ランジスタ２２のベースとベースを
接続してあり、いわゆるカレン１−ミラー回路を構成す
ることにより、トランジスタ１４．２５，１３，２２．
抵抗１１゜１２．２３，２４．２６を流れる電流が等し
くなるように設定しである。また、Ｂ、Ｂ′、Ｃ。

Ｃ′は第３図のＢ、Ｃに対応した信号があり、Ｂ′、Ｃ
′はその基準となる電圧であるが、それぞれＢ、Ｃの逆
相信号としである（Ｂ、ＣのｒＨＪ、ｒＬＪＬノベの中
間値でもよい）。

いま、上記定電流源の電流をＩＯとし、ＰＮＰトランジ
スタ１６．ＮＰＮトランジスタ２１がともにオフの状態
を考える。このとき、定電流源の電流ｉｏは、Ｐ　Ｎ　
Ｐ　＋−ランジスタ１３．１５．抵抗１８を介してアー
スへ流れ、他方の定電流源の電流は抵抗１９．ＮＰＮト
ランジスタ２０，２２゜抵抗２３を介してＶＥＥへ流れ
る。トランジスタ１６．２１はオフであるから、出力イ
ンピーダンスは高く、電流は流れない。ここで、クロッ
クＢがｒＨＪ、Ｃ−がｒＬＪになると、トランジスタ１
６のみオンするので、電流はトランジスタ１３゜１６を
介して抵抗２７へ流れ込むので、出力ＯＵＴの電位は上
昇する。次に、ＢがｌＪ、Ｃが「Ｈゴに変わると、トラ
ンジスタ１６はオフ。

トランジスタ２１はオンとなるので、電流は抵抗２７、
トランジスタ２１．２２を介して吸い出され、出力ＯＵ
Ｔの電位は低下する。すなわち、第１図に示す回路は、
Ｂ、Ｃのオンに対応して電流の注入、吸い出しを行う回
路といえる。しかも、両者の絶対値は等しく、方向のみ
異なるので、出力ＯＵＴの電位は、Ｂ、ＣがｒＨＪにな
っている時間をｔＢ、ｔｃとすると、Ｉｏ（ｔｓ　　ｔ
ｃ）Ｒ（Ｒは抵抗２７の抵抗値）で表わされる。すなわ
ち、ＢとＣのパルス幅の差に比例した電圧が発生する。

上記した本発明の実施例によれば、 （＋）　　Ｐ　Ｎ　Ｐ　トランジスタ１３〜１６とＮＰ
Ｎトランジスタ２０〜２２．２５による対称な回路構成
であるから、トランジスタ対の特性が等しくしやすいＩ
Ｃ化に最適である。

（２）　　従来のようにローパスフィルタを複数挿入す
る必要がない。

（３）出力電圧はＩｏ　　（ｔａ−ｔｃ）Ｒで定まるか
ら、Ｉｏの値を制御することにより電圧変化幅（利得に
相当）を容易に変更できる。

という利点がある。

なお、抵抗２７は電流を電圧に変換するためのものであ
るから、抵抗２７を削除すると、電流を制御する回路と
して使用できる。

また、抵抗１１，１２．２３．２４はカレントミラー回
路の電流を調整するためのものであり、すべて同一電流
とするならばなくともよい。ただし、この場合にはＰＮ
Ｐトランジスタ、ＮＰＮトランジスタの特性が完全に同
じであるという条件が必要である。

Ｆ発明の効果コ 以上説明したように、本発明によれば、位相比較器の出
力パルスから電圧制御発振器を制御するために必要な電
圧を安定に発生することができ、しかも、ＩＣ化に最適
であるという効果がある。

【図面の簡単な説明】

第１図は本発明のチャージポンプ回路の一実施例を示す
回路図、第２図は従来のＰＬＬをデータ伝送のタイミン
グ抽出に使用した場合のブロック図、第３図は第２図の
各部信号のタイムチャート、第４図は第２図のアンプ周
辺の信号のタイムチャートである。 １：ＰＮＰｔ−ランジスタによる差動対、２：ＮＰＮト
ランジスタによる差動対、３：電流バイアス回路、４：
ローパスフィルタ、１１．１２，１８．１９．２３，２
４，２６゜２７：抵抗、 １３〜１６：ＰＮＰｔ−ランジスタ、 ２０〜２２，２５：ＮＰＮトランジスタ。 代理人　弁理士　佐　藤　不二雄 φ℃ 覚　２−　図 メ　＋　５ ０−ハブ−ジー一へｆ

Claims (1)

【特許請求の範囲】
1. （１）定電流源を構成するＰＮＰトランジスタと該ＰＮ
   Ｐトランジスタのコレクタに共通エミッタが接続された
   ＰＮＰトランジスタ対とよりなる第１の差動対と、定電
   流源を構成するＮＰＮトランジスタと該ＮＰＮトランジ
   スタのコレクタに共通エミッタが接続されたＮＰＮトラ
   ンジスタ対とよりなる第２の差動対と、前記各定電流源
   を構成する前記ＰＮＰトランジスタと前記ＮＰＮトラン
   ジスタの電流が等しくなるようにする電流バイアス回路
   とを備え、前記ＰＮＰトランジスタ対の一方のトランジ
   スタのコレクタと前記ＮＰＮトランジスタ対の一方のト
   ランジスタのコレクタとを接続した共通コレクタから出
   力を取り出す構成としたことを特徴とするチャージポン
   プ回路。