JP2987974B2 - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JP2987974B2 JP2987974B2 JP3068115A JP6811591A JP2987974B2 JP 2987974 B2 JP2987974 B2 JP 2987974B2 JP 3068115 A JP3068115 A JP 3068115A JP 6811591 A JP6811591 A JP 6811591A JP 2987974 B2 JP2987974 B2 JP 2987974B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- phase
- circuit
- locked loop
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/06—Angle-modulation recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00123—Avoiding variations of delay due to integration tolerances
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change
Description
【０００１】
【産業上の利用分野】本発明は、入力信号の位相に同期
追従したクロックを生成する位相同期回路に関し、特
に、位相同期特性に優れ、ハード・ディスク・システム
等におけるゾーン・ビット・レコーディング（Zone Bit
Recording）に適用可能な位相同期回路に関する。
追従したクロックを生成する位相同期回路に関し、特
に、位相同期特性に優れ、ハード・ディスク・システム
等におけるゾーン・ビット・レコーディング（Zone Bit
Recording）に適用可能な位相同期回路に関する。
【０００２】
【従来の技術】従来、磁気ディスク装置などのデータセ
パレータや周波数逓倍回路等に幅広く利用される位相同
期回路の構成は、図７に示すように、基準信号たる入力
信号ＳINの位相と電圧制御発振器40の発振出力Ｖ
OUT （発振周波数ｆOSC ）の位相とを比較し、遅れ位相
差検出信号Ｑ1 及び進み位相差検出信号Ｑ2 を出力する
位相比較器10と、遅れ位相差検出信号Ｑ1 及び進み位相
差検出信号Ｑ2 を基にループフィルタ30のキャパシタＣ
F に対して充放電電流を供給するチャージポンプ20と、
チャージポンプ20との回路相関上等価的なラグリードフ
ィルタを構成する低域フィルタ（ＬＰＦ）たるループフ
ィルタ30と、そのフィルタ出力電圧ＶF を制御入力とし
てその値に応じた発振周波数ｆOSC の発振出力ＶOUT に
変換する電圧制御発振器（ＶＣＯ）40とを有している。
電圧制御発振器40は電圧−電流変換回路（以下Ｖ／Ｉ変
換回路と言う）42と電流−周波数変換回路（以下Ｉ／Ｆ
変換回路と言う）44とで構成されている。なお、電圧制
御発振器40の発振周波数ｆOSC を所定の分周器（デバイ
ダ）を介して位相比較器10へ入力させても良い。
パレータや周波数逓倍回路等に幅広く利用される位相同
期回路の構成は、図７に示すように、基準信号たる入力
信号ＳINの位相と電圧制御発振器40の発振出力Ｖ
OUT （発振周波数ｆOSC ）の位相とを比較し、遅れ位相
差検出信号Ｑ1 及び進み位相差検出信号Ｑ2 を出力する
位相比較器10と、遅れ位相差検出信号Ｑ1 及び進み位相
差検出信号Ｑ2 を基にループフィルタ30のキャパシタＣ
F に対して充放電電流を供給するチャージポンプ20と、
チャージポンプ20との回路相関上等価的なラグリードフ
ィルタを構成する低域フィルタ（ＬＰＦ）たるループフ
ィルタ30と、そのフィルタ出力電圧ＶF を制御入力とし
てその値に応じた発振周波数ｆOSC の発振出力ＶOUT に
変換する電圧制御発振器（ＶＣＯ）40とを有している。
電圧制御発振器40は電圧−電流変換回路（以下Ｖ／Ｉ変
換回路と言う）42と電流−周波数変換回路（以下Ｉ／Ｆ
変換回路と言う）44とで構成されている。なお、電圧制
御発振器40の発振周波数ｆOSC を所定の分周器（デバイ
ダ）を介して位相比較器10へ入力させても良い。
【０００３】位相比較器10はディジタル位相比較器で、
例えば一対のＤフリップフロップと論理ゲートとで構成
されている。チャージポンプ20は、図８に示すように、
遅れ位相差検出信号Ｑ1 の低レベルのときオン状態とな
る充電用の絶縁ゲート電界効果トランジスタ（以下ＭＯ
ＳＦＥＴと言う）22，充電用定電流源24，進み位相差検
出信号Ｑ2 の高レベルのときオン状態となる放電用ＭＯ
ＳＦＥＴ26及び放電用定電流源28からなる直列回路であ
る。充電用定電流源24及び放電用定電流源28は図９に示
すようにそれぞれカレントミラー回路から構成されてお
り、充電電流及び放電電流のそれぞれの値は充放電電流
値設定抵抗ＲX の値により決定されるミラー電流ｉ1 の
値に等しい。Ｖ／Ｉ変換回路42は、図10に示すように、
フィルタ出力電圧ＶF の値に応じて入力電流ｉ2 の値を
可変する電圧−電流変換部42ａとその入力電流ｉ2 を出
力電流ｉ2 として取り出すカレントミラー回路42ｂとか
ら構成されている。このＶ／Ｉ変換回路42の電圧−電流
変換部42ａにおいては変換電流ｉ2 は次の式で与えられ
る。
例えば一対のＤフリップフロップと論理ゲートとで構成
されている。チャージポンプ20は、図８に示すように、
遅れ位相差検出信号Ｑ1 の低レベルのときオン状態とな
る充電用の絶縁ゲート電界効果トランジスタ（以下ＭＯ
ＳＦＥＴと言う）22，充電用定電流源24，進み位相差検
出信号Ｑ2 の高レベルのときオン状態となる放電用ＭＯ
ＳＦＥＴ26及び放電用定電流源28からなる直列回路であ
る。充電用定電流源24及び放電用定電流源28は図９に示
すようにそれぞれカレントミラー回路から構成されてお
り、充電電流及び放電電流のそれぞれの値は充放電電流
値設定抵抗ＲX の値により決定されるミラー電流ｉ1 の
値に等しい。Ｖ／Ｉ変換回路42は、図10に示すように、
フィルタ出力電圧ＶF の値に応じて入力電流ｉ2 の値を
可変する電圧−電流変換部42ａとその入力電流ｉ2 を出
力電流ｉ2 として取り出すカレントミラー回路42ｂとか
ら構成されている。このＶ／Ｉ変換回路42の電圧−電流
変換部42ａにおいては変換電流ｉ2 は次の式で与えられ
る。
【０００４】 但し、ＲY はオペアンプＯＰの変換電流値設定抵抗、Ｖ
DDは電源電位である。
DDは電源電位である。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ような構成の位相同期回路においては次のような問題点
がある。
ような構成の位相同期回路においては次のような問題点
がある。
【０００６】 位相同期回路を半導体集積回路として
構成する場合におけるように、位相同期回路を構成する
各トランジスタの特性には製造ばらつきが生じる。この
ため、必然的にＩ／Ｆ変換回路44の電流−周波数の変換
係数ｋは製品毎ばらついてしまう。即ち、変換係数ｋと
変換係数ｋ＋Δｋの２つの位相同期回路においては、入
力信号ＳINとＶＣＯの発振周波数ｆOSC とが同期がとれ
た状態では、それぞれのＩ−Ｆ変換回路44の入力電流は
ｉ2 とｉ2 ＋Δｉ2 となっているが、チャージポンプ20
は定電流源24，26によりループフィルタ30を定電流駆動
で充放電するものであるので、位相同期回路の閉ループ
利得Ｇはどうしても製品毎でばらつく。この利得Ｇのば
らつきは、位相同期回路を特性付ける固有振動数ωn や
減衰率ζのばらつきも派生させ、その故、半導体位相同
期回路の歩留り低下の原因となっていた。
構成する場合におけるように、位相同期回路を構成する
各トランジスタの特性には製造ばらつきが生じる。この
ため、必然的にＩ／Ｆ変換回路44の電流−周波数の変換
係数ｋは製品毎ばらついてしまう。即ち、変換係数ｋと
変換係数ｋ＋Δｋの２つの位相同期回路においては、入
力信号ＳINとＶＣＯの発振周波数ｆOSC とが同期がとれ
た状態では、それぞれのＩ−Ｆ変換回路44の入力電流は
ｉ2 とｉ2 ＋Δｉ2 となっているが、チャージポンプ20
は定電流源24，26によりループフィルタ30を定電流駆動
で充放電するものであるので、位相同期回路の閉ループ
利得Ｇはどうしても製品毎でばらつく。この利得Ｇのば
らつきは、位相同期回路を特性付ける固有振動数ωn や
減衰率ζのばらつきも派生させ、その故、半導体位相同
期回路の歩留り低下の原因となっていた。
【０００７】 また一方、特定の周波数の入力信号Ｓ
INに対して位相同期を取るために各回路の電気要素の値
が最適化されている。例えば、チャージポンプ20の充放
電電流ｉ1 の値、ループフィルタ30の時定数やＶＣＯ40
の入力電圧対出力周波数特性である。このため、入力信
号ＳINの周波数を異なる周波数に切り換えると、当然の
ことながら、ジッタの周波数成分なども変化するので、
その変化時点で上述の回路要素の値を再度最適化させる
調整が必要となる。具体的には、入力信号として異なる
周波数のクロックが切り換えられて印加されるような場
合、複数の異なる時定数のループフィルタを設けてお
き、周波数の切り換えに同期させて最適なループフィル
タに切り換える必要があった。即ち、異なる周波数の入
力信号に対しては一義的に異なるループフィルタを設け
る必要があるため、例えば、ハード・ディスク・システ
ムにおけるゾーン・ビット・レコーディングを実現する
場合には、複数のループフィルタの使用が必須で、位相
同期回路の回路構成が複雑化している。これは、入力信
号の周波数ごとに回路定数最適化のための計算を強い
る。
INに対して位相同期を取るために各回路の電気要素の値
が最適化されている。例えば、チャージポンプ20の充放
電電流ｉ1 の値、ループフィルタ30の時定数やＶＣＯ40
の入力電圧対出力周波数特性である。このため、入力信
号ＳINの周波数を異なる周波数に切り換えると、当然の
ことながら、ジッタの周波数成分なども変化するので、
その変化時点で上述の回路要素の値を再度最適化させる
調整が必要となる。具体的には、入力信号として異なる
周波数のクロックが切り換えられて印加されるような場
合、複数の異なる時定数のループフィルタを設けてお
き、周波数の切り換えに同期させて最適なループフィル
タに切り換える必要があった。即ち、異なる周波数の入
力信号に対しては一義的に異なるループフィルタを設け
る必要があるため、例えば、ハード・ディスク・システ
ムにおけるゾーン・ビット・レコーディングを実現する
場合には、複数のループフィルタの使用が必須で、位相
同期回路の回路構成が複雑化している。これは、入力信
号の周波数ごとに回路定数最適化のための計算を強い
る。
【０００８】そこで、本発明は、上記問題点を解決する
のであり、第１の課題は、製造ばらつきを起因として不
可避的に発生する電流−周波数の変換係数の変動に対し
て固有振動数や減衰率の変動を抑制できる位相同期回路
を実現することにあり、第２の課題は、第１の課題を前
提とするものの、単一のループフィルタを有しながら、
異なる周波数の入力信号が切り換えられて印加される場
合においても、その変化後の入力信号に対応可能の位相
同期特性が得られる位相同期回路を提供することにあ
る。
のであり、第１の課題は、製造ばらつきを起因として不
可避的に発生する電流−周波数の変換係数の変動に対し
て固有振動数や減衰率の変動を抑制できる位相同期回路
を実現することにあり、第２の課題は、第１の課題を前
提とするものの、単一のループフィルタを有しながら、
異なる周波数の入力信号が切り換えられて印加される場
合においても、その変化後の入力信号に対応可能の位相
同期特性が得られる位相同期回路を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明に係る位相同期回
路は、一般の位相同期回路の構成と同様に、位相比較手
段，チャージポンプ手段，ループフィルタ手段，電圧−
電流変換手段及び電流−周波数変換手段を有している。
位相比較手段は、基準信号たる第１の入力信号の位相と
電流−周波数変換手段からの発振出力に基づく第２の入
力信号との位相を比較し、その位相差検出信号を出力す
る。チャージポンプ手段は、その位相差検出信号に基づ
きループフィルタ手段を充電又は放電すべき駆動電流を
流す。電圧−電流変換手段は、変換電流値設定抵抗を有
しており、その値に応じて、ループフィルタ手段の出力
電圧と電源電圧の差に実質的に比例する変換電流を生成
する。電流−周波数変換手段は、変換電流の値に実質的
に比例する発振周波数の発振出力をクロック信号の供給
源として送出する。電圧−電流変換手段及び電流−周波
数変換手段は電圧制御発振手段を構成している。
路は、一般の位相同期回路の構成と同様に、位相比較手
段，チャージポンプ手段，ループフィルタ手段，電圧−
電流変換手段及び電流−周波数変換手段を有している。
位相比較手段は、基準信号たる第１の入力信号の位相と
電流−周波数変換手段からの発振出力に基づく第２の入
力信号との位相を比較し、その位相差検出信号を出力す
る。チャージポンプ手段は、その位相差検出信号に基づ
きループフィルタ手段を充電又は放電すべき駆動電流を
流す。電圧−電流変換手段は、変換電流値設定抵抗を有
しており、その値に応じて、ループフィルタ手段の出力
電圧と電源電圧の差に実質的に比例する変換電流を生成
する。電流−周波数変換手段は、変換電流の値に実質的
に比例する発振周波数の発振出力をクロック信号の供給
源として送出する。電圧−電流変換手段及び電流−周波
数変換手段は電圧制御発振手段を構成している。
【００１０】このような構成において、上記第１の課題
を解決するために、本発明の講じた第１の手段は、チャ
ージポンプ手段における該駆動電流の電流源を定電流源
とするのではなく、帰還ループを以て上記電圧−電流変
換手段の変換電流に比例する電流を流すべき比例電流源
としたことにある。位相比較手段の具体的な構成として
は、第１の入力信号及び第２の入力信号の一方をクロッ
ク入力とし遅れ位相差検出信号を出力する第１のフリッ
プフロップと、第１の入力信号及び第２の入力信号の他
方をクロック入力とし進み位相差検出信号を出力する第
２のフリップフロップと、遅れ位相差検出信号及び進み
位相差検出信号を２入力とし、第１及び第２のフリップ
フロップのリセット信号を生成する論理回路を有するも
のである。このような位相比較手段の構成の下では、比
例電流源の具体的な構成として、遅れ位相差検出信号の
発生を契機に変換電流の値に実質的に比例する充電駆動
電流を流すべき比例充電電流源と、進み位相差検出信号
の発生を契機に変換電流の値に実質的に比例する放電駆
動電流を流すべき比例放電電流源とを設ける。また一
方、電圧−電流変換手段の具体的な構成としては、変換
電流設定抵抗の値に応じた入力電流を生成する電圧−電
流変換部と、その入力電流の値と実質的に等しいミラー
電流を変換電流として取り出すカレントミラー回路を有
するものである。そして、比例充電電流源と比例放電電
流源は、上記カレントミラー回路を前段とするカレント
ミラー回路として構成することができる。
を解決するために、本発明の講じた第１の手段は、チャ
ージポンプ手段における該駆動電流の電流源を定電流源
とするのではなく、帰還ループを以て上記電圧−電流変
換手段の変換電流に比例する電流を流すべき比例電流源
としたことにある。位相比較手段の具体的な構成として
は、第１の入力信号及び第２の入力信号の一方をクロッ
ク入力とし遅れ位相差検出信号を出力する第１のフリッ
プフロップと、第１の入力信号及び第２の入力信号の他
方をクロック入力とし進み位相差検出信号を出力する第
２のフリップフロップと、遅れ位相差検出信号及び進み
位相差検出信号を２入力とし、第１及び第２のフリップ
フロップのリセット信号を生成する論理回路を有するも
のである。このような位相比較手段の構成の下では、比
例電流源の具体的な構成として、遅れ位相差検出信号の
発生を契機に変換電流の値に実質的に比例する充電駆動
電流を流すべき比例充電電流源と、進み位相差検出信号
の発生を契機に変換電流の値に実質的に比例する放電駆
動電流を流すべき比例放電電流源とを設ける。また一
方、電圧−電流変換手段の具体的な構成としては、変換
電流設定抵抗の値に応じた入力電流を生成する電圧−電
流変換部と、その入力電流の値と実質的に等しいミラー
電流を変換電流として取り出すカレントミラー回路を有
するものである。そして、比例充電電流源と比例放電電
流源は、上記カレントミラー回路を前段とするカレント
ミラー回路として構成することができる。
【００１１】また上記第２の課題を解決するために、本
発明の講じた第２の手段は、ループフィルタ手段とし
て、出力端子と第１の電源電圧の間に介在する第１のキ
ャパシタ手段と、出力端子と第２の電源電圧の間に介在
する第２のキャパシタ手段と、位相差検出信号の発生を
契機に第１及び第２のキャパシタ手段の容量総和を不変
としてその容量比を変化させる容量比可変制御手段とを
有する構成が採用される。そして、第１キャパシタ手段
の具体的な構成は、出力端子と第１の電源電圧の間に接
続された固定接続キャパシタ手段と、出力端子と第１又
は第２の電源電圧の間に切り換え接続される切換接続キ
ャパシタ手段とを有し、また第２キャパシタ手段は、出
力端子と第２の電源電圧の間に接続された固定接続キャ
パシタ手段と、出力端子と第２又は第１の電源電圧の間
に切り換え接続される切換接続キャパシタ手段とを有す
るものである。他方、具体的な容量比可変制御手段の構
成は、切換接続キャパシタ手段の切り換え接続をするス
イッチング手段である。上述のような位相同期回路は１
チップの半導体集積回路として構成することが望まし
い。
発明の講じた第２の手段は、ループフィルタ手段とし
て、出力端子と第１の電源電圧の間に介在する第１のキ
ャパシタ手段と、出力端子と第２の電源電圧の間に介在
する第２のキャパシタ手段と、位相差検出信号の発生を
契機に第１及び第２のキャパシタ手段の容量総和を不変
としてその容量比を変化させる容量比可変制御手段とを
有する構成が採用される。そして、第１キャパシタ手段
の具体的な構成は、出力端子と第１の電源電圧の間に接
続された固定接続キャパシタ手段と、出力端子と第１又
は第２の電源電圧の間に切り換え接続される切換接続キ
ャパシタ手段とを有し、また第２キャパシタ手段は、出
力端子と第２の電源電圧の間に接続された固定接続キャ
パシタ手段と、出力端子と第２又は第１の電源電圧の間
に切り換え接続される切換接続キャパシタ手段とを有す
るものである。他方、具体的な容量比可変制御手段の構
成は、切換接続キャパシタ手段の切り換え接続をするス
イッチング手段である。上述のような位相同期回路は１
チップの半導体集積回路として構成することが望まし
い。
【００１２】
【作用】このような位相同期回路においても、製造ばら
つきにより製品毎の電圧−電流変換手段の電流−周波数
の変換係数は不可避的にばらつく。しかしながら、その
前段の電圧−電流変換回路の変換電流に実質的に比例す
る駆動電流でループフィルタの充放電が行われるため、
閉ループ利得Ｇが変換電流と電流−周波数の変換係数と
に比例した関係で結ばれる。一方、電流−周波数変換回
路の特質から明らかなように、入力信号と発振周波数が
同期している状態では、いずれの位相同期回路において
も発振周波数が同一である。従って、電流−周波数の変
換係数にばらつきがあっても、閉ループ利得Ｇの変動分
は発生しない。これは固有振動数ωn 及び減衰率ζは不
変であることを意味する。それ故、位相同期回路毎の位
相同期特性を均一化でき、位相同期特性上の歩留りの向
上に寄与する。ある特定の位相同期回路については温度
変化に対する位相同期特性の安定性を保証する。
つきにより製品毎の電圧−電流変換手段の電流−周波数
の変換係数は不可避的にばらつく。しかしながら、その
前段の電圧−電流変換回路の変換電流に実質的に比例す
る駆動電流でループフィルタの充放電が行われるため、
閉ループ利得Ｇが変換電流と電流−周波数の変換係数と
に比例した関係で結ばれる。一方、電流−周波数変換回
路の特質から明らかなように、入力信号と発振周波数が
同期している状態では、いずれの位相同期回路において
も発振周波数が同一である。従って、電流−周波数の変
換係数にばらつきがあっても、閉ループ利得Ｇの変動分
は発生しない。これは固有振動数ωn 及び減衰率ζは不
変であることを意味する。それ故、位相同期回路毎の位
相同期特性を均一化でき、位相同期特性上の歩留りの向
上に寄与する。ある特定の位相同期回路については温度
変化に対する位相同期特性の安定性を保証する。
【００１３】またループフィルタ手段の構成として、出
力端子と第１の電源電圧の間に介在する第１のキャパシ
タ手段と、出力端子と第２の電源電圧の間に介在する第
２のキャパシタ手段と、位相差検出信号の発生を契機に
第１及び第２のキャパシタ手段の容量総和を不変として
その容量比を変化させる容量比制御手段とを採用する場
合には、位相差検出信号の発生を契機に、出力端子にま
ずキャップ的な電圧変化量が発生する。これは従前のル
ープフィルタにおける抵抗の電圧降下分に相当する。そ
の後、その出力端子にはチャージポンプの駆動電流によ
る比較的緩慢な電圧変化が生じる。従って、抵抗を持た
ずキャパシタ手段のみで構成されるループフィルタは従
前のものと実質的に同等である。このようなループフィ
ルタを使用することにより、異なる周波数の入力信号に
対する同期追従性が向上する。即ち、入力信号が異なる
周波数になっても、変換電流値設定抵抗の値をその周波
数に逆比例させて切り換えることにより、発振周波数と
固有振動数ωn を入力信号の周波数に比例させて自動追
従させることができる。換言すると、ロックインレンジ
を拡大することができる。その反面、減衰率ζを一定値
に保つことができる。従って、複数の異なるループフィ
ルタを用いずとも、異なる値の変換電流値設定抵抗の切
り換えだけで、ゾーン・ビット・レコーディング等を採
用する装置に適用できる。
力端子と第１の電源電圧の間に介在する第１のキャパシ
タ手段と、出力端子と第２の電源電圧の間に介在する第
２のキャパシタ手段と、位相差検出信号の発生を契機に
第１及び第２のキャパシタ手段の容量総和を不変として
その容量比を変化させる容量比制御手段とを採用する場
合には、位相差検出信号の発生を契機に、出力端子にま
ずキャップ的な電圧変化量が発生する。これは従前のル
ープフィルタにおける抵抗の電圧降下分に相当する。そ
の後、その出力端子にはチャージポンプの駆動電流によ
る比較的緩慢な電圧変化が生じる。従って、抵抗を持た
ずキャパシタ手段のみで構成されるループフィルタは従
前のものと実質的に同等である。このようなループフィ
ルタを使用することにより、異なる周波数の入力信号に
対する同期追従性が向上する。即ち、入力信号が異なる
周波数になっても、変換電流値設定抵抗の値をその周波
数に逆比例させて切り換えることにより、発振周波数と
固有振動数ωn を入力信号の周波数に比例させて自動追
従させることができる。換言すると、ロックインレンジ
を拡大することができる。その反面、減衰率ζを一定値
に保つことができる。従って、複数の異なるループフィ
ルタを用いずとも、異なる値の変換電流値設定抵抗の切
り換えだけで、ゾーン・ビット・レコーディング等を採
用する装置に適用できる。
【００１４】
【実施例】次に、本発明の実施例を添付図面に基づいて
説明する。
説明する。
【００１５】（第１実施例） 図１は本発明に係る位相同期回路の第１実施例を示すブ
ロック図である。この実施例の位相同期回路は、位相比
較器10，チャージポンプ50，ループフィルタ30，Ｖ／Ｉ
変換回路42及びＩ／Ｆ変換回路44からなる電圧制御発振
器40で構成されている。位相比較器10は、基準信号たる
入力信号ＳINの位相と電圧制御発振器40の発振周波数ｆ
OSC の位相とを比較し、遅れ位相差検出信号Ｑ1 及び進
み位相差検出信号Ｑ2 を出力するもので、図２に示すよ
うに、入力信号ＳINをクロック入力とし遅れ位相差検出
信号Ｑ1 を出力するＤフリップフロップ12と、発振出力
ＶOUT をクロック入力とし進み位相差検出信号Ｑ2 を出
力するＤフリップフロップ14と、検出信号Ｑ，Ｑ2 を２
入力とし両Ｄフリップフロップ12，14のリセット信号を
生成するＮＡＮＤゲート16とから構成されている。
ロック図である。この実施例の位相同期回路は、位相比
較器10，チャージポンプ50，ループフィルタ30，Ｖ／Ｉ
変換回路42及びＩ／Ｆ変換回路44からなる電圧制御発振
器40で構成されている。位相比較器10は、基準信号たる
入力信号ＳINの位相と電圧制御発振器40の発振周波数ｆ
OSC の位相とを比較し、遅れ位相差検出信号Ｑ1 及び進
み位相差検出信号Ｑ2 を出力するもので、図２に示すよ
うに、入力信号ＳINをクロック入力とし遅れ位相差検出
信号Ｑ1 を出力するＤフリップフロップ12と、発振出力
ＶOUT をクロック入力とし進み位相差検出信号Ｑ2 を出
力するＤフリップフロップ14と、検出信号Ｑ，Ｑ2 を２
入力とし両Ｄフリップフロップ12，14のリセット信号を
生成するＮＡＮＤゲート16とから構成されている。
【００１６】チャージポンプ50は、遅れ位相差検出信号
Ｑ1 の低レベルでオン状態となる充電用スイッチングＭ
ＯＳＦＥＴ52と、進み位相差検出信号Ｑ2 の高レベルで
オン状態となる放電用スイッチングＭＯＳＦＥＴ54と、
Ｖ／Ｉ変換回路42の出力電流の値に比例した充電電流を
流す比例充電電流源56と、Ｖ／Ｉ変換回路42の出力電流
の値に比例した放電電流を流す比例放電電流源58とで構
成される直列回路である。図３に示すように、本実施例
における比例充電電流源56はＰ型ＭＯＳＦＥＴで、比例
放電電流源58はＮ型ＭＯＳＦＥＴである。
Ｑ1 の低レベルでオン状態となる充電用スイッチングＭ
ＯＳＦＥＴ52と、進み位相差検出信号Ｑ2 の高レベルで
オン状態となる放電用スイッチングＭＯＳＦＥＴ54と、
Ｖ／Ｉ変換回路42の出力電流の値に比例した充電電流を
流す比例充電電流源56と、Ｖ／Ｉ変換回路42の出力電流
の値に比例した放電電流を流す比例放電電流源58とで構
成される直列回路である。図３に示すように、本実施例
における比例充電電流源56はＰ型ＭＯＳＦＥＴで、比例
放電電流源58はＮ型ＭＯＳＦＥＴである。
【００１７】低域フィルタたるループフィルタ30はチャ
ージポンプ50との回路相関上等価的なラグリードフィル
タを構成しており、抵抗ＲF とキャパシタＣF との等価
直列回路である。
ージポンプ50との回路相関上等価的なラグリードフィル
タを構成しており、抵抗ＲF とキャパシタＣF との等価
直列回路である。
【００１８】電圧制御発振器40のＶ／Ｉ変換回路42は、
フィルタ出力電圧ＶF の値に応じて入力電流ｉ2 の値を
可変する電圧−電流変換部42ａとその入力電流ｉ2 を出
力電流ｉ2 として取り出すカレントミラー回路42ｂとか
ら構成されている。この変換電流ｉ2 は従来と同様に式
１で与えられる。
フィルタ出力電圧ＶF の値に応じて入力電流ｉ2 の値を
可変する電圧−電流変換部42ａとその入力電流ｉ2 を出
力電流ｉ2 として取り出すカレントミラー回路42ｂとか
ら構成されている。この変換電流ｉ2 は従来と同様に式
１で与えられる。
【００１９】Ｖ／Ｉ変換回路42におけるトランジスタＴ
r2とＴr3とはカレントミラー回路を構成しており、また
トランジスタＴr3とＴr4の電流増幅率は相等しい。従っ
て、トランジスタＴr3とＴr4に流れるミラー電流は入力
電流ｉ2 と等しくなる。一方、チャージポンプ50の比例
充電用電流源56たるＭＯＳＦＥＴは出力信号Ｖ1 でゲー
ト制御されるが、そのＭＯＳＦＥＴとトランジスタＴr4
のゲートのチャネル幅は相等しく、それらの特性は同一
とされている。このため、充電電流は電流ｉ2 に等し
い。また同様に、チャージポンプ50の比例放電用電流源
58のＭＯＳＦＥＴは出力信号Ｖ2 でゲート制御される
が、そのＭＯＳＦＥＴ58とトランジスタＴr3のゲートの
チャネル幅は相等しく、それらの特性は同一とされてい
る。このため、放電電流も電流ｉ2 に等しい。この実施
例では半導体製造プロセス上、各トランジスタの作り込
み形状は同一としてあるが、ＭＯＳＦＥＴ56のチャネル
幅をトランジスタＴr4のそれのｎ倍とし、またＭＯＳＦ
ＥＴ58のチャネル幅をトランジスタＴr3のそれのｎ倍と
設定することで、充電電流及び放電電流の値を出力電流
ｉ2 の値のｎ倍に設定することができる。そこで、充放
電電流を一般にＩA で表すと、 で与えられる。
r2とＴr3とはカレントミラー回路を構成しており、また
トランジスタＴr3とＴr4の電流増幅率は相等しい。従っ
て、トランジスタＴr3とＴr4に流れるミラー電流は入力
電流ｉ2 と等しくなる。一方、チャージポンプ50の比例
充電用電流源56たるＭＯＳＦＥＴは出力信号Ｖ1 でゲー
ト制御されるが、そのＭＯＳＦＥＴとトランジスタＴr4
のゲートのチャネル幅は相等しく、それらの特性は同一
とされている。このため、充電電流は電流ｉ2 に等し
い。また同様に、チャージポンプ50の比例放電用電流源
58のＭＯＳＦＥＴは出力信号Ｖ2 でゲート制御される
が、そのＭＯＳＦＥＴ58とトランジスタＴr3のゲートの
チャネル幅は相等しく、それらの特性は同一とされてい
る。このため、放電電流も電流ｉ2 に等しい。この実施
例では半導体製造プロセス上、各トランジスタの作り込
み形状は同一としてあるが、ＭＯＳＦＥＴ56のチャネル
幅をトランジスタＴr4のそれのｎ倍とし、またＭＯＳＦ
ＥＴ58のチャネル幅をトランジスタＴr3のそれのｎ倍と
設定することで、充電電流及び放電電流の値を出力電流
ｉ2 の値のｎ倍に設定することができる。そこで、充放
電電流を一般にＩA で表すと、 で与えられる。
【００２０】電圧制御発振器40のＩ／Ｆ変換回路44は、
図４に示すような周知のリングオシレータ回路からな
り、充放電用定電流源回路44ａ，キャパシタＣ0 ，一対
のコンパレータ44ｂ及び一対のＮＯＲゲートからなるフ
リップフロップ回路44ｃとから構成されている。このＩ
／Ｆ変換回路44は、定電流源を用いてキャパシタＣ0 を
充放電させ、その電位から一対のコンパレータ44ｂで鋸
波形を作り、フリップフロップ回路44ｃで１／２分周し
て方形波に整形する自励発振器である。充放電用定電流
源回路44ａのトランジスタＴr5とＶ−Ｉ変換回路42のト
ランジスタＴr4の特性は同一とされているので、キャパ
シタＣ0 に対する充放電電流は電流ｉ2 に等しい。従っ
て、Ｉ／Ｆ変換回路44の特性としてはその出力周波数ｆ
OSC が入力電流ｉ2 に比例するので、次の式が導かれ
る。
図４に示すような周知のリングオシレータ回路からな
り、充放電用定電流源回路44ａ，キャパシタＣ0 ，一対
のコンパレータ44ｂ及び一対のＮＯＲゲートからなるフ
リップフロップ回路44ｃとから構成されている。このＩ
／Ｆ変換回路44は、定電流源を用いてキャパシタＣ0 を
充放電させ、その電位から一対のコンパレータ44ｂで鋸
波形を作り、フリップフロップ回路44ｃで１／２分周し
て方形波に整形する自励発振器である。充放電用定電流
源回路44ａのトランジスタＴr5とＶ−Ｉ変換回路42のト
ランジスタＴr4の特性は同一とされているので、キャパ
シタＣ0 に対する充放電電流は電流ｉ2 に等しい。従っ
て、Ｉ／Ｆ変換回路44の特性としてはその出力周波数ｆ
OSC が入力電流ｉ2 に比例するので、次の式が導かれ
る。
【００２１】 ここで、式３に式１を代入すると、 である。これはＶＣＯの入力電圧ＶF 対発振周波数ｆ
OSC の関係を表す。通常は、ＶF ＝ＶDD／２において所
望の中心周波数で発振するように抵抗ＲY の値が設定さ
れる。式４を変形すると、 となり、電圧−周波数の変換係数（ΔｆOSC ／ΔＶF ）
は絶対値ｋ／ＲY で与えられる。ここで、一般的に電圧
−周波数変換係数はラジアン表示されるため、そのラジ
アン表示の電圧−周波数変換係数をＫv と置くと、 と表される。
OSC の関係を表す。通常は、ＶF ＝ＶDD／２において所
望の中心周波数で発振するように抵抗ＲY の値が設定さ
れる。式４を変形すると、 となり、電圧−周波数の変換係数（ΔｆOSC ／ΔＶF ）
は絶対値ｋ／ＲY で与えられる。ここで、一般的に電圧
−周波数変換係数はラジアン表示されるため、そのラジ
アン表示の電圧−周波数変換係数をＫv と置くと、 と表される。
【００２２】また、ディジタル位相比較器10の位相差検
出信号Ｑ1 ，Ｑ2 によって制御されるチャージポンプ50
の充放電電流（駆動電流）はＩA であり、位相比較器10
とチャージポンプ50を含めた変換係数ＫC は、よく知ら
れているように、 で表される。式７に式２を代入すると、 で示される。従って、式７及び式８から、位相同期回路
の閉ループ利得Ｇは次の式で与えられる。
出信号Ｑ1 ，Ｑ2 によって制御されるチャージポンプ50
の充放電電流（駆動電流）はＩA であり、位相比較器10
とチャージポンプ50を含めた変換係数ＫC は、よく知ら
れているように、 で表される。式７に式２を代入すると、 で示される。従って、式７及び式８から、位相同期回路
の閉ループ利得Ｇは次の式で与えられる。
【００２３】 上記実施例に係る位相同期回路のように、ループフィル
30としてラグリードフィルタを用いた２次ループの閉ル
ープ伝達関数Ｈ（Ｓ）は、周知のように、 で表される。ここで、ωn はループの固有振動数、ζは
減衰率（damping factor）であり、各々は、 である。これらの値は位相同期回路としての特性を決定
付ける。従って、例えば半導体製造プロセス上、位相同
期回路を構成するトランジスタの特性にばらつきが発生
しても、固有振動数ωn 及び減衰率ζの値については影
響されないことが望ましい。
30としてラグリードフィルタを用いた２次ループの閉ル
ープ伝達関数Ｈ（Ｓ）は、周知のように、 で表される。ここで、ωn はループの固有振動数、ζは
減衰率（damping factor）であり、各々は、 である。これらの値は位相同期回路としての特性を決定
付ける。従って、例えば半導体製造プロセス上、位相同
期回路を構成するトランジスタの特性にばらつきが発生
しても、固有振動数ωn 及び減衰率ζの値については影
響されないことが望ましい。
【００２４】ここで、Ｉ／Ｆ変換回路44の変換係数ｋが
製造ばらつきにより（ｋ＋Δｋ）に変動した場合につい
て考察する。同一の入力信号ＳINに対して発振周波数ｆ
OSC が同期している状態（ロックイン動作時）では、変
換係数ｋと変換係数（ｋ＋Δｋ）のいずれの回路におい
ても発振周波数ｆOSC は同一である。従って、式３か
ら、 が成立する。ここで、（ｉ2 ＋Δｉ2 ）は変換係数（ｋ
＋Δｋ）のＩ−Ｆ変換回路44におけるＶ−Ｉ変換回路の
出力電流である。一方、このような位相同期回路におけ
る閉ループ利得Ｇ（ｋ＋Δｋ）は、式９より、 となる。従って、閉ループ利得の変動分ΔＧは、 この式の分子は式13から明らかなようにゼロであるの
で、結局、閉ループ利得の変動分は、ΔＧ＝０である。
つまり、トランジスタの特性ばらつきによってＩ−Ｆ変
換回路44の変換係数ｋが変動しても、閉ループ利得Ｇの
変動は発生しない。
製造ばらつきにより（ｋ＋Δｋ）に変動した場合につい
て考察する。同一の入力信号ＳINに対して発振周波数ｆ
OSC が同期している状態（ロックイン動作時）では、変
換係数ｋと変換係数（ｋ＋Δｋ）のいずれの回路におい
ても発振周波数ｆOSC は同一である。従って、式３か
ら、 が成立する。ここで、（ｉ2 ＋Δｉ2 ）は変換係数（ｋ
＋Δｋ）のＩ−Ｆ変換回路44におけるＶ−Ｉ変換回路の
出力電流である。一方、このような位相同期回路におけ
る閉ループ利得Ｇ（ｋ＋Δｋ）は、式９より、 となる。従って、閉ループ利得の変動分ΔＧは、 この式の分子は式13から明らかなようにゼロであるの
で、結局、閉ループ利得の変動分は、ΔＧ＝０である。
つまり、トランジスタの特性ばらつきによってＩ−Ｆ変
換回路44の変換係数ｋが変動しても、閉ループ利得Ｇの
変動は発生しない。
【００２５】この結果、式11及び式12より明らかなよう
にループの固有振動数ωn の変動も発生せず、また減衰
率ζも不変である。
にループの固有振動数ωn の変動も発生せず、また減衰
率ζも不変である。
【００２６】このように、本実施例においては帰還ルー
プを以てＶ−Ｉ変換回路42の出力電流（ミラー電流
ｉ2 ）に比例する充放電電流を流す電流源56，58を採用
することにより、製造ばらつきにより製品毎のＩ−Ｆ変
換回路44の変換係数ｋに変動があっても、固有振動数ω
n 及び減衰率ζの変動を抑えることができる。従って、
位相同期回路毎の位相同期特性を均一化でき、位相同期
特性上の歩留りの向上に寄与する。また勿論、動作上の
温度補償機能も発揮される。
プを以てＶ−Ｉ変換回路42の出力電流（ミラー電流
ｉ2 ）に比例する充放電電流を流す電流源56，58を採用
することにより、製造ばらつきにより製品毎のＩ−Ｆ変
換回路44の変換係数ｋに変動があっても、固有振動数ω
n 及び減衰率ζの変動を抑えることができる。従って、
位相同期回路毎の位相同期特性を均一化でき、位相同期
特性上の歩留りの向上に寄与する。また勿論、動作上の
温度補償機能も発揮される。
【００２７】（第２実施例） 図５は本発明の第２実施例を示すブロック図である。こ
の実施例においても帰還ループによりＶ／Ｉ変換回路42
の出力電流（変換電流）に比例する充放電電流を流すべ
き電流源56，58が設けられ、第１実施例と同様な効果を
奏するものであるが、第１実施例と異なる点はループフ
ィルタ60の構成にある。ループフィルタ60の構成は、図
６に示すように、出力端子62と電源高電位ＶDDとの間に
介在する固定接続のキャパシタＣ1と、出力端子62と電
源低電位ＶSS（＝０）との間に介在する固定接続のキャ
パシタＣ2 と、スイッチＳＷ1 の切り換えによって出力
端子62と電源高電位ＶDD又は電源低電位ＶSSと間に介在
する切換接続のキャパシタＣ3 と、スイッチＳＷ2 の切
り換えによって出力端子62と電源高電位ＶDD又は電源低
電位ＶSSと間に介在する切換接続のキャパシタＣ4 とか
ら構成されている。
の実施例においても帰還ループによりＶ／Ｉ変換回路42
の出力電流（変換電流）に比例する充放電電流を流すべ
き電流源56，58が設けられ、第１実施例と同様な効果を
奏するものであるが、第１実施例と異なる点はループフ
ィルタ60の構成にある。ループフィルタ60の構成は、図
６に示すように、出力端子62と電源高電位ＶDDとの間に
介在する固定接続のキャパシタＣ1と、出力端子62と電
源低電位ＶSS（＝０）との間に介在する固定接続のキャ
パシタＣ2 と、スイッチＳＷ1 の切り換えによって出力
端子62と電源高電位ＶDD又は電源低電位ＶSSと間に介在
する切換接続のキャパシタＣ3 と、スイッチＳＷ2 の切
り換えによって出力端子62と電源高電位ＶDD又は電源低
電位ＶSSと間に介在する切換接続のキャパシタＣ4 とか
ら構成されている。
【００２８】ここでスイッチＳＷ1 は位相比較器10から
遅れ位相差検出信号Ｑ1 が発生するとａ側からｂ側に切
り換わる。またスイッチＳＷ2 は位相比較器10から進み
位相差検出信号Ｑ2 が発生するとｄ側からｃ側に切り換
わる。スイッチＳＷ1 ，ＳＷ2 は後述するように容量比
可変制御手段を構成している。そして位相同期状態にあ
るときにはスイッチＳＷ1 はａ側に、スイッチＳＷ2 は
ｂ側にそれぞれ接している。
遅れ位相差検出信号Ｑ1 が発生するとａ側からｂ側に切
り換わる。またスイッチＳＷ2 は位相比較器10から進み
位相差検出信号Ｑ2 が発生するとｄ側からｃ側に切り換
わる。スイッチＳＷ1 ，ＳＷ2 は後述するように容量比
可変制御手段を構成している。そして位相同期状態にあ
るときにはスイッチＳＷ1 はａ側に、スイッチＳＷ2 は
ｂ側にそれぞれ接している。
【００２９】今、位相比較器10から進み位相差検出信号
Ｑ2 が発生して、ＳＷ2 がｄ側からｃ側に切り換わった
場合を考察する。このときフィルタ出力電圧ＶF がＶA
からＶB へ変化したとすると、そのスイッチング前後に
おけるキャパシタＣ4 からの電荷移動量Δｑ4 は、 と表される。同様に、キャパシタＣ3 の電荷移動量Δｑ
3 は、 と表される。従って、キャパシタＣ4 からキャパシタＣ
3 への電荷移動量の残差分Δｑは、式16及び式17より、 である。但し、Ｃ3 ＝Ｃ4 ＝ＣB とする。ここでＣ1 ＝
Ｃ2 ＝ＣA とすると、残差分ΔｑはキャパシタＣ1 とＣ
2 に均等配分されるので、キャパシタＣ2 へ流入する電
荷量Δｑ2 は、 となる。流入する電荷量Δｑ2 による出力電圧の変化量
ΔＶはＶB −ＶA であるので、 が成立し、この式からＶB −ＶA を求めると、 が導出される。
Ｑ2 が発生して、ＳＷ2 がｄ側からｃ側に切り換わった
場合を考察する。このときフィルタ出力電圧ＶF がＶA
からＶB へ変化したとすると、そのスイッチング前後に
おけるキャパシタＣ4 からの電荷移動量Δｑ4 は、 と表される。同様に、キャパシタＣ3 の電荷移動量Δｑ
3 は、 と表される。従って、キャパシタＣ4 からキャパシタＣ
3 への電荷移動量の残差分Δｑは、式16及び式17より、 である。但し、Ｃ3 ＝Ｃ4 ＝ＣB とする。ここでＣ1 ＝
Ｃ2 ＝ＣA とすると、残差分ΔｑはキャパシタＣ1 とＣ
2 に均等配分されるので、キャパシタＣ2 へ流入する電
荷量Δｑ2 は、 となる。流入する電荷量Δｑ2 による出力電圧の変化量
ΔＶはＶB −ＶA であるので、 が成立し、この式からＶB −ＶA を求めると、 が導出される。
【００３０】ここで、第１実施例において使用される抵
抗ＲF とキャパシタＣF とからなるループフィルタ30を
チャージポンプ50による駆動電流ＩA で充放電させたと
きのループフィルタ30の出力電圧ＶF は、 で表される。一方、同様の動作を本実施例で行った場
合、電圧ＶF は、まず位相差信号の発生を契機にＳＷ2
がｄ側からｃ側に切り換わることによる電圧変化量ΔＶ
の発生がギャップ的に生じ、その後、チャージポンプ50
の駆動電流ＩA によるキャパシタＣ1 ，Ｃ2 ，Ｃ3 ，Ｃ
4 への充放電に伴う時間依存性のある比較的緩慢な電位
変化で推移する。即ち、本実施例におけるループフィル
タ60の出力電圧ＶF は、 ここで、式22と式23を比較すると、 と関係付けられる。第１実施例におけるＲF による電圧
降下分は第２実施例においては位相差信号の発生を契機
にＳＷ2 の切り換わることによるギャップ的な電圧変化
量ΔＶに相当している。第１実施例で使用される抵抗Ｒ
F が存在しなくても、これはループフィルタ60で実質的
に代替できることを意味する。。なお、式24はキャパシ
タＣ1 ，Ｃ2 ，Ｃ3 ，Ｃ4 の容量の総和が一定であるこ
とを意味する。
抗ＲF とキャパシタＣF とからなるループフィルタ30を
チャージポンプ50による駆動電流ＩA で充放電させたと
きのループフィルタ30の出力電圧ＶF は、 で表される。一方、同様の動作を本実施例で行った場
合、電圧ＶF は、まず位相差信号の発生を契機にＳＷ2
がｄ側からｃ側に切り換わることによる電圧変化量ΔＶ
の発生がギャップ的に生じ、その後、チャージポンプ50
の駆動電流ＩA によるキャパシタＣ1 ，Ｃ2 ，Ｃ3 ，Ｃ
4 への充放電に伴う時間依存性のある比較的緩慢な電位
変化で推移する。即ち、本実施例におけるループフィル
タ60の出力電圧ＶF は、 ここで、式22と式23を比較すると、 と関係付けられる。第１実施例におけるＲF による電圧
降下分は第２実施例においては位相差信号の発生を契機
にＳＷ2 の切り換わることによるギャップ的な電圧変化
量ΔＶに相当している。第１実施例で使用される抵抗Ｒ
F が存在しなくても、これはループフィルタ60で実質的
に代替できることを意味する。。なお、式24はキャパシ
タＣ1 ，Ｃ2 ，Ｃ3 ，Ｃ4 の容量の総和が一定であるこ
とを意味する。
【００３１】ところで、前述した固有振動数ωn （例え
ば10Ｍbps 乃至15Ｍbps ）は、通常、入力信号ＳINの周
波数ｆINの値に応じて決定される。即ち、一般に、ωn
∝ｆINなる関係が望ましい。また一方、減衰率ζに関し
ては、通常、入力信号ＳINの周波数ｆINの値にかかわら
ず、位相同期回路の属する技術分野の技術者には、ζ＝
２-1/2≒0.7 の固定値が好く選定される。ここで、式１
と式９を用いると、式11は、 と変形することができる。固有振動数ωn はＶ／Ｉ変換
回路42の外付けの変換電流値設定抵抗ＲY に逆比例す
る。上述したように、位相同期回路ではωn ∝ｆINなる
関係が望ましいので、外付けの抵抗ＲY の値は入力信号
ＳINの周波数ｆINに逆比例するように選定することにな
る（図５に示すように、スイッチＳＷを切り換えてＲY
又はＲY ′と接続する）。従って結果として、入力信号
ＳINが異なる周波数の信号に切り換わったときには、そ
れを契機に外付けの抵抗ＲY の値を可変することによ
り、ＶＣＯの発振周波数ｆOSC が入力信号の周波数ｆIN
に比例して自動変化するだけではなく、固有振動数ωn
もそれに比例して自動変化することになる。
ば10Ｍbps 乃至15Ｍbps ）は、通常、入力信号ＳINの周
波数ｆINの値に応じて決定される。即ち、一般に、ωn
∝ｆINなる関係が望ましい。また一方、減衰率ζに関し
ては、通常、入力信号ＳINの周波数ｆINの値にかかわら
ず、位相同期回路の属する技術分野の技術者には、ζ＝
２-1/2≒0.7 の固定値が好く選定される。ここで、式１
と式９を用いると、式11は、 と変形することができる。固有振動数ωn はＶ／Ｉ変換
回路42の外付けの変換電流値設定抵抗ＲY に逆比例す
る。上述したように、位相同期回路ではωn ∝ｆINなる
関係が望ましいので、外付けの抵抗ＲY の値は入力信号
ＳINの周波数ｆINに逆比例するように選定することにな
る（図５に示すように、スイッチＳＷを切り換えてＲY
又はＲY ′と接続する）。従って結果として、入力信号
ＳINが異なる周波数の信号に切り換わったときには、そ
れを契機に外付けの抵抗ＲY の値を可変することによ
り、ＶＣＯの発振周波数ｆOSC が入力信号の周波数ｆIN
に比例して自動変化するだけではなく、固有振動数ωn
もそれに比例して自動変化することになる。
【００３２】減衰率ζに関しては、ＣF が一定であるの
で、抵抗ＲY を換えても減衰率ζの値は不変である。即
ち、上述のように、固有振動数ωn は抵抗ＲY に逆比例
する。一方、式１及び式２から、ＩA はＲY に逆比例
し、また式24から、ＲF はＩA に逆比例するので、結
局、ＲF はＲYに比例する。従って、ＣF が定数である
ので、式12から、減衰率ζは抵抗ＲY に無関係の定数
で、抵抗ＲY の値を換えても減衰率ζの値は不変であ
る。
で、抵抗ＲY を換えても減衰率ζの値は不変である。即
ち、上述のように、固有振動数ωn は抵抗ＲY に逆比例
する。一方、式１及び式２から、ＩA はＲY に逆比例
し、また式24から、ＲF はＩA に逆比例するので、結
局、ＲF はＲYに比例する。従って、ＣF が定数である
ので、式12から、減衰率ζは抵抗ＲY に無関係の定数
で、抵抗ＲY の値を換えても減衰率ζの値は不変であ
る。
【００３３】このように、入力信号として異なる周波数
のクロックが切り換わって印加される場合であっても、
外付けの変換電流値設定抵抗ＲY の値を例えば位相差検
出信号Ｑ1 ，Ｑ2 又はゾーン切換信号の発生を契機にそ
の入力信号の周波数に逆比例させて切り換えることによ
り、ＶＣＯの発振周波数ｆOSC と固有振動数ωn を入力
信号の周波数に比例させて自動的に追随させることがで
き、所謂ロックインレンジの拡大を図ることができる。
減衰率ζを一定値に保つことができる。従って、例えば
内周トラックと外周トラックとでデータ転送レート（換
言すると磁化反転間隔）を変えて記憶容量の増大化を企
画するようなゾーン・ビット・レコーディング（ＺＢ
Ｒ）を採用するハードディスク装置等の位相同期回路に
おいては、従来のように異なる時定数の複数のループフ
ィルタを備える必要がない。本実施例においては変換電
流値設定抵抗ＲY ，ＲY ′の切り換えのみで対応できる
ので、ループフィルタの部品点数を大幅削減することが
できる。勿論、複数の変換電流値設定抵抗ＲY の半導体
集積回路化（１チップ化）も可能であるが、かかる場合
には半導体集積回路の入出力ピン数を削減することもで
きる。
のクロックが切り換わって印加される場合であっても、
外付けの変換電流値設定抵抗ＲY の値を例えば位相差検
出信号Ｑ1 ，Ｑ2 又はゾーン切換信号の発生を契機にそ
の入力信号の周波数に逆比例させて切り換えることによ
り、ＶＣＯの発振周波数ｆOSC と固有振動数ωn を入力
信号の周波数に比例させて自動的に追随させることがで
き、所謂ロックインレンジの拡大を図ることができる。
減衰率ζを一定値に保つことができる。従って、例えば
内周トラックと外周トラックとでデータ転送レート（換
言すると磁化反転間隔）を変えて記憶容量の増大化を企
画するようなゾーン・ビット・レコーディング（ＺＢ
Ｒ）を採用するハードディスク装置等の位相同期回路に
おいては、従来のように異なる時定数の複数のループフ
ィルタを備える必要がない。本実施例においては変換電
流値設定抵抗ＲY ，ＲY ′の切り換えのみで対応できる
ので、ループフィルタの部品点数を大幅削減することが
できる。勿論、複数の変換電流値設定抵抗ＲY の半導体
集積回路化（１チップ化）も可能であるが、かかる場合
には半導体集積回路の入出力ピン数を削減することもで
きる。
【００３４】
【発明の効果】以上説明したように、本発明は、チャー
ジポンプ手段における駆動電流の電流源を定電流源とす
るのではなく、帰還ループを以て電圧−電流変換手段の
変換電流に比例する電流を流すべき比例電流源とした点
に特徴を有するものであるから、次の効果を奏する。
ジポンプ手段における駆動電流の電流源を定電流源とす
るのではなく、帰還ループを以て電圧−電流変換手段の
変換電流に比例する電流を流すべき比例電流源とした点
に特徴を有するものであるから、次の効果を奏する。
【００３５】 閉ループ利得Ｇは変換電流と電流−周
波数の変換係数とに比例した関係で結ばれる。製造ばら
つきにより製品毎では電圧−電流変換手段の電流−周波
数の変換係数がばらつくが、電流−周波数変換回路の特
性からして、入力信号と発振周波数が同期している状態
では、いずれの位相同期回路においても発振周波数が同
一であるので、電流−周波数の変換係数にばらつきがあ
っても、閉ループ利得Ｇの変動分は発生しない。これに
より固有振動数ωn 及び減衰率ζを変動させない。従っ
て、位相同期回路毎の位相同期特性を均一化でき、位相
同期特性上の歩留りの向上に寄与する。ある製品でみた
場合、温度補償機能が発揮される。
波数の変換係数とに比例した関係で結ばれる。製造ばら
つきにより製品毎では電圧−電流変換手段の電流−周波
数の変換係数がばらつくが、電流−周波数変換回路の特
性からして、入力信号と発振周波数が同期している状態
では、いずれの位相同期回路においても発振周波数が同
一であるので、電流−周波数の変換係数にばらつきがあ
っても、閉ループ利得Ｇの変動分は発生しない。これに
より固有振動数ωn 及び減衰率ζを変動させない。従っ
て、位相同期回路毎の位相同期特性を均一化でき、位相
同期特性上の歩留りの向上に寄与する。ある製品でみた
場合、温度補償機能が発揮される。
【００３６】 ループフィルタ手段を第１及び第２の
キャパシタ手段と容量比制御手段とで構成した場合に
は、入力信号が異なる周波数になっても、変換電流値設
定抵抗の値をその周波数に逆比例させて切り換えること
により、発振周波数と固有振動数ωn を入力信号の周波
数に比例させて自動追従させることができる。換言する
と、ロックインレンジの拡大が図れる。また減衰率ζを
一定値に保つことができる。従って、単一のループフィ
ルタを以て、異なる値の変換電流値設定抵抗の切り換え
だけで、ゾーン・ビット・レコーディング等を採用する
装置に適用でき、部品点数又は回路要素数の削減を図る
ことができる。
キャパシタ手段と容量比制御手段とで構成した場合に
は、入力信号が異なる周波数になっても、変換電流値設
定抵抗の値をその周波数に逆比例させて切り換えること
により、発振周波数と固有振動数ωn を入力信号の周波
数に比例させて自動追従させることができる。換言する
と、ロックインレンジの拡大が図れる。また減衰率ζを
一定値に保つことができる。従って、単一のループフィ
ルタを以て、異なる値の変換電流値設定抵抗の切り換え
だけで、ゾーン・ビット・レコーディング等を採用する
装置に適用でき、部品点数又は回路要素数の削減を図る
ことができる。
【図１】本発明に係る位相同期回路の第１実施例を示す
ブロック図である。
ブロック図である。
【図２】同実施例における位相比較器を示す回路図であ
る。
る。
【図３】同実施例におけるチャージポンプ及び電圧−電
流変換回路を示す回路図である。
流変換回路を示す回路図である。
【図４】同実施例における電流−周波数変換回路を示す
回路図である。
回路図である。
【図５】本発明に係る位相同期回路の第２実施例を示す
ブロック図である。
ブロック図である。
【図６】同実施例におけるループフィルタを示す回路図
である。
である。
【図７】従来の位相同期回路を示すブロック図である。
【図８】同従来例におけるチャージポンプの概略構成を
示す回路図である。
示す回路図である。
【図９】同チャージポンプの詳細な回路構成を示す回路
図である。
図である。
【図１０】同従来例における電圧−電流変換回路を示す
回路図である。
回路図である。
10・・・位相同期回路 12, 14・・・Ｄフリップフロップ 16・・・ＮＡＮＤゲート 30，60・・・ループフィルタ 40・・・電圧制御発振器（ＶＣＯ） 42・・・電圧−電流変換回路（Ｖ−Ｉ変換回路） 42ａ・・・電圧−電流変換部 42ｂ・・・カレントミラー回路 44・・・電流−周波数変換回路（Ｉ−Ｆ変換回路） 44ａ・・・充放電用定電流源回路 44ｂ・・・一対のコンパレータ 44ｃ・・・フリップフロップ 50・・・チャージポンプ 56・・・比例充電電流源 58・・・比例放電電流源 62・・・出力端子 ＲF ・・・ループフィルタの抵抗 ＣF ・・・ループフィルタのキャパシタ ＣO ・・・Ｉ−Ｆ変換回路のキャパシタ ＲY ・・・変換電流値設定抵抗 Ｃ1 ，Ｃ2 ・・・固定接続のキャパシタ Ｃ3 ，Ｃ4 ・・・切換接続のキャパシタ ＳＷ1 ，ＳＷ2 ・・・スイッチ Ｑ1 ・・・遅れ位相差検出信号 Ｑ2 ・・・進み位相差検出信号 ＩA ・・・チャージポンプの駆動電流 ｉ2 ・・・Ｖ−Ｉ変換回路の変換電流 ＳIN・・・入力信号 ＶOUT ・・・発振出力 ｆosc ・・・発振周波数 ＶF ・・・ループフィルタの出力電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/199 G11B 20/14 351
Claims (9)
- 【請求項１】 基準信号たる第１の入力信号の位相と第
２の入力信号との位相を比較し、その位相差検出信号を
出力する位相比較手段と、その位相差検出信号に基づき
次段のループフィルタ手段を充電又は放電すべき駆動電
流を流すチャージポンプ手段と、変換電流値設定抵抗を
有し、その値に応じて該ループフィルタ手段の出力電圧
と電源電圧の差に実質的に比例する変換電流を生成する
電圧−電流変換手段と、該変換電流の値に実質的に比例
する発振周波数の発振出力を第２の入力信号の供給源と
して送出する電流−周波数変換手段とを備えた位相同期
回路であって、該チャージポンプ手段における該駆動電
流の電流源が該変換電流に実質的に比例する電流を流す
べき比例電流源であることを特徴とする位相同期回路。 - 【請求項２】 請求項１に記載の位相同期回路であっ
て、前記位相比較手段は、前記第１の入力信号及び前記
第２の入力信号の一方をクロック入力とし遅れ位相差検
出信号を出力する第１のフリップフロップと、前記第１
の入力信号及び前記第２の入力信号の他方をクロック入
力とし進み位相差検出信号を出力する第２のフリップフ
ロップと、該遅れ位相差検出信号及び該進み位相差検出
信号を２入力とし、第１及び第２のフリップフロップの
リセット信号を生成する論理回路を有することを特徴と
する位相同期回路。 - 【請求項３】 請求項２に記載の位相同期回路であっ
て、前記比例電流源は、前記遅れ位相差検出信号の発生
を契機に前記変換電流の値に実質的に比例する充電駆動
電流を流すべき比例充電電流源と、前記進み位相差検出
信号の発生を契機に前記変換電流の値に実質的に比例す
る放電駆動電流を流すべき比例放電電流源とからなるこ
とを特徴とする位相同期回路。 - 【請求項４】 請求項３に記載の位相同期回路であっ
て、前記電圧−電流変換手段は、前記変換電流値設定抵
抗の値に応じた入力電流を生成する電圧−電流変換部
と、その入力電流の値と実質的に等しいミラー電流を前
記変換電流として取り出すカレントミラー回路を有する
ことを特徴とする位相同期回路。 - 【請求項５】 請求項４に記載の位相同期回路であっ
て、前記比例充電電流源と前記比例放電電流源は、前記
カレントミラー回路を前段とするカレントミラー回路で
あることを特徴とする位相同期回路。 - 【請求項６】 基準信号たる第１の入力信号の位相と第
２の入力信号との位相を比較し、その位相差検出信号を
出力する位相比較手段と、その位相差検出信号に基づき
次段のループフィルタ手段を充電又は放電すべき駆動電
流を流すチャージポンプ手段と、変換電流値設定抵抗を
有し、その値に応じて該ループフィルタ手段の出力電圧
と電源電圧の差に実質的に比例する変換電流を生成する
電圧−電流変換手段と、該変換電流の値に実質的に比例
する発振周波数の発振出力を第２の入力信号の供給源と
して送出する電流−周波数変換手段とを備えた位相同期
回路であって、該チャージポンプ手段における該駆動電
流の電流源は該変換電流に実質的に比例する電流を流す
べき比例電流源であり、該ループフィルタ手段は、出力
端子と第１の電源電圧の間に介在する第１のキャパシタ
手段と、該出力端子と第２の電源電圧の間に介在する第
２のキャパシタ手段と、該位相差検出信号の発生を契機
に第１及び第２のキャパシタ手段の容量総和を不変とし
てその容量比を変化させる容量比可変制御手段とを有し
ていることを特徴とする位相同期回路。 - 【請求項７】 請求項６に記載の位相同期回路であっ
て、第１キャパシタ手段は、前記出力端子と第１の電源
電圧の間に接続された固定接続キャパシタ手段と、前記
出力端子と第１又は第２の電源電圧の間に切り換え接続
される切換接続キャパシタ手段とを有し、第２キャパシ
タ手段は、前記出力端子と第２の電源電圧の間に接続さ
れた固定接続キャパシタ手段と、前記出力端子と第２又
は第１の電源電圧の間に切り換え接続される切換接続キ
ャパシタ手段とを有していることを特徴とする位相同期
回路。 - 【請求項８】 請求項６又は請求項７に記載の位相同期
回路であって、前記容量比可変制御手段は、前記切換接
続キャパシタ手段の切り換え接続を行うスイッチング手
段であることを特徴とする位相同期回路。 - 【請求項９】 請求項１乃至請求項８のいずれか一項に
おいて、前記位相同期回路は１チップの半導体集積回路
であることを特徴とする位相同期回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910009617A KR100235370B1 (ko) | 1990-06-15 | 1991-06-12 | 위상 동기 회로 |
| US07/716,686 US5144156A (en) | 1990-06-15 | 1991-06-17 | Phase synchronizing circuit with feedback to control charge pump |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-157045 | 1990-06-15 | ||
| JP15704590 | 1990-06-15 | ||
| JP2-157044 | 1990-06-15 | ||
| JP15704490 | 1990-06-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04215317A JPH04215317A (ja) | 1992-08-06 |
| JP2987974B2 true JP2987974B2 (ja) | 1999-12-06 |
Family
ID=26484624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068115A Expired - Lifetime JP2987974B2 (ja) | 1990-06-15 | 1991-04-01 | 位相同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2987974B2 (ja) |
| KR (1) | KR100235370B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3105823B2 (ja) * | 1997-06-12 | 2000-11-06 | 九州日本電気株式会社 | 電圧電流変換回路 |
| JP2011078054A (ja) | 2009-10-02 | 2011-04-14 | Sony Corp | 電流源、電子機器および集積回路 |
-
1991
- 1991-04-01 JP JP3068115A patent/JP2987974B2/ja not_active Expired - Lifetime
- 1991-06-12 KR KR1019910009617A patent/KR100235370B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100235370B1 (ko) | 2000-01-15 |
| KR920001482A (ko) | 1992-01-30 |
| JPH04215317A (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144156A (en) | Phase synchronizing circuit with feedback to control charge pump | |
| US5359298A (en) | VCO having voltage-to-current converter and PLL using same | |
| US6777991B2 (en) | Method and apparatus for stable phase-locked looping | |
| US5864258A (en) | VCO composed of plural ring oscillators and phase lock loop incorporating the VCO | |
| US6097227A (en) | Phase locked loop circuit and method of synchronizing internal synchronizing signal with reference signal | |
| JP2001007698A (ja) | データｐｌｌ回路 | |
| US20080088379A1 (en) | Current device and method for phase-locked loop | |
| US4859970A (en) | Voltage controlled oscillator | |
| JPS639409B2 (ja) | ||
| JP2022551302A (ja) | 制御信号パルス幅抽出に基づくフェーズロック加速回路及びフェーズロックループシステム | |
| CN103199857A (zh) | 基于电流控制振荡器（cco）的pll | |
| WO1993003545A1 (en) | Phase synchronizing circuit | |
| JPH11163636A (ja) | 出力段、チャージポンプ、復調器及び無線電話デバイス | |
| JP3276749B2 (ja) | 周波数変調装置 | |
| US6614318B1 (en) | Voltage controlled oscillator with jitter correction | |
| JP2987974B2 (ja) | 位相同期回路 | |
| JP2023147600A (ja) | 回路装置及び発振器 | |
| JP2003023354A (ja) | デジタル制御発振器 | |
| JP2553692B2 (ja) | クロック発生装置及び周波数ー電流変換回路 | |
| JP2737747B2 (ja) | 電圧制御発振回路 | |
| JPS58107727A (ja) | 位相同期回路 | |
| JP3080389B2 (ja) | クロツク発生回路及び本回路を用いた情報処理装置 | |
| JP2002246899A (ja) | Ｐｌｌ回路 | |
| JPH1188126A (ja) | 振幅制御発振器 | |
| CN114421959A (zh) | 一种增益可调的压控振荡器及锁相环电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |