JP3276749B2 - 周波数変調装置 - Google Patents
周波数変調装置Info
- Publication number
- JP3276749B2 JP3276749B2 JP29340793A JP29340793A JP3276749B2 JP 3276749 B2 JP3276749 B2 JP 3276749B2 JP 29340793 A JP29340793 A JP 29340793A JP 29340793 A JP29340793 A JP 29340793A JP 3276749 B2 JP3276749 B2 JP 3276749B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は周波数変調装置に関し、
特に、周波数変調の際キャリア周波数調整のため熟練者
を要しないで自動的に調整を行なうことができるような
周波数変調装置に関する。
特に、周波数変調の際キャリア周波数調整のため熟練者
を要しないで自動的に調整を行なうことができるような
周波数変調装置に関する。
【０００２】
【従来の技術】画像信号およびオーディオ信号を記録保
持した後、必要の際再生できるように開発された装置の
中で、たとえば高忠実度ビデオテープレコーダにおいて
の信号は磁性テープのような記録媒体に収録されてお
り、通常は周波数変調された信号として記録される。
持した後、必要の際再生できるように開発された装置の
中で、たとえば高忠実度ビデオテープレコーダにおいて
の信号は磁性テープのような記録媒体に収録されてお
り、通常は周波数変調された信号として記録される。
【０００３】テープに映像信号を記録するとき、輝度信
号は周波数変調の後記録されるため、周波数変調器が一
般に抵抗とコンデンサとで構成された発振器を含んでお
り、また周波数変調の際必要なキャリア周波数を調整で
きるように調整端子が外部に設けられる。キャリア周波
数を調整するための外部調整装置を設ける根本的な理由
は、周波数変調器構成において、抵抗とコンデンサとで
構成される発振回路を用いるためである。
号は周波数変調の後記録されるため、周波数変調器が一
般に抵抗とコンデンサとで構成された発振器を含んでお
り、また周波数変調の際必要なキャリア周波数を調整で
きるように調整端子が外部に設けられる。キャリア周波
数を調整するための外部調整装置を設ける根本的な理由
は、周波数変調器構成において、抵抗とコンデンサとで
構成される発振回路を用いるためである。
【０００４】すなわち、回路自体からキャリア周波数が
正確に発振しないと、これを合わせるために外部に取付
けられている可変抵抗のような調整素子を調整してキャ
リア周波数を調整することにしている。その原理は、次
のようなものである。
正確に発振しないと、これを合わせるために外部に取付
けられている可変抵抗のような調整素子を調整してキャ
リア周波数を調整することにしている。その原理は、次
のようなものである。
【０００５】まず、一般に電圧制御発振器ＶＣＯは、所
定のキャリア周波数である基準信号と自由発振する電圧
制御発振器ＶＣＯの出力を比較して位相差を検出し、こ
の位相差に対応する誤差電圧を発生させる位相検出器を
有し、この誤差電圧が帰還されて基準周波数と同一な周
波数で発振させる発振器を有する。
定のキャリア周波数である基準信号と自由発振する電圧
制御発振器ＶＣＯの出力を比較して位相差を検出し、こ
の位相差に対応する誤差電圧を発生させる位相検出器を
有し、この誤差電圧が帰還されて基準周波数と同一な周
波数で発振させる発振器を有する。
【０００６】そして、周波数変調装置においては、記録
しようとする入力信号を周波数変調させるために、電圧
制御発振器ＶＣＯと類似した構造を有する周波数変調器
で周波数を変調させる。
しようとする入力信号を周波数変調させるために、電圧
制御発振器ＶＣＯと類似した構造を有する周波数変調器
で周波数を変調させる。
【０００７】
【発明が解決しようとする課題】しかしながら、抵抗と
コンデンサとで構成された発振回路を用いて構成される
電圧制御発振器ＶＣＯと同一構造を有する発振器を周波
数変調装置にもそのまま用いている。すなわち、電圧制
御発振器ＶＣＯの自動調整ループにより得られる誤差電
圧を用いて、周波数変調装置のキャリア周波数を調整す
る方式をとっており、帰還ループにより電圧制御発振器
ＶＣＯが基準信号と同一な周波数で発振するようになっ
ている。このとき、発振器の周波数をより精密に制御す
るため、可変抵抗による外部調整でキャリア周波数を調
整しているので、製品の生産過程において熟練者が必要
になり、さらに、その他の部品仕様、測定設備、調整時
間がかかるなどの付随することが行なわれてコスト高の
原因になる。
コンデンサとで構成された発振回路を用いて構成される
電圧制御発振器ＶＣＯと同一構造を有する発振器を周波
数変調装置にもそのまま用いている。すなわち、電圧制
御発振器ＶＣＯの自動調整ループにより得られる誤差電
圧を用いて、周波数変調装置のキャリア周波数を調整す
る方式をとっており、帰還ループにより電圧制御発振器
ＶＣＯが基準信号と同一な周波数で発振するようになっ
ている。このとき、発振器の周波数をより精密に制御す
るため、可変抵抗による外部調整でキャリア周波数を調
整しているので、製品の生産過程において熟練者が必要
になり、さらに、その他の部品仕様、測定設備、調整時
間がかかるなどの付随することが行なわれてコスト高の
原因になる。
【０００８】さらに、基準信号となる３．４ＭＨｚ周波
数を有する発振信号を生成する回路が必要であり、ま
た、位相検出器は周波数が大きくなると誤差発生率が大
きいという問題もあり、言及した熟練者による調整であ
っても調整を失敗する確率も否定できない。
数を有する発振信号を生成する回路が必要であり、ま
た、位相検出器は周波数が大きくなると誤差発生率が大
きいという問題もあり、言及した熟練者による調整であ
っても調整を失敗する確率も否定できない。
【０００９】したがって、本発明の目的は、既存のキャ
リア周波数調整方法を完全無調整化し、製作の際に求め
られる調整工程を排除してコストを抑え、さらに機器の
精度を高めることができるような周波数変調装置を提供
することである。
リア周波数調整方法を完全無調整化し、製作の際に求め
られる調整工程を排除してコストを抑え、さらに機器の
精度を高めることができるような周波数変調装置を提供
することである。
【００１０】
【課題を解決するための手段】請求項１の発明に係る周
波数変調装置は、設定されたキャリア周波数を入力信号
で周波数変調する周波数変調装置において、キャリア周
波数より低い固定周波数信号と固定周波数信号の周波数
の数倍以上の周波数で発振する電圧制御発振器の出力を
数倍以上で分周された信号とを位相比較する自動周波数
検出回路と、自動周波数検出回路の出力である誤差電圧
が入力される電圧制御発振器と、電圧制御発振器の高周
波の出力信号を分周する分周器を含むＰＬＬの出力誤差
電圧を誤差電流に変える電圧／電流変換器を有する誤差
電流生成部と、低い固定周波数信号と周波数変調される
入力信号とクランプレベルを決定付ける基準電圧が入力
されて入力信号をクランプするフィードバッククランプ
回路と、フィードバッククランプ回路の出力を対応する
偏差電流に増幅変換する相互コンダクタンス増幅回路を
有する偏差電流生成部と、誤差電流および偏差電流を加
算する加算器とで構成された周波数偏移／キャリア周波
数補正制御回路、および周波数偏移／キャリア周波数補
正制御回路の出力に応じて周波数変調され、電圧制御発
振器と同一構成の発振器を内蔵した周波数変調器を備え
ることを特徴としている。
波数変調装置は、設定されたキャリア周波数を入力信号
で周波数変調する周波数変調装置において、キャリア周
波数より低い固定周波数信号と固定周波数信号の周波数
の数倍以上の周波数で発振する電圧制御発振器の出力を
数倍以上で分周された信号とを位相比較する自動周波数
検出回路と、自動周波数検出回路の出力である誤差電圧
が入力される電圧制御発振器と、電圧制御発振器の高周
波の出力信号を分周する分周器を含むＰＬＬの出力誤差
電圧を誤差電流に変える電圧／電流変換器を有する誤差
電流生成部と、低い固定周波数信号と周波数変調される
入力信号とクランプレベルを決定付ける基準電圧が入力
されて入力信号をクランプするフィードバッククランプ
回路と、フィードバッククランプ回路の出力を対応する
偏差電流に増幅変換する相互コンダクタンス増幅回路を
有する偏差電流生成部と、誤差電流および偏差電流を加
算する加算器とで構成された周波数偏移／キャリア周波
数補正制御回路、および周波数偏移／キャリア周波数補
正制御回路の出力に応じて周波数変調され、電圧制御発
振器と同一構成の発振器を内蔵した周波数変調器を備え
ることを特徴としている。
【００１１】請求項２では、請求項１のキャリア周波数
より低い固定周波数信号は同期信号ｆH であり、周波数
変調される入力信号は映像信号であり、電圧制御発振器
の発振周波数は３２０ｆH であることを特徴としてい
る。
より低い固定周波数信号は同期信号ｆH であり、周波数
変調される入力信号は映像信号であり、電圧制御発振器
の発振周波数は３２０ｆH であることを特徴としてい
る。
【００１２】請求項３では、請求項１の電圧制御発振器
は、第１相互コンダクタンス増幅回路と、第１相互コン
ダクタンス増幅回路の出力と接地との間に並列に接続さ
れる第１コンデンサおよび負性抵抗（Ｚin）と、負性抵
抗（Ｚin）を介した信号が入力される第２相互コンダク
タンス増幅回路と、第２相互コンダクタンス増幅回路の
出力に接続される第２コンデンサとを備え、第２コンデ
ンサを介した出力は再び第１相互コンダクタンス増幅回
路に負帰還されるように接続されるとともに発振するこ
とを特徴としている。
は、第１相互コンダクタンス増幅回路と、第１相互コン
ダクタンス増幅回路の出力と接地との間に並列に接続さ
れる第１コンデンサおよび負性抵抗（Ｚin）と、負性抵
抗（Ｚin）を介した信号が入力される第２相互コンダク
タンス増幅回路と、第２相互コンダクタンス増幅回路の
出力に接続される第２コンデンサとを備え、第２コンデ
ンサを介した出力は再び第１相互コンダクタンス増幅回
路に負帰還されるように接続されるとともに発振するこ
とを特徴としている。
【００１３】請求項４は、請求項１のフィードバックク
ランプ回路は、基準入力電圧と映像信号とが入力される
差動増幅段のトランジスタ（Ｑ3）およびトランジスタ
（Ｑ4）と、トランジスタ（Ｑ4）のコレクタと接地との
間に接続された充放電用コンデンサ（Ｃ2）と、コンデ
ンサの電位変化に応じてエミッタ電流が増減される電源
と接地との間に接続されたトランジスタ（Ｑ7）と、映
像信号がゲートに入力され、トランジスタ（Ｑ7）に従
いソース電圧を基準電圧と同一にするＰＭＯＳトランジ
スタ（ＰＭＯＳ）とを備え、ＰＭＯＳトランジスタのソ
ースは、トランジスタ（Ｑ3）のベースに接続されるこ
とを特徴としている。
ランプ回路は、基準入力電圧と映像信号とが入力される
差動増幅段のトランジスタ（Ｑ3）およびトランジスタ
（Ｑ4）と、トランジスタ（Ｑ4）のコレクタと接地との
間に接続された充放電用コンデンサ（Ｃ2）と、コンデ
ンサの電位変化に応じてエミッタ電流が増減される電源
と接地との間に接続されたトランジスタ（Ｑ7）と、映
像信号がゲートに入力され、トランジスタ（Ｑ7）に従
いソース電圧を基準電圧と同一にするＰＭＯＳトランジ
スタ（ＰＭＯＳ）とを備え、ＰＭＯＳトランジスタのソ
ースは、トランジスタ（Ｑ3）のベースに接続されるこ
とを特徴としている。
【００１４】請求項５では、請求項１の偏差電流生成部
の相互コンダクタンス増幅回路は、フィードバッククラ
ンプ回路の出力電圧を受けるＰＭＯＳトランジスタ（Ｐ
ＭＯＳ２３）と高電圧を受けるＰＭＯＳトランジスタ
（ＰＭＯＳ２４）とで差動増幅段を構成し、ＰＭＯＳト
ランジスタ（ＰＭＯＳ２４）のドレインから出力電流を
得るように構成されていることを特徴としている。
の相互コンダクタンス増幅回路は、フィードバッククラ
ンプ回路の出力電圧を受けるＰＭＯＳトランジスタ（Ｐ
ＭＯＳ２３）と高電圧を受けるＰＭＯＳトランジスタ
（ＰＭＯＳ２４）とで差動増幅段を構成し、ＰＭＯＳト
ランジスタ（ＰＭＯＳ２４）のドレインから出力電流を
得るように構成されていることを特徴としている。
【００１５】請求項６の発明に係る周波数変調装置は、
設定されたキャリア周波数を入力信号で周波数変調する
周波数変調装置において、キャリア周波数より低い低周
波数信号と固定周波数信号の周波数の数倍以上の周波数
で発振する電圧制御発振器の出力を数倍以上で分周され
た信号とを位相比較する自動周波数検出回路と、自動周
波数検出回路の出力である誤差電圧が入力される電圧制
御発振器と、電圧制御発振器の高周波の出力信号を分周
する分周器を含むＰＬＬの出力誤差電圧を誤差電流に変
える電圧／電流変換器を有する誤差電流生成部、および
誤差電流生成部の出力に応じて入力された周波数変調さ
れる信号を周波数変調し、電圧制御発振器と同一構成の
発振器を内蔵した周波数変調器を備えることを特徴とす
る。
設定されたキャリア周波数を入力信号で周波数変調する
周波数変調装置において、キャリア周波数より低い低周
波数信号と固定周波数信号の周波数の数倍以上の周波数
で発振する電圧制御発振器の出力を数倍以上で分周され
た信号とを位相比較する自動周波数検出回路と、自動周
波数検出回路の出力である誤差電圧が入力される電圧制
御発振器と、電圧制御発振器の高周波の出力信号を分周
する分周器を含むＰＬＬの出力誤差電圧を誤差電流に変
える電圧／電流変換器を有する誤差電流生成部、および
誤差電流生成部の出力に応じて入力された周波数変調さ
れる信号を周波数変調し、電圧制御発振器と同一構成の
発振器を内蔵した周波数変調器を備えることを特徴とす
る。
【００１６】請求項７では、請求項６のキャリア周波数
より低い固定周波数信号は同期信号ｆH であり、周波数
変調される入力信号は映像信号であり、電圧制御発振器
の発振周波数は３２０ｆH であることを特徴としてい
る。
より低い固定周波数信号は同期信号ｆH であり、周波数
変調される入力信号は映像信号であり、電圧制御発振器
の発振周波数は３２０ｆH であることを特徴としてい
る。
【００１７】
【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
細に説明する。
【００１８】ビデオ信号を磁化記録媒体に記録するため
の周波数変調回路のキャリア周波数を自動的に一定に制
御する補正制御回路が備えられた周波数変調装置を図１
にブロック図で示す。
の周波数変調回路のキャリア周波数を自動的に一定に制
御する補正制御回路が備えられた周波数変調装置を図１
にブロック図で示す。
【００１９】本発明によって映像信号は、キャリア周波
数補正制御部１を介して周波数変調器２により周波数変
調されて出力される。
数補正制御部１を介して周波数変調器２により周波数変
調されて出力される。
【００２０】キャリア周波数補正制御部１は誤差電流生
成部１０と偏差電流生成部１１を含み、これら２つの回
路ブロックのそれぞれの出力Ｉerr 、Ｉdev は加算器１
２で加算されて補正制御信号Ｉとして出力されるように
なっている。
成部１０と偏差電流生成部１１を含み、これら２つの回
路ブロックのそれぞれの出力Ｉerr 、Ｉdev は加算器１
２で加算されて補正制御信号Ｉとして出力されるように
なっている。
【００２１】誤差電流生成部１０は、外部からの同期信
号ｆH が入力される自動周波数検出回路１０１、分周器
１０２および発振器１０３からなるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋ Ｌｏｏｐ）ブロックを介して、電圧／電流
変換器１０４により誤差電流Ｉerr を生成している。そ
して、偏差電流生成部１１は、外部からの同期信号ｆ H
と映像信号とが入力されるフィードバッククランプ回路
１１１と、バンドギャップ基準回路１１２と、電圧／電
流変換器としての相互コンダクタンス増幅器１１３とを
介して、偏差電流Ｉdev を生成している。
号ｆH が入力される自動周波数検出回路１０１、分周器
１０２および発振器１０３からなるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋ Ｌｏｏｐ）ブロックを介して、電圧／電流
変換器１０４により誤差電流Ｉerr を生成している。そ
して、偏差電流生成部１１は、外部からの同期信号ｆ H
と映像信号とが入力されるフィードバッククランプ回路
１１１と、バンドギャップ基準回路１１２と、電圧／電
流変換器としての相互コンダクタンス増幅器１１３とを
介して、偏差電流Ｉdev を生成している。
【００２２】ＰＬＬは、電圧制御発振器ＶＣＯを必要と
するので、誤差電流生成部１０のＰＬＬにおいては、電
圧制御発振器ＶＣＯとして誤差電圧Ｖerr が入力されて
これに対応する周波数の信号を出力する発振器１０３が
用いられる。その構成は、図２に示すように相互コンダ
クタンス増幅器（ＯＴＡ）２０，２１を含んでいる。図
２において、発振回路は、この回路の出力Ｖout が帰還
される第１コンダクタンス増幅器（ＯＴＡ）２０と、第
１コンダクタンス増幅器（ＯＴＡ）２０の出力が入力さ
れるコンデンサＣ１およびインピーダンス回路Ｚinと、
コンデンサＣ１およびインピーダンス回路Ｚinを介した
第１相互コンダクタンス増幅器（ＯＴＡ）２０の出力が
入力される第２コンダクタンス増幅器（ＯＴＡ）２１
と、第２相互コンダクタンス増幅器（ＯＴＡ）２１の出
力が入力される他のコンデンサＣ２とで構成され、ここ
から最終出力Ｖout が出力される。
するので、誤差電流生成部１０のＰＬＬにおいては、電
圧制御発振器ＶＣＯとして誤差電圧Ｖerr が入力されて
これに対応する周波数の信号を出力する発振器１０３が
用いられる。その構成は、図２に示すように相互コンダ
クタンス増幅器（ＯＴＡ）２０，２１を含んでいる。図
２において、発振回路は、この回路の出力Ｖout が帰還
される第１コンダクタンス増幅器（ＯＴＡ）２０と、第
１コンダクタンス増幅器（ＯＴＡ）２０の出力が入力さ
れるコンデンサＣ１およびインピーダンス回路Ｚinと、
コンデンサＣ１およびインピーダンス回路Ｚinを介した
第１相互コンダクタンス増幅器（ＯＴＡ）２０の出力が
入力される第２コンダクタンス増幅器（ＯＴＡ）２１
と、第２相互コンダクタンス増幅器（ＯＴＡ）２１の出
力が入力される他のコンデンサＣ２とで構成され、ここ
から最終出力Ｖout が出力される。
【００２３】図１において、３２０ｆH 周波数を出力す
る電圧制御発振器ＶＣＯは、前記のようにＯＴＡを有す
るフィルタとして構成されており、ＯＴＡフィルタは独
立性が高い単位回路要素の組合わせであるため自由度が
高く、相互コンダクタンスを変化させて発振周波数を可
変させることができるので、自由調整に適合し、抵抗比
などの素子特性が一定に維持されて複数のフィルタを一
括的に調整できるという長所がある。かかる特性を有す
るＯＴＡフィルタで発振器を構成するので、どんな原因
により発振周波数が変化しても、３２０ｆH の電圧制御
発振器（ＶＣＯ）と後で説明する周波数変調器２内に構
成された電圧制御発振器（ＶＣＯ）と同一の発振器の発
振周波数の変化量は相対的に同一にできる。
る電圧制御発振器ＶＣＯは、前記のようにＯＴＡを有す
るフィルタとして構成されており、ＯＴＡフィルタは独
立性が高い単位回路要素の組合わせであるため自由度が
高く、相互コンダクタンスを変化させて発振周波数を可
変させることができるので、自由調整に適合し、抵抗比
などの素子特性が一定に維持されて複数のフィルタを一
括的に調整できるという長所がある。かかる特性を有す
るＯＴＡフィルタで発振器を構成するので、どんな原因
により発振周波数が変化しても、３２０ｆH の電圧制御
発振器（ＶＣＯ）と後で説明する周波数変調器２内に構
成された電圧制御発振器（ＶＣＯ）と同一の発振器の発
振周波数の変化量は相対的に同一にできる。
【００２４】誤差電流生成部１０はＰＬＬ構成であり、
電圧制御発振器（ＶＣＯ）１０３の発振周波数はたとえ
ば５．０４ＭＨｚの周波数を含み、この信号は、１／３
２０ｆH分周器１０２を介してｆH周波数信号になり、自
動周波数検出回路１０１に印加される。そして、さらに
外部から印加されたｆH同期信号と比較されて互いに一
致しない分の位相差に対応する誤差電圧Ｖerrが発生
し、これが単に電圧制御発振器ＶＣＯ１０３に入力され
て一定に５．０４ＭＨｚで正確に発振するようになる。
誤差電圧Ｖerrは、３２０ｆHの電圧制御発振器（ＶＣ
Ｏ）１０３のみならず、電圧／電流変換器１０４に入力
され、誤差電圧は電圧／電流変換器１０４により対応す
る電流量に変換出力されて誤差電流Ｉerrが生成され
る。
電圧制御発振器（ＶＣＯ）１０３の発振周波数はたとえ
ば５．０４ＭＨｚの周波数を含み、この信号は、１／３
２０ｆH分周器１０２を介してｆH周波数信号になり、自
動周波数検出回路１０１に印加される。そして、さらに
外部から印加されたｆH同期信号と比較されて互いに一
致しない分の位相差に対応する誤差電圧Ｖerrが発生
し、これが単に電圧制御発振器ＶＣＯ１０３に入力され
て一定に５．０４ＭＨｚで正確に発振するようになる。
誤差電圧Ｖerrは、３２０ｆHの電圧制御発振器（ＶＣ
Ｏ）１０３のみならず、電圧／電流変換器１０４に入力
され、誤差電圧は電圧／電流変換器１０４により対応す
る電流量に変換出力されて誤差電流Ｉerrが生成され
る。
【００２５】この誤差電流Ｉerr は周波数変調器２内の
電圧制御発振器ＶＣＯと同一構成の発振器として設計さ
れた発振周波数に正確に発振するためのものであり、そ
の発振周波数は製品に応用しようとすれば、たとえば
３．４ＭＨｚである。
電圧制御発振器ＶＣＯと同一構成の発振器として設計さ
れた発振周波数に正確に発振するためのものであり、そ
の発振周波数は製品に応用しようとすれば、たとえば
３．４ＭＨｚである。
【００２６】この発振周波数は本発明の目的を達成する
ことができるものであり、結局、周波数変調器２のキャ
リア周波数の外部においての自動調整が可能にされるこ
とを意味する。
ことができるものであり、結局、周波数変調器２のキャ
リア周波数の外部においての自動調整が可能にされるこ
とを意味する。
【００２７】図２の電圧制御発振器ＶＣＯ回路は、２つ
のＯＴＡ構成のバイクアド（ｂｉｑｕａｄ）フィルタで
電圧制御発振器ＶＣＯを構成するために、ＢＰＦ（Ｂａ
ｎｄＰａｓｓ Ｆｉｌｔｅｒ）で設計され、そして出力
Ｖout が第１コンダクタンス増幅器２０の負入力端に帰
還されるネガティブフィードバックと負性抵抗Ｚinとを
用いて発振するようにしたものである。電圧制御発振器
ＶＣＯのＢＰＦと周波数変換器２内の発振回路の相互コ
ンダクタンスｇｍ値は、図２と同一な方法にて構成した
電圧制御発振器ＶＣＯが安定した発振をするように、選
択度Ｑ値が大きく設定されている。図２の回路におい
て、電圧制御発振器ＶＣＯの伝達関数は以下のようであ
る。
のＯＴＡ構成のバイクアド（ｂｉｑｕａｄ）フィルタで
電圧制御発振器ＶＣＯを構成するために、ＢＰＦ（Ｂａ
ｎｄＰａｓｓ Ｆｉｌｔｅｒ）で設計され、そして出力
Ｖout が第１コンダクタンス増幅器２０の負入力端に帰
還されるネガティブフィードバックと負性抵抗Ｚinとを
用いて発振するようにしたものである。電圧制御発振器
ＶＣＯのＢＰＦと周波数変換器２内の発振回路の相互コ
ンダクタンスｇｍ値は、図２と同一な方法にて構成した
電圧制御発振器ＶＣＯが安定した発振をするように、選
択度Ｑ値が大きく設定されている。図２の回路におい
て、電圧制御発振器ＶＣＯの伝達関数は以下のようであ
る。
【００２８】 Ｖ0 ＝（Ｓ（ｇｍ／Ｃ））（Ｓ2 ＋（Ｇ／Ｃ1 ）Ｓ＋（ｇｍ1 ｇｍ2 ／Ｃ1 × Ｃ2 ）） 上式において、Ｇは等価コンダクタンス、ω0 は（ｇｍ
1 ｇｍ2 ／Ｃ1 ×Ｃ2）であり、ｆ0 ＝ω0 ／２π＝
（ｇｍ1 ｇｍ2 ／２πＣ1 Ｃ2 ）であるので、ｆ0 は電
圧制御により変化する出力周波数であり、すなわち、ｇ
ｍにより可変されることがわかる。
1 ｇｍ2 ／Ｃ1 ×Ｃ2）であり、ｆ0 ＝ω0 ／２π＝
（ｇｍ1 ｇｍ2 ／２πＣ1 Ｃ2 ）であるので、ｆ0 は電
圧制御により変化する出力周波数であり、すなわち、ｇ
ｍにより可変されることがわかる。
【００２９】さらに、出力電流はフィルタ回路の出力電
流と同一な構成で作られるので、電圧制御発振器ＶＣＯ
がある決まった周波数に制御されると、周波数変調器発
振器のω0 も出力電流により制御される。すなわち、電
流供給はＩerr によるものなので周波数変調器２は前述
したとおり動作される。
流と同一な構成で作られるので、電圧制御発振器ＶＣＯ
がある決まった周波数に制御されると、周波数変調器発
振器のω0 も出力電流により制御される。すなわち、電
流供給はＩerr によるものなので周波数変調器２は前述
したとおり動作される。
【００３０】図３は、ＶＣＯ回路に関する波形図であ
る。３２０ｆH のＶＣＯ発振周波数は、一般にフリップ
フロップで構成された１／３２０分周器に入力されてｆ
H が発生し、１／３２０にカウントダウンされた信号は
自動周波数検出回路１０１において、図３Ａの基準ｆH
信号と位相比較される。誤差電圧Ｖerr は公知されてい
る方式により得られ、簡単に説明すると以下のようであ
る。
る。３２０ｆH のＶＣＯ発振周波数は、一般にフリップ
フロップで構成された１／３２０分周器に入力されてｆ
H が発生し、１／３２０にカウントダウンされた信号は
自動周波数検出回路１０１において、図３Ａの基準ｆH
信号と位相比較される。誤差電圧Ｖerr は公知されてい
る方式により得られ、簡単に説明すると以下のようであ
る。
【００３１】まず、復号同期信号の等価パルス期間をな
くしたデューティ６０％のＨ−パルスを図３Ｂのように
作る。ＶＣＯの出力を１／３２０に分周するとともにＰ
ＬＬ検波のためのゲートパルスを図３Ｃのように作り、
この信号と前記Ｈ−パルスを図９のように３値出力回路
でゲートすると、図３Ｄのような検波出力が得られ、積
分器で積分して誤差電圧が生成される。この誤差電圧は
ＶＣＯ１０３の発振位相を制御する。たとえば、同期後
のＶＣＯ発振位相が少し遅れると、図３Ｃのゲートパル
スの周期は延長されて図３Ｄの検波出力の上側部分が延
長される。したがって、積分器の出力は大きくなるの
で、ＶＣＯの発振周波数を大きくして位相が進められる
ようになる。これによって、検波出力（図３Ｄ）の条件
部分が同じであるとき、ＰＬＬはロッキングされる。さ
らに、発生されたＶerr は、電圧／電流変換器１０４を
介して前記ＶＣＯと同一構造をしている周波数変調器２
に入力され、ＶＣＯの変化量に応じて発振周波数が制御
されることにより、設計された発振周波数で発振され
る。
くしたデューティ６０％のＨ−パルスを図３Ｂのように
作る。ＶＣＯの出力を１／３２０に分周するとともにＰ
ＬＬ検波のためのゲートパルスを図３Ｃのように作り、
この信号と前記Ｈ−パルスを図９のように３値出力回路
でゲートすると、図３Ｄのような検波出力が得られ、積
分器で積分して誤差電圧が生成される。この誤差電圧は
ＶＣＯ１０３の発振位相を制御する。たとえば、同期後
のＶＣＯ発振位相が少し遅れると、図３Ｃのゲートパル
スの周期は延長されて図３Ｄの検波出力の上側部分が延
長される。したがって、積分器の出力は大きくなるの
で、ＶＣＯの発振周波数を大きくして位相が進められる
ようになる。これによって、検波出力（図３Ｄ）の条件
部分が同じであるとき、ＰＬＬはロッキングされる。さ
らに、発生されたＶerr は、電圧／電流変換器１０４を
介して前記ＶＣＯと同一構造をしている周波数変調器２
に入力され、ＶＣＯの変化量に応じて発振周波数が制御
されることにより、設計された発振周波数で発振され
る。
【００３２】一方、図１において、映像信号が本回路に
印加される前に、映像信号の同期先端が一定な電位で並
ぶように設計されているが、本回路のＦＢＣ回路１１１
においてもう一度同期先端が一定な電位で並ぶことにな
る。並んだ映像信号は、相互コンダクタンス増幅器、す
なわち電圧／電流変換器１１３を介して入力される信号
の大きさに比例する電流Ｉdev として出力され、得られ
た電流Ｉdev はキャリア周波数を制御する電流Ｉerr と
加算されて周波数変調器２の周波数偏移を制御するよう
になる。すなわち、映像信号の同期先端部分が３．４Ｍ
Ｈｚに、ホワイト部分が４．４ＭＨｚに変調する。
印加される前に、映像信号の同期先端が一定な電位で並
ぶように設計されているが、本回路のＦＢＣ回路１１１
においてもう一度同期先端が一定な電位で並ぶことにな
る。並んだ映像信号は、相互コンダクタンス増幅器、す
なわち電圧／電流変換器１１３を介して入力される信号
の大きさに比例する電流Ｉdev として出力され、得られ
た電流Ｉdev はキャリア周波数を制御する電流Ｉerr と
加算されて周波数変調器２の周波数偏移を制御するよう
になる。すなわち、映像信号の同期先端部分が３．４Ｍ
Ｈｚに、ホワイト部分が４．４ＭＨｚに変調する。
【００３３】図４はＦＢＣ回路１１１に対する詳細な回
路構成を示した図であり、図６は相互コンダクタンス増
幅器１１３に対する詳細な回路構成を示した図である。
路構成を示した図であり、図６は相互コンダクタンス増
幅器１１３に対する詳細な回路構成を示した図である。
【００３４】まず、図４のＦＢＣ回路１１１は、入力さ
れる映像信号Ｉn の同期先端電位をある一定な電位にク
ランプさせる回路であるが、図からわかるように、回路
には基準同期信号ｆH が入力されていて、ｆH 期間の間
のみこの信号が入力されるトランジスタＱ2 のコレクタ
側に接続されたトランジスタＱ3 ，Ｑ4 が動作する。そ
して、基準入力電圧Ｖref は同期先端をクランプさせよ
うとする電位である。入力された映像信号Ｉn は、ｐ型
ＭＯＳトランジスタＰＭＯＳ４を介してトランジスタＱ
3 のベースに印加され、トランジスタＱ4 のコレクタ電
圧Ｖa はトランジスタＱ3 のベースに印加される映像信
号の同期先端電位に従って変化するようになる。
れる映像信号Ｉn の同期先端電位をある一定な電位にク
ランプさせる回路であるが、図からわかるように、回路
には基準同期信号ｆH が入力されていて、ｆH 期間の間
のみこの信号が入力されるトランジスタＱ2 のコレクタ
側に接続されたトランジスタＱ3 ，Ｑ4 が動作する。そ
して、基準入力電圧Ｖref は同期先端をクランプさせよ
うとする電位である。入力された映像信号Ｉn は、ｐ型
ＭＯＳトランジスタＰＭＯＳ４を介してトランジスタＱ
3 のベースに印加され、トランジスタＱ4 のコレクタ電
圧Ｖa はトランジスタＱ3 のベースに印加される映像信
号の同期先端電位に従って変化するようになる。
【００３５】もし、入力される映像信号の同期先端電位
が基準入力電圧Ｖref より低いと、トランジスタＱ4 を
介して流れる電流は増加するようになり、トランジスタ
Ｑ4のコレクタと接地ＧＮＤとの間に接続されたコンデ
ンサＣ2 はトランジスタＱ4を介して放電するようにな
る。係る動作で電圧Ｖa は低くなり、したがって、トラ
ンジスタＱ7 のエミッタに流れる電流も減少する。かか
る理由でｐＭＯＳトランジスタＰＭＯＳ４のゲートの電
圧が上昇するようになって、ＶX 電圧が上昇するように
なり、結局、Ｖref とＶX とが同じであるように動作さ
れる。逆に、同期先端電位がＶref より高いと、コンデ
ンサＣ2 が充電され、Ｖa 電位が上昇してトランジスタ
Ｑ7 のエミッタ電流が増加する。したがって、ＶX 電位
が低くなり、結局Ｖref と同じであるようになる。
が基準入力電圧Ｖref より低いと、トランジスタＱ4 を
介して流れる電流は増加するようになり、トランジスタ
Ｑ4のコレクタと接地ＧＮＤとの間に接続されたコンデ
ンサＣ2 はトランジスタＱ4を介して放電するようにな
る。係る動作で電圧Ｖa は低くなり、したがって、トラ
ンジスタＱ7 のエミッタに流れる電流も減少する。かか
る理由でｐＭＯＳトランジスタＰＭＯＳ４のゲートの電
圧が上昇するようになって、ＶX 電圧が上昇するように
なり、結局、Ｖref とＶX とが同じであるように動作さ
れる。逆に、同期先端電位がＶref より高いと、コンデ
ンサＣ2 が充電され、Ｖa 電位が上昇してトランジスタ
Ｑ7 のエミッタ電流が増加する。したがって、ＶX 電位
が低くなり、結局Ｖref と同じであるようになる。
【００３６】図５は、前述したＦＢＣ回路の出力波形図
の一例を示した図である。図５において、ｆH 発振信号
と、クランプしようとするクランプＤＣレベルＶ ref お
よびクランプされたビデオ信号Ｏ１１１を同時に示して
いる。
の一例を示した図である。図５において、ｆH 発振信号
と、クランプしようとするクランプＤＣレベルＶ ref お
よびクランプされたビデオ信号Ｏ１１１を同時に示して
いる。
【００３７】そして、バンドギャップ基準回路１１２の
出力はフィードバッククランプ回路１１１の電流側に対
するバイアス信号としての役割を果たす。
出力はフィードバッククランプ回路１１１の電流側に対
するバイアス信号としての役割を果たす。
【００３８】ＦＢＣ出力は図１に示すように、相互コン
ダクタンス増幅回路１１３に入力されるが、この増幅回
路１１３の詳細は図６に示す。図１において、バンドギ
ャップ基準回路１１２は電源段と温度の変化に対して安
定したバイアスを供給するためのものであり、これは図
６においてトランジスタＱ21に一定電圧を印加してい
る。そして、トランジスタＱ21のエミッタに印加される
外部からの入力Ｉ４が変わらない限り、トランジスタＱ
21には一定な電流が流れる。
ダクタンス増幅回路１１３に入力されるが、この増幅回
路１１３の詳細は図６に示す。図１において、バンドギ
ャップ基準回路１１２は電源段と温度の変化に対して安
定したバイアスを供給するためのものであり、これは図
６においてトランジスタＱ21に一定電圧を印加してい
る。そして、トランジスタＱ21のエミッタに印加される
外部からの入力Ｉ４が変わらない限り、トランジスタＱ
21には一定な電流が流れる。
【００３９】ＦＢＣ出力Ｏ１１１は、図６においてＰＭ
ＯＳトランジスタＰＭＯＳ２３に印加され、これに対称
的に接続されるＰＭＯＳトランジスタＰＭＯＳ２４は、
一定電圧Ｉ３が印加され、この２つの電圧が相互同じで
あるときこの回路出力Ｏ１１３はゼロになる。したがっ
て、前記一定電圧とは係る動作のための電圧である。
ＯＳトランジスタＰＭＯＳ２３に印加され、これに対称
的に接続されるＰＭＯＳトランジスタＰＭＯＳ２４は、
一定電圧Ｉ３が印加され、この２つの電圧が相互同じで
あるときこの回路出力Ｏ１１３はゼロになる。したがっ
て、前記一定電圧とは係る動作のための電圧である。
【００４０】このような条件において、相互コンダクタ
ンス増幅器１３は入力される映像信号の電位に比例する
電流Ｉdev を発生し、周波数変調器２の周波数偏移を実
現できる。
ンス増幅器１３は入力される映像信号の電位に比例する
電流Ｉdev を発生し、周波数変調器２の周波数偏移を実
現できる。
【００４１】さらに、誤差電流Ｉerr および偏差電流Ｉ
dev は加算器１２により加算されて周波数変調器２に入
力され、図７に示すような周波数変調された信号が出力
される。周波数変調器２が有している発振器は、特に誤
差電流生成部１０のＶＣＯと同一な構成をしており、互
換性を高めるため、周波数変調器２を電流電圧変換器と
ＶＣＯで構成する場合には、図１のようにＶerr を直接
にＶＣＯ１０３に入力することを避けて、Ｖerr を電源
電流変換器ｇｍ（１１３と同特性）と電流電圧変換器を
介してＶＣＯ１０３に入力することも考えられる。この
場合、誤差電圧Ｖerr が前記ＶＣＯのみならず周波数変
調器２にも同一に適応されて、外部調整なしで自動的に
調整されるキャリア周波数が得られる。すなわち、Ｉ
err とＩde v とが変化すると、周波数変調器２にあるＯ
ＴＡのｇｍ値が変化して発振される周波数も変化する。
図７には、入力映像信号に対してそのレベルに応じて周
波数変調された信号が得られることを示している。図７
において、映像信号のレベルに応じた対応する周波数が
具体的に表示されており、特に最も低いレベルであるダ
ーククリップ領域と高いレベルであるホワイトクリップ
レベル領域とが表示されており、図８は係ることをすべ
て考慮し、映像信号レベルに対応して周波数値を図式的
に表現したものである。すなわち、一例として、たとえ
ばダーククリップ７５％レベルは周波数変調されると
き、２．６５ＭＨｚとなることを示している。
dev は加算器１２により加算されて周波数変調器２に入
力され、図７に示すような周波数変調された信号が出力
される。周波数変調器２が有している発振器は、特に誤
差電流生成部１０のＶＣＯと同一な構成をしており、互
換性を高めるため、周波数変調器２を電流電圧変換器と
ＶＣＯで構成する場合には、図１のようにＶerr を直接
にＶＣＯ１０３に入力することを避けて、Ｖerr を電源
電流変換器ｇｍ（１１３と同特性）と電流電圧変換器を
介してＶＣＯ１０３に入力することも考えられる。この
場合、誤差電圧Ｖerr が前記ＶＣＯのみならず周波数変
調器２にも同一に適応されて、外部調整なしで自動的に
調整されるキャリア周波数が得られる。すなわち、Ｉ
err とＩde v とが変化すると、周波数変調器２にあるＯ
ＴＡのｇｍ値が変化して発振される周波数も変化する。
図７には、入力映像信号に対してそのレベルに応じて周
波数変調された信号が得られることを示している。図７
において、映像信号のレベルに応じた対応する周波数が
具体的に表示されており、特に最も低いレベルであるダ
ーククリップ領域と高いレベルであるホワイトクリップ
レベル領域とが表示されており、図８は係ることをすべ
て考慮し、映像信号レベルに対応して周波数値を図式的
に表現したものである。すなわち、一例として、たとえ
ばダーククリップ７５％レベルは周波数変調されると
き、２．６５ＭＨｚとなることを示している。
【００４２】
【発明の効果】以上のように、ＶＣＯを含むＰＬＬを用
いた従来回路においては、ＶＣＯの発振器と周波数発振
器の発振回路とが手動素子であるＲ，Ｃの発振回路で構
成されていたので発振周波数制御度が低下され、さらに
３．４ＭＨｚの周波数を発振する発振器を新たに構成し
なければならなかった。しかし、本発明においては、Ｏ
ＴＡ回路を用いたことでこれらを克服しており、さらに
３．４ＭＨｚのような高い周波数信号の位相を比較する
ため、正確な誤差電圧Ｖerr の検出が難しかったが、１
５．６２５ｋＨｚのｆH のような低い周波数で位相比較
を行なうので、精密な位相比較が可能になる。
いた従来回路においては、ＶＣＯの発振器と周波数発振
器の発振回路とが手動素子であるＲ，Ｃの発振回路で構
成されていたので発振周波数制御度が低下され、さらに
３．４ＭＨｚの周波数を発振する発振器を新たに構成し
なければならなかった。しかし、本発明においては、Ｏ
ＴＡ回路を用いたことでこれらを克服しており、さらに
３．４ＭＨｚのような高い周波数信号の位相を比較する
ため、正確な誤差電圧Ｖerr の検出が難しかったが、１
５．６２５ｋＨｚのｆH のような低い周波数で位相比較
を行なうので、精密な位相比較が可能になる。
【００４３】また、周波数変調回路の周波数偏移を制御
できる回路が取付けられていて周波数変調度を制御する
効果がある。
できる回路が取付けられていて周波数変調度を制御する
効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による周波数変調装置の構成
を示す概略ブロック図である。
を示す概略ブロック図である。
【図２】図１のＶＣＯに対する詳細な構成を示した図で
ある。
ある。
【図３】図１のＰＬＬ構成の動作を説明するための波形
図である。
図である。
【図４】図１においてのＦＢＣ回路の詳細な回路図であ
る。
る。
【図５】ＦＢＣ回路の出力波形図である。
【図６】相互コンダクタンス増幅器の詳細な回路図であ
る。
る。
【図７】本発明の一実施例により得られた出力波形図で
ある。
ある。
【図８】入力信号レベルと対応周波数変調される量との
関係を示したグラフである。
関係を示したグラフである。
【図９】位相比較用ゲート回路である。
１ 周波数補正制御部 ２ 周波数変調器 １１ 偏差電流生成部 １２ 加算器 １０１ 自動周波数検出回路 １０２ 分周器 １０３ 発振器 １０４ 電圧／電流変換器 １１１ フィードバッククランプ回路 １１２ バンドギャップ基準回路 １１３ 相互コンダクタンス増幅器
Claims (7)
- 【請求項１】 設定されたキャリア周波数を入力信号で
周波数変調する周波数変調装置において、 前記キャリア周波数より低い固定周波数信号と前記固定
周波数信号の周波数の数倍以上の周波数で発振する電圧
制御発振器の出力を前記数倍以上で分周された信号とを
位相比較する自動周波数検出回路と、前記自動周波数検
出回路の出力である誤差電圧が入力される前記電圧制御
発振器と、前記電圧制御発振器の高周波の出力信号を分
周する分周器を含むＰＬＬの出力誤差電圧を誤差電流に
変える電圧／電流変換器を有する誤差電流生成部と、 前記低い固定周波数信号と周波数変調される入力信号と
クランプレベルを決定付ける基準電圧が入力されて入力
信号をクランプするフィードバッククランプ回路と、前
記フィードバッククランプ回路の出力を対応する偏差電
流に増幅変換する相互コンダクタンス増幅回路を有する
偏差電流生成部と、 前記誤差電流および前記偏差電流を加算する加算器とで
構成された周波数偏移／キャリア周波数補正制御回路、
および前記周波数偏移／キャリア周波数補正制御回路の
出力に応じて周波数変調され、前記電圧制御発振器と同
一構成の発振器を内蔵した周波数変調器を備えることを
特徴とする、周波数変調装置。 - 【請求項２】 キャリア周波数より低い固定周波数信号
は同期信号ｆH であり、前記周波数変調される入力信号
は映像信号であり、前記電圧制御発振器の発振周波数は
３２０ｆH であることを特徴とする、請求項１記載の周
波数変調装置。 - 【請求項３】 前記電圧制御発振器は、 第１相互コンダクタンス増幅回路と、 前記第１相互コンダクタンス増幅回路の出力と接地との
間に並列に接続される第１コンデンサおよび負性抵抗
（Ｚin）と、 前記負性抵抗（Ｚin）を介した信号が入力される第２相
互コンダクタンス増幅回路と、 前記第２相互コンダクタンス増幅回路の出力に接続され
る第２コンデンサとを備え、 前記第２コンデンサを介した出力は再び前記第１相互コ
ンダクタンス増幅回路に負帰還されるように接続される
とともに発振することを特徴とする、請求項１記載の周
波数変調装置。 - 【請求項４】 前記フィードバッククランプ回路は、 基準入力電圧と映像信号とが入力される差動増幅器のト
ランジスタ（Ｑ3）およびトランジスタ（Ｑ4）と、 前記トランジスタ（Ｑ4）のコレクタと接地との間に接
続された充放電用コンデンサ（Ｃ2）と、 コンデンサの電位変化に応じてエミッタ電流が増減され
る電源と接地との間に接続されたトランジスタ（Ｑ7）
と、 前記映像信号がゲートに入力され、前記トランジスタ
（Ｑ7）に従いソース電圧を基準電圧と同一にするＰＭ
ＯＳトランジスタ（ＰＭＯＳ）とを備え、 前記ＰＭＯＳトランジスタのソースは、前記トランジス
タ（Ｑ3）のベースに接続されることを特徴とする、請
求項１記載の周波数変調装置。 - 【請求項５】前記偏差電流生成部の相互コンダクタンス
増幅回路は、前記フィードバッククランプ回路の出力電
圧を受けるＰＭＯＳトランジスタ（ＰＭＯＳ２３）と高
電圧を受けるＰＭＯＳトランジスタ（ＰＭＯＳ２４）と
で差動増幅段を構成し、前記ＰＭＯＳトランジスタ（Ｐ
ＭＯＳ２４）のドレインから出力電流を得るように構成
されていることを特徴とする、請求項１記載の周波数変
調装置。 - 【請求項６】 設定されたキャリア周波数を入力信号で
周波数変調する周波数変調装置において、 前記キャリア周波数より低い低周波数信号と前記固定周
波数信号の周波数の数倍以上の周波数で発振する電圧制
御発振器の出力を前記数倍以上で分周された信号とを位
相比較する自動周波数検出回路と、前記自動周波数検出
回路の出力である誤差電圧が入力される前記電圧制御発
振器と、前記電圧制御発振器の高周波の出力信号を分周
する分周器を含むＰＬＬの出力誤差電圧を誤差電流に変
える電圧／電流変換器を有する誤差電流生成部、および
前記誤差電流生成部の出力に応じて入力された周波数変
調される信号を周波数変調し、前記電圧制御発振器と同
一構成の発振器を内蔵した周波数変調器を備える、周波
数変調装置。 - 【請求項７】前記キャリア周波数より低い固定周波数信
号は同期信号ｆH であり、周波数変調される前記入力信
号は映像信号であり、前記電圧制御発振器の発振周波数
は３２０ｆH であることを特徴とする、請求項６記載の
周波数変調装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023209A KR950003637B1 (ko) | 1992-12-03 | 1992-12-03 | 주파수 변조장치 |
| KR92P23209 | 1992-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283931A JPH06283931A (ja) | 1994-10-07 |
| JP3276749B2 true JP3276749B2 (ja) | 2002-04-22 |
Family
ID=19344648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29340793A Expired - Fee Related JP3276749B2 (ja) | 1992-12-03 | 1993-11-24 | 周波数変調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (4) | US5534943A (ja) |
| JP (1) | JP3276749B2 (ja) |
| KR (1) | KR950003637B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4415989A1 (de) * | 1994-05-06 | 1995-11-09 | Philips Patentverwaltung | Abgleichschaltung für Frequenz-Modulator |
| JPH10322196A (ja) * | 1997-05-16 | 1998-12-04 | Fujitsu Ltd | 補正回路及びこれを有する電子回路装置 |
| US6031583A (en) * | 1998-06-09 | 2000-02-29 | Eastman Kodak Company | High frequency video isolation system |
| US6650720B1 (en) * | 1998-12-22 | 2003-11-18 | Xilinx, Inc. | Phase lock loop and transconductance circuit for clock recovery |
| US6433830B1 (en) * | 1999-06-14 | 2002-08-13 | General Instrument Corporation | Off-air phase lock technique |
| US6633340B1 (en) | 1999-09-12 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Video signal processor |
| US6504435B1 (en) | 2000-08-31 | 2003-01-07 | Texas Instruments Incorporated | Feedback clamp circuit to prevent overcharge in compensation capacitor |
| US6971811B2 (en) * | 2002-07-25 | 2005-12-06 | Silverbrook Research Pty Ltd | Print engine having a pair of feed rollers and a print zone proximal thereto |
| US6612240B1 (en) * | 2000-09-15 | 2003-09-02 | Silverbrook Research Pty Ltd | Drying of an image on print media in a modular commercial printer |
| JP4342111B2 (ja) * | 2001-01-30 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 電流パルス受信回路 |
| JP2003333004A (ja) * | 2002-05-17 | 2003-11-21 | Pioneer Electronic Corp | 変調装置、その方法、変調波受信装置および変調システム |
| US7319731B2 (en) * | 2004-02-05 | 2008-01-15 | Broadcom Corporation | High precision continuous time gmC BPF tuning |
| CN104393856B (zh) | 2014-10-24 | 2017-11-28 | 深圳市汇顶科技股份有限公司 | 一种斜坡波产生电路及其数模转换电路、指纹识别系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857035B2 (ja) * | 1976-03-01 | 1983-12-17 | ソニー株式会社 | カラ−映像信号の記録装置 |
| GB1582982A (en) * | 1976-08-09 | 1981-01-21 | Rca Corp | Transcoding apparatus for pal composite colour television signals |
| DE3520321C1 (de) * | 1985-06-07 | 1986-12-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung fuer einen Videorecorder |
| US5231507A (en) * | 1987-04-28 | 1993-07-27 | Canon Kabushiki Kaisha | Information signal recording/reproducing apparatus with time base correction facility |
| KR910006376B1 (ko) * | 1988-08-06 | 1991-08-21 | 삼성전자 주식회사 | 비데오 카메라의 자동 콘트라스트 조절회로 |
| US5323242A (en) * | 1989-01-17 | 1994-06-21 | Hitachi, Ltd. | Carrier signal generating circuit in video signal recording/reproducing apparatus |
| US5079525A (en) * | 1989-12-08 | 1992-01-07 | Sony Corporation | Audio-video modulator system on ic chip |
| US5093634A (en) * | 1990-10-31 | 1992-03-03 | At&T Bell Laboratories | Merged current clamp in triple-input transconductor, for use in oscillator |
| JP2801389B2 (ja) * | 1990-11-02 | 1998-09-21 | キヤノン株式会社 | 信号処理装置 |
| KR940011376B1 (ko) * | 1992-04-03 | 1994-12-07 | 삼성전자 주식회사 | Vtr의 캐리어 주파수 자동 조정 회로 |
-
1992
- 1992-12-03 KR KR1019920023209A patent/KR950003637B1/ko not_active IP Right Cessation
-
1993
- 1993-11-24 JP JP29340793A patent/JP3276749B2/ja not_active Expired - Fee Related
- 1993-12-03 US US08/160,873 patent/US5534943A/en not_active Expired - Lifetime
-
1995
- 1995-04-24 US US08/427,581 patent/US5517159A/en not_active Expired - Lifetime
- 1995-04-24 US US08/427,592 patent/US5504464A/en not_active Expired - Lifetime
-
1996
- 1996-04-24 US US08/426,843 patent/US5504463A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016164A (ko) | 1994-07-22 |
| KR950003637B1 (ko) | 1995-04-17 |
| US5534943A (en) | 1996-07-09 |
| US5504463A (en) | 1996-04-02 |
| JPH06283931A (ja) | 1994-10-07 |
| US5517159A (en) | 1996-05-14 |
| US5504464A (en) | 1996-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359298A (en) | VCO having voltage-to-current converter and PLL using same | |
| JP3276749B2 (ja) | 周波数変調装置 | |
| US8026769B2 (en) | Frequency-locked clock generator | |
| JPH0322736B2 (ja) | ||
| US5373257A (en) | Phase synchronization circuit having a loop filter including two voltage/current converters | |
| JP2023036827A (ja) | デューティ比補正回路 | |
| US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
| JP2706088B2 (ja) | 周波数発生装置 | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
| US4918407A (en) | Oscillation circuit | |
| JP2987974B2 (ja) | 位相同期回路 | |
| KR0183793B1 (ko) | 영상신호의 지연특성보정장치 | |
| JP3128448B2 (ja) | Ｆｍ信号検波器 | |
| JP3128449B2 (ja) | Ｆｍ信号検波器 | |
| JP3571920B2 (ja) | Ｆｍ変調回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPS61281623A (ja) | 発振周波数調整装置 | |
| JP3224870B2 (ja) | 周波数変調回路 | |
| JP3299367B2 (ja) | パルス発生回路 | |
| JPH03131121A (ja) | Ｐｌｌ回路 | |
| JPH03242017A (ja) | 高速・安定化電圧制御型発振回路 | |
| JPH03175820A (ja) | 電圧制御型発振回路 | |
| JPH06140929A (ja) | 電圧制御発振回路 | |
| JPH01190126A (ja) | 位相同期ループ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |