JPH03242017A - 高速・安定化電圧制御型発振回路 - Google Patents
高速・安定化電圧制御型発振回路Info
- Publication number
- JPH03242017A JPH03242017A JP2038832A JP3883290A JPH03242017A JP H03242017 A JPH03242017 A JP H03242017A JP 2038832 A JP2038832 A JP 2038832A JP 3883290 A JP3883290 A JP 3883290A JP H03242017 A JPH03242017 A JP H03242017A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- oscillation
- section
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
高速電圧制御型発振器の安定化回路に関し、電源電圧及
び温度の変動に対して安定した高速電圧制御型発振回路
を提供することをぞ目的とし、交叉結合されたトランジ
スタＴ、とＴｚと、該トランジスタＴ１とＴ２のエミッ
タ側に結合されたコンデンサＣ０と、該コンデンサＣ０
の両端に充放電電流を供給する電圧制′ｍ１ｉｔ流源か
らなるエミッタ結合形マルチバイブレータ発振回路と固
定電圧を降下させる差動増幅回路とを有する高速発振部
と、該高速発振部と同一の発振振幅電位を供給する抵抗
ＲＬと定電流源を有する基準電圧部と、該基準電圧部の
電位と比較する制ｉｔ位を供給する抵抗Ｒと電圧制御電
流源と差働増幅器を有する制御部とを備え、 該差働増幅器の出力により該制御部の電圧制御電流源を
制御すると共に、上記高速発信部の発振回路の電圧制御
電流源を制御するように構成する。
び温度の変動に対して安定した高速電圧制御型発振回路
を提供することをぞ目的とし、交叉結合されたトランジ
スタＴ、とＴｚと、該トランジスタＴ１とＴ２のエミッ
タ側に結合されたコンデンサＣ０と、該コンデンサＣ０
の両端に充放電電流を供給する電圧制′ｍ１ｉｔ流源か
らなるエミッタ結合形マルチバイブレータ発振回路と固
定電圧を降下させる差動増幅回路とを有する高速発振部
と、該高速発振部と同一の発振振幅電位を供給する抵抗
ＲＬと定電流源を有する基準電圧部と、該基準電圧部の
電位と比較する制ｉｔ位を供給する抵抗Ｒと電圧制御電
流源と差働増幅器を有する制御部とを備え、 該差働増幅器の出力により該制御部の電圧制御電流源を
制御すると共に、上記高速発信部の発振回路の電圧制御
電流源を制御するように構成する。
Ｃ産業上の利用分野〕
本発明は、電圧制御型発振器の高速・安定化発振回路に
関する。
関する。
電圧または電流制御型発振器はデータ送受信回路にクロ
ック信号を供給するＰＬＬ回路（フェイズ・ロック・ル
ープ回路）に使用されるようになってきた。この発振器
には従来水晶発振器が主に用いられていたが、最近はＩ
Ｃ化が可能なトランジスタ回路に置き換えられるように
なった。
ック信号を供給するＰＬＬ回路（フェイズ・ロック・ル
ープ回路）に使用されるようになってきた。この発振器
には従来水晶発振器が主に用いられていたが、最近はＩ
Ｃ化が可能なトランジスタ回路に置き換えられるように
なった。
ＰＬＬ（フェイズ・ロック・ループ）回路のブロンク構
成図を第３図に示す。図において、２１はＰＬＬ回路、
２２は位相比較器、２３はＬＰＦ （低域濾波器）、２
４はＡＭＰ （増幅器）、２５はＶＣＯ（電圧制御型発
振器）、２６はＦＦ（フリップフロップ回路）を示す。
成図を第３図に示す。図において、２１はＰＬＬ回路、
２２は位相比較器、２３はＬＰＦ （低域濾波器）、２
４はＡＭＰ （増幅器）、２５はＶＣＯ（電圧制御型発
振器）、２６はＦＦ（フリップフロップ回路）を示す。
フリップフロップ回路２６はデータの打ち抜き再生を
行う回路であるが、このデータを取り出すためデータ信
号に同期したクロック信号が必要である。このクロック
信号を供給する回路が電圧制御型発振器２５で、クロッ
ク信号はまた位相比較器２２にフィードバックされて常
時入力データとの同期を図っている。
行う回路であるが、このデータを取り出すためデータ信
号に同期したクロック信号が必要である。このクロック
信号を供給する回路が電圧制御型発振器２５で、クロッ
ク信号はまた位相比較器２２にフィードバックされて常
時入力データとの同期を図っている。
この電圧制御型発振器２５はデータの高速化に伴い高速
発振パルスの発生が必要となり、従来の水晶発振器から
トランジスタ回路に置き換えることにより、高速発振器
を使用したＰＬＬ回路２１のＩＣ化を容易にすることが
できる。
発振パルスの発生が必要となり、従来の水晶発振器から
トランジスタ回路に置き換えることにより、高速発振器
を使用したＰＬＬ回路２１のＩＣ化を容易にすることが
できる。
〔従来の技術］
従来のＰＬＬ回路の高速電圧制御型発振器の回路構成図
を第４図に示す。図において、Ｔ、とＴ２は交叉結合さ
れたトランジスタ、Ｃ０は該トランジスタＴ、とＴ２の
エミッタ側に結合されるコンデンサ、１２と１３は該コ
ンデンサＣ０の両端に充放電電流を供給する電流供給回
路、ｌＯはエミッタ結合形マルチバイブレー５回路、１
１は上記エミッタ結合形マルチバイブレータ回路に接続
される差動増幅回路、Ｔ、とＴ６とＴ、とＴ、は差動増
幅回路のトランジスタ、１４．１５．１６は電流供給回
路を示す。
を第４図に示す。図において、Ｔ、とＴ２は交叉結合さ
れたトランジスタ、Ｃ０は該トランジスタＴ、とＴ２の
エミッタ側に結合されるコンデンサ、１２と１３は該コ
ンデンサＣ０の両端に充放電電流を供給する電流供給回
路、ｌＯはエミッタ結合形マルチバイブレー５回路、１
１は上記エミッタ結合形マルチバイブレータ回路に接続
される差動増幅回路、Ｔ、とＴ６とＴ、とＴ、は差動増
幅回路のトランジスタ、１４．１５．１６は電流供給回
路を示す。
上記トランジスタＴＩとＴｚのコレクタ側をそれぞれト
ランジスタＴ７とＴ、のエミッタ側に接続し、上記トラ
ンジスタＴ１とＴ２のベース側をそれぞれトランジスタ
Ｔ、とＴ、のベース側に接続するように構成する。エミ
ッタ結合形マルチバイブレータ回路１０の発振電圧出力
端子Ａ、Ｂには抵抗Ｒ１とＲ２とが電源Ｖ（（との間に
接続され、差動増幅回路１１の抵抗Ｒ５とＲ６とが電源
ＶＣＣとの間にそれぞれ接続されている。
ランジスタＴ７とＴ、のエミッタ側に接続し、上記トラ
ンジスタＴ１とＴ２のベース側をそれぞれトランジスタ
Ｔ、とＴ、のベース側に接続するように構成する。エミ
ッタ結合形マルチバイブレータ回路１０の発振電圧出力
端子Ａ、Ｂには抵抗Ｒ１とＲ２とが電源Ｖ（（との間に
接続され、差動増幅回路１１の抵抗Ｒ５とＲ６とが電源
ＶＣＣとの間にそれぞれ接続されている。
エミッタ結合マルチバイブレータ回路１０では、交叉結
合されたトランジスタＴ、とＴ２とが正帰還を形威し、
Ｔ、とＴ２のどちらかを交互にオン流■。により交互に
充放電を行う。
合されたトランジスタＴ、とＴ２とが正帰還を形威し、
Ｔ、とＴ２のどちらかを交互にオン流■。により交互に
充放電を行う。
電圧制御型発振回路における発振周波数ｆ０はｉ。
である。ここでＶＬは差動増幅回路１１の制限振幅であ
り、抵抗Ｒ３とＲ６の降下電圧である。差動増幅回路１
１ではトランジスタＴ、とＴ６とが交互にオンオフを切
り換え、抵抗Ｒ３とＲ１の降下電圧■、と■６をマルチ
バイブレータ回路１０の発振電圧出力端子Ａ、Ｂに供給
する。この降下電圧Ｖ。
り、抵抗Ｒ３とＲ６の降下電圧である。差動増幅回路１
１ではトランジスタＴ、とＴ６とが交互にオンオフを切
り換え、抵抗Ｒ３とＲ１の降下電圧■、と■６をマルチ
バイブレータ回路１０の発振電圧出力端子Ａ、Ｂに供給
する。この降下電圧Ｖ。
と■６は抵抗Ｒ６とＲ６の抵抗値と電流供給回路１４の
供給電流りの積になるので、抵抗値と供給電流値とを下
げることにより制限振幅も調整することができる。した
がって発振周波数ｆｏも大幅に大きくすることができ、
発振器の高速化が図れる。
供給電流りの積になるので、抵抗値と供給電流値とを下
げることにより制限振幅も調整することができる。した
がって発振周波数ｆｏも大幅に大きくすることができ、
発振器の高速化が図れる。
この電圧制御型発振器の発振周波数は
■７
として表されるが、電源電圧が変動するとＶｔが変動し
、また温度が変動すると定電流■。が変動し、発振周波
数ｆ０の安定性に欠けるという問題があった。
、また温度が変動すると定電流■。が変動し、発振周波
数ｆ０の安定性に欠けるという問題があった。
本発明は■、が変動しても、（１）式の１０にＶＬと同
し変動を与えることにより、見かけ主発振周波数ｆ０の
変動をキャンセルするようにして周波数の安定化を図る
ことを目的とする。
し変動を与えることにより、見かけ主発振周波数ｆ０の
変動をキャンセルするようにして周波数の安定化を図る
ことを目的とする。
（課題を解決するための手段）
本発明の原理構成図を第１図に示す。図において、ｌは
交叉結合されたトランジスタＴ１とＴ２と、該トランジ
スタＴ１ とＴ２のエミッタ側に結合されたコンデンサ
Ｃ８と、該コンデンサＣ６の両端に充放電電流を供給す
る電圧制御電流源からなるエミッタ結合形マルチバイブ
レータ発振回路２と固定電圧を降下させる差動増幅回路
３を有する高速発振部、４は該高速発振部と同一の発振
振幅電位を供給する抵抗ＲＬと定電流源５を有する基準
電圧部、６は該基準電圧部の電位と比較する制御電位を
供給する抵抗Ｒと電圧制御電流源７と差働増幅器８を有
する制御部を示す。
交叉結合されたトランジスタＴ１とＴ２と、該トランジ
スタＴ１ とＴ２のエミッタ側に結合されたコンデンサ
Ｃ８と、該コンデンサＣ６の両端に充放電電流を供給す
る電圧制御電流源からなるエミッタ結合形マルチバイブ
レータ発振回路２と固定電圧を降下させる差動増幅回路
３を有する高速発振部、４は該高速発振部と同一の発振
振幅電位を供給する抵抗ＲＬと定電流源５を有する基準
電圧部、６は該基準電圧部の電位と比較する制御電位を
供給する抵抗Ｒと電圧制御電流源７と差働増幅器８を有
する制御部を示す。
該制御部６の差働増幅器８の出力により該制御部の電圧
制御電流源７を制御すると共に、上記高速発振部１の発
振回路２の定電流源を制御するように構成する。
制御電流源７を制御すると共に、上記高速発振部１の発
振回路２の定電流源を制御するように構成する。
〔作用］
基準電圧部４の抵抗Ｒ５の電圧降下をＶ、７とし、差働
増幅器８に供給される基準電圧をＶａとし、制御部６の
抵抗Ｒにより供給される制御電圧をｖｂとし、制御部６
の電圧制御電流源７に流れる電流をＩとすれば、 電圧Ｖａとｖｂとにより差働増幅器８が動作し、Ｖａ−
Ｖｂになるようにループ動作する。ここでＶａ−Ｖ、、
Ｖｂ ＝Ｒ−１を加えるとＶＬ＝Ｒ・Ｉ 、’、
Ｉ−ＶＬ／Ｒとなる。
増幅器８に供給される基準電圧をＶａとし、制御部６の
抵抗Ｒにより供給される制御電圧をｖｂとし、制御部６
の電圧制御電流源７に流れる電流をＩとすれば、 電圧Ｖａとｖｂとにより差働増幅器８が動作し、Ｖａ−
Ｖｂになるようにループ動作する。ここでＶａ−Ｖ、、
Ｖｂ ＝Ｒ−１を加えるとＶＬ＝Ｒ・Ｉ 、’、
Ｉ−ＶＬ／Ｒとなる。
発振回路２の電流＃ＩｏをＩと同様に制御すると発振周
波数ｒ０は ＣＯＲ となり、周波数ｆ０はＣ０とＲによる定数で決まり発振
周波数は安定する。
波数ｒ０は ＣＯＲ となり、周波数ｆ０はＣ０とＲによる定数で決まり発振
周波数は安定する。
本発明の実施例の回路構成図を第２図に示す。
図において、１は高速発振部、２は発振回路、３は差動
増幅回路、４は基準電圧部、５は定電流源、６は制御部
、７は電圧制御電流源、８は差働増幅器、９は周波数制
御回路を示す。
増幅回路、４は基準電圧部、５は定電流源、６は制御部
、７は電圧制御電流源、８は差働増幅器、９は周波数制
御回路を示す。
高速発振部１は、交叉結合されたトランジスタＴ、とＴ
２と、該トランジスタＴ１とＴ２のエミッタ側に結合さ
れたコンデンサＣ０と、該コンデンサＣ６の両端に充放
電電流Ｉ０を供給する電圧制御電流源からなるエミッタ
結合形マルチバイフレータ回路２と、該エミッタ結合形
マルチバイブレータ回路２に差動電圧を供給する差動増
幅回路３からなり、端子Ａ、Ｂから高速発振周波数を外
部に送出する。差動増幅回路３の抵抗Ｒ，の電圧降下を
Ｖ、とし、定電流を１１とする。次に基準電圧部４は差
動増幅回路３と同じ抵抗Ｒ３と定電流源５とにより基準
電圧Ｖａ＝ＶＬを差働増幅器８の一端子に供給する。制
御部８は抵抗ＲとコンデンサＣ２との並列回路と電圧制
御電流源７により制御電圧ｖｂを差働増幅器８の十端子
に供給する。
２と、該トランジスタＴ１とＴ２のエミッタ側に結合さ
れたコンデンサＣ０と、該コンデンサＣ６の両端に充放
電電流Ｉ０を供給する電圧制御電流源からなるエミッタ
結合形マルチバイフレータ回路２と、該エミッタ結合形
マルチバイブレータ回路２に差動電圧を供給する差動増
幅回路３からなり、端子Ａ、Ｂから高速発振周波数を外
部に送出する。差動増幅回路３の抵抗Ｒ，の電圧降下を
Ｖ、とし、定電流を１１とする。次に基準電圧部４は差
動増幅回路３と同じ抵抗Ｒ３と定電流源５とにより基準
電圧Ｖａ＝ＶＬを差働増幅器８の一端子に供給する。制
御部８は抵抗ＲとコンデンサＣ２との並列回路と電圧制
御電流源７により制御電圧ｖｂを差働増幅器８の十端子
に供給する。
周波数制御回路９は外部端子Ｃ，Ｄから制御電圧を供給
することにより発振周波数を変化させる周波数制御回路
で、トランジスタＴ３とＴ４のベースに外部電圧を供給
することにより、電圧制御電流■。／ｎを制御して発振
回路２の電圧制御電流■。を制御して発振周波数ｒ０を
制御する。
することにより発振周波数を変化させる周波数制御回路
で、トランジスタＴ３とＴ４のベースに外部電圧を供給
することにより、電圧制御電流■。／ｎを制御して発振
回路２の電圧制御電流■。を制御して発振周波数ｒ０を
制御する。
差働増幅器８に人力する電圧Ｖ１とｖｂとが等しくなる
ようにループ動作して、制御電流■。／ｎが制御される
。この差働増幅器８の出力で高速発振部１の電圧制御電
流源■。を制御することにより、発振周波数ｆ０は抵抗
、コンデンサの定数のみで決まり安定させることができ
る。また制御部６の抵抗Ｒを Ｒ＝ｒｏ／ｖ１．、（Ω
〕に設定することにより発振周波数は以前のままの高速
性を失わず、抵抗Ｒを素子にバラツキの少ない外付は部
品を採用することにより、発振周波数は更に安定するこ
とかできる。
ようにループ動作して、制御電流■。／ｎが制御される
。この差働増幅器８の出力で高速発振部１の電圧制御電
流源■。を制御することにより、発振周波数ｆ０は抵抗
、コンデンサの定数のみで決まり安定させることができ
る。また制御部６の抵抗Ｒを Ｒ＝ｒｏ／ｖ１．、（Ω
〕に設定することにより発振周波数は以前のままの高速
性を失わず、抵抗Ｒを素子にバラツキの少ない外付は部
品を採用することにより、発振周波数は更に安定するこ
とかできる。
本発明により高速且つ安定した電圧制御型発振器が得ら
れるため、ＰＬＬ回路のＶＣＯとして用いることによっ
て高速動作のＰＬＬ回路が実現できる。また回路構成が
トランジスタ・抵抗だけなのでＬＳＩ化が可能であり、
■チップでＰＬＬ回路を構成できる。
れるため、ＰＬＬ回路のＶＣＯとして用いることによっ
て高速動作のＰＬＬ回路が実現できる。また回路構成が
トランジスタ・抵抗だけなのでＬＳＩ化が可能であり、
■チップでＰＬＬ回路を構成できる。
第１図は本発明の原理構成図、第２図は実施例の回路構
成図、第３図はＰ Ｌ Ｌ回路のブロック構成図、第４
図は従来例のブロック構成国を示す。 図において、工は高速発振部、２．１０は発振回路、３
，１１は差動増幅回路、４は基準電圧部、６は制御部、
８は差働増幅器、９は周波数制御回路、５、 ７．１２
．１３．１４．１５．１６は電流供給回路、２１はＰＬ
Ｌ回路、２２は位相比較器、２３はＬＰＦ、２４はＡＭ
Ｐ、２５はＶＣｏ、２６はＦＦを示す。 Ｐ Ｌ ＬＩ！！１ｌａ）１７）プロ７り構成間第３図 従来例のブロック構成国 第４図
成図、第３図はＰ Ｌ Ｌ回路のブロック構成図、第４
図は従来例のブロック構成国を示す。 図において、工は高速発振部、２．１０は発振回路、３
，１１は差動増幅回路、４は基準電圧部、６は制御部、
８は差働増幅器、９は周波数制御回路、５、 ７．１２
．１３．１４．１５．１６は電流供給回路、２１はＰＬ
Ｌ回路、２２は位相比較器、２３はＬＰＦ、２４はＡＭ
Ｐ、２５はＶＣｏ、２６はＦＦを示す。 Ｐ Ｌ ＬＩ！！１ｌａ）１７）プロ７り構成間第３図 従来例のブロック構成国 第４図
Claims (1)
- 交叉結合されたトランジスタＴ＿１とＴ＿２と、該トラ
ンジスタＴ＿１とＴ＿２のエミッタ側に結合されたコン
デンサＣ＿０と、該コンデンサＣ＿０の両端に充放電電
流を供給する定電流源からなるエミッタ結合形マルチバ
イブレータ発振回路（２）と固定電圧を降下させる差動
増幅回路（３）を有する高速発振部（１）と、該高速発
振部と同一の発振振幅電位を供給する抵抗Ｒ＿Ｌと定電
流源（５）を有する基準電圧部（４）と、該基準電圧部
の電位と比較する制御電位を供給する抵抗Ｒと電圧制御
電流源（７）と差動増幅器（８）を有する制御部（６）
を備え、該差働増幅器（８）の出力により該制御部（６
）の電圧制御電流源（７）を制御すると共に、上記高速
発信部（１）の発振回路（２）の電圧制御電流源を制御
することを特徴とする高速・安定化電圧制御型発振回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038832A JPH03242017A (ja) | 1990-02-20 | 1990-02-20 | 高速・安定化電圧制御型発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2038832A JPH03242017A (ja) | 1990-02-20 | 1990-02-20 | 高速・安定化電圧制御型発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03242017A true JPH03242017A (ja) | 1991-10-29 |
Family
ID=12536201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2038832A Pending JPH03242017A (ja) | 1990-02-20 | 1990-02-20 | 高速・安定化電圧制御型発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03242017A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176996A (ja) * | 1993-01-21 | 1995-07-14 | Gennum Corp | 電流制御発振器 |
| JP2012052961A (ja) * | 2010-09-02 | 2012-03-15 | Seiko Epson Corp | 駆動回路、物理量測定装置 |
-
1990
- 1990-02-20 JP JP2038832A patent/JPH03242017A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176996A (ja) * | 1993-01-21 | 1995-07-14 | Gennum Corp | 電流制御発振器 |
| JP2012052961A (ja) * | 2010-09-02 | 2012-03-15 | Seiko Epson Corp | 駆動回路、物理量測定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4131861A (en) | Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop | |
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| JPH0322736B2 (ja) | ||
| US5047733A (en) | PLL synthesizer providing rapid frequency changeover | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JP3276749B2 (ja) | 周波数変調装置 | |
| WO2002099969A2 (en) | Negative resistance oscillator with overtone and level control | |
| JPH01106525A (ja) | 周波数発生回路装置 | |
| JPH03242017A (ja) | 高速・安定化電圧制御型発振回路 | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| JPS6338788B2 (ja) | ||
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP3242080B2 (ja) | 発振器回路 | |
| JPH03280605A (ja) | 可変周波数発振器 | |
| JP2976630B2 (ja) | 周波数シンセサイザ | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP3560696B2 (ja) | Ｐｌｌ回路 | |
| KR960008284B1 (ko) | 발진회로 | |
| JPH02312312A (ja) | 高速電圧制御形発振回路 | |
| JPH02246422A (ja) | 位相同期ループ回路 | |
| JPH03131121A (ja) | Ｐｌｌ回路 | |
| JPS59115624A (ja) | Ｐｌｌ | |
| JPH10242845A (ja) | Ｐｌｌ回路 | |
| JPS62290214A (ja) | 位相同期発振器 | |
| JPH02130026A (ja) | フェーズロックループ回路 |