JPH01106525A - 周波数発生回路装置 - Google Patents

周波数発生回路装置

Info

Publication number
JPH01106525A
JPH01106525A JP63225494A JP22549488A JPH01106525A JP H01106525 A JPH01106525 A JP H01106525A JP 63225494 A JP63225494 A JP 63225494A JP 22549488 A JP22549488 A JP 22549488A JP H01106525 A JPH01106525 A JP H01106525A
Authority
JP
Japan
Prior art keywords
frequency
circuit
oscillator
output signal
oscillators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63225494A
Other languages
English (en)
Inventor
Manfred Ley
マンフレート、ライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH01106525A publication Critical patent/JPH01106525A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0014—Structural aspects of oscillators
    • H03B2200/0022—Structural aspects of oscillators characterised by the substrate, e.g. material

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、２つの周波数のそれぞれ一方を発生する２個
の発振器と、前記周波数を制御するためのＰＬＬ回路と
を備え、このＰＬＬ回路は前記両周波数の内の少なくと
も１つと基準周波数との周波数比較を行いかつ再発振器
の周波数をＰＬＬ回路の周波数比較出力信号の関数とし
て制御するようにした２つの密接する周波数を発生する
ための回路装置に関する。
〔従来の技術〕
密接する、すなわち互いに密接して存在する周波数は例
えばデータ走査、データ信号の零点通過決定またはクロ
ック回復の際に使用される。この種の周波数の数値例は
例えば１６０．０Ｍ）＆の第１クロック周波数とこの周
波数よりも０．１〜０．８％程高い第２周波数とがある
。
この種の周波数は、従来では、所望の密接する周波数を
発生する２個の発振器の制御のために、２つの基準周波
数を発生する２個の高安定な水晶発振器を備えた２個の
Ｐ　Ｌ　’Ｌ回路（フェーズ・ロックド・ループ回路）
を使用することによって作られていた。
〔発明が解決しようとする課題〕
しかしながら、このような回路装置を大規模集積回路の
一部分として使用したい場合には、かかる回路装置は外
部構成要素の個数ならびにその所要面積および所要電流
のために大規模集積回路には適さない。
そこで、本発明は、大規模集積回路への使用に適する冒
頭で述べた種類の回路装置を提供することを課題とする
。
〔課題を解決するための手段〕
このような課題を解決するために、本発明は、ＰＬＬ回
路では周波数比較を一方の発振器の周波数についてのみ
行い、この周波数比較に基づくＰＬＬ回路の出力信号に
よって再発振器を制＜ｎすることを特徴とする。
本発明の構成は請求項２以下に記載されている。
（実施例） 次に、本発明を図面に示された実施例に基づいて詳細に
説明する。
第１図においては、２つの密接する周波数ｆ８、ｆｌを
発生するために２個の発振器１０，１１が設けられてい
る。この再発振器１０，１１には概略的に図示されてい
る周波数決定回路部１ｄｌ、Ｉｄ２がそれぞれ付設され
ており、発振器１０゜１１はこれらの周波数決定回路部
１ｄｌ、Ｉｄ２により以下において説明する方法によっ
て制御される。
さらに、第１図に図示された回路装置においては、基準
周波数ｆ　ｒａｔを発生する基準発振器１４と、比較回
路１５と、分周器１６とを備えたＰＬＬ回路が設けられ
ている０分周器１６は供給された周波数を予め定められ
た値で、１６０ＭＨｚの入力周波数の場合には例えば１
／８に分周する。この分周器１６には発振器ｌＯの出力
信号の周波数ｆ、が供給される。分周器１６によって周
波数ｆ＋を分周される発振器１０の出力信号は基準周波
数ｆ　ｒａｔと共に比較回路１５へ供給され、この比較
回路１５は再入力周波数の差に相当する出力信号を発生
する。
本発明によれば、再発振器１０．１１は比較回路１５の
周波数比較に基づく出力信号によって周波数決定回路部
１ｄｌ、１ｄ２を介して共通に制御される。それにより
、数値的に密接し発振器の周波数決定回路部によって決
めることの出来る２つの水晶安定性を持つ周波数ｆ、、
ｆ、が作られる。
第１図における発振器１０，１１は本発明の実施例によ
れば特にＥＣＬインバータによって形成されたリング発
振器として構成される。このようなリング発振器の基本
セルは第２図に示されている。この基本セルは原理的に
は差動増幅器段とその出力側に接続されたエミッタフォ
ロワー段とによって構成されている。完全なリング発振
器は複数のこのようなセルをカスケード接続することに
よって構成することができ、その場合最後のセルの出力
端子は最初のセルの入力端子に帰還接続される。
差動増幅器段は２つのエミッタ接続されたトランジスタ
Ｔ１、Ｔ２によって形成されており、それらの共通接続
されたニーツタは電流源ＩＳｔに接続されている。トラ
ンジスタＴｌのコレクタ回路には負荷抵抗ＲＬが配設さ
れており、それゆえこのトランジスタＴＩのコレクタと
負荷抵抗ＲＬとの接続点は差動増幅器段の出力端子を形
成する。
差動増幅器段の入力端子ＥはトランジスタＴＩのベース
によって形成され、一方トランジスタＴ２のベースには
基準電圧Ｖ　ｒａｔが印加される。
エミッタフォロワー段はベース端子が差動増幅器段の出
力端子に接続されたトランジスタＴ３によって形成され
ている。このトランジスタＴ３のエミッタはＥＣＬイン
バータの出力端子Ａを形成する。エミッタフォロワー段
Ｔゴのエミッタ回路には可制御電流源［ｄが配設されて
いる。この電流源１ｄは例えば制御可能な電流ミラー回
路として形成することができ、同様にエミッタフォロワ
ー段Ｔ３のエミッタに接続されている遅延容ＩＣｄと共
同でＥＣＬインバータの周波数決定部を形成する。第１
図の比較回路１５により制御される電流源（ｄによって
、遅延容量Ｃｄの放電時間が決定され、それゆえ、ＥＣ
Ｌインバータの出力信号の立下がりの勾配はエミッタフ
ォロワー段Ｔ３のエミッタ回路の電流に直接依存する。
集積回路では、リング発振器として上述の如く構成され
た第１図の発振器１０．１１は電気的かつ幾何学的に同
一でしかも高い対称性を持って構成される。さらに、両
リング発振器に対して第１図のＰＬＬ回路（１４，１５
，１６）が設けられることにより、プロセスパラメータ
の変化、温度依存性および供給電圧依存性は単一のＰＬ
Ｌ回路によって制御することができる。
既に詳述したように、両リング発振器１Ｏ１ｌｌの種々
の発振周波数は周波数決定量を所望に変更する、すなわ
ちリング発振器内の周波数決定回路部を所望に変更する
だけで得られる。これは第２図における遅延容量Ｃｄの
大きさを変えることによって行うのがよい、というのは
、遅延容ＩＣｄの大きさは製造技術的に良好に制御し得
るからである。
【図面の簡単な説明】
第１図は本発明による回路装置の一実施例を示すブロッ
ク回路図、第２図は第１図の回路装置における発振器を
実現するために特に適する発振器用基本セルを示す概略
回路図である。 １０．１１・・・発振器 １４・・・基準発振器 １５・・・比較回路 １６・・・分周器

Claims (1)

  1. 【特許請求の範囲】 １）２つの周波数（ｆ＿１、ｆ＿２）のそれぞれ一方を
    発生する２個の発振器（１０、１１）と、前記周波数（
    ｆ＿１、ｆ＿２）を制御するためのＰＬＬ回路（１４、
    １５、１６）とを備え、このＰＬＬ回路は前記両周波数
    （ｆ＿１、ｆ＿２）の内の少なくとも１つと基準周波数
    （ｆ＿ｒ＿ａ＿ｆ）との周波数比較を行いかつ前記両発
    振器（１０、１１）の周波数（ｆ＿１、ｆ＿２）を前記
    ＰＬＬ回路（１４、１５、１６）の周波数比較出力信号
    の関数として制御するようにした２つの密接する周波数
    を発生するための回路装置において、前記ＰＬＬ回路（
    １４、１５、１６）では周波数比較を一方の発振器（例
    えば１０）の周波数（例えばｆ＿１）についてのみ行い
    、この周波数比較に基づくＰＬＬ回路の出力信号によっ
    て両発振器（１０、１１）を制御することを特徴とする
    周波数発生回路装置。 ２）発振器（１０、１１）として、ＥＣＬインバータに
    よって形成されたリング発振器が設けられることを特徴
    とする請求項１記載の回路装置。 ３）ＥＣＬインバータとして形成された発振器（１０、
    １１）の周波数（ｆ＿１、ｆ＿２）は周波数決定量の種
    々の値によって決定され、この周波数決定量の値の調整
    による周波数（ｆ＿１、ｆ＿２）の制御はＰＬＬ回路（
    １４、１５、１６）の周波数比較出力信号によって行わ
    れることを特徴とする請求項１または２記載の回路装置
    。 ４）周波数決定量はリング発振器（１０、１１）のエミ
    ッタフォロワー（Ｔ３）内に設けられた遅延容量（Ｃｄ
    ）によって形成され、ＰＬＬ回路（１４、１５、１６）
    の周波数比較出力信号による制御はエミッタフォロワー
    電流の制御として行われることを特徴とする請求項３記
    載の回路装置。 ５）リング発振器（１０、１１）は集積回路内に電気的
    かつ幾何学的に同一でかつ対称に構成されていることを
    特徴とする請求項１ないし４の１つに記載の回路装置。
JP63225494A 1987-09-11 1988-09-07 周波数発生回路装置 Pending JPH01106525A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3730645.6 1987-09-11
DE3730645 1987-09-11

Publications (1)

Publication Number Publication Date
JPH01106525A true JPH01106525A (ja) 1989-04-24

Family

ID=6335849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63225494A Pending JPH01106525A (ja) 1987-09-11 1988-09-07 周波数発生回路装置

Country Status (3)

Country Link
US (1) US4904955A (ja)
EP (1) EP0307595A1 (ja)
JP (1) JPH01106525A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150886A (en) * 1998-10-20 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Phase locked loop circuit with multiple combinations which each produce a single phase and multiphase clock signals

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043677A (en) * 1990-06-29 1991-08-27 Texas Instruments Incorporated Time reference signal generation system
US5237290A (en) * 1992-05-08 1993-08-17 At&T Bell Laboratories Method and apparatus for clock recovery
US5768693A (en) * 1995-02-28 1998-06-16 Telecommunications Equipment Corporation Method and apparatus for controlling frequency of a multi-channel transmitter
DE19511402C1 (de) * 1995-03-28 1996-11-28 Siemens Ag Monolithisch integrierte spannungsgesteuerte Oszillatorschaltung
EP0794609B1 (en) * 1996-03-08 2001-08-16 STMicroelectronics S.r.l. An integrated circuit with automatic compensation for deviations of the capacitances from nominal values
US5789986A (en) * 1996-07-17 1998-08-04 Sun Microsystems, Inc. Frequency controlled bias generator for stabilizing clock generation circuits
US5748044A (en) * 1996-10-11 1998-05-05 Silicon Motion, Inc. Dual VCO phase-locked loop
DE19938515B4 (de) * 1999-08-13 2006-03-23 Infineon Technologies Ag Synthesizer für ein Kommunikationsgerät
US6794949B1 (en) * 2003-03-28 2004-09-21 Freescale Semiconductor, Inc. Frequency generating device and method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1274201B (de) * 1966-02-16 1968-08-01 Wandel & Goltermann In Kette schaltbare Quarzfrequenzdekade
FR2143558B1 (ja) * 1971-06-29 1975-07-11 Adret Electronique
US4097816A (en) * 1977-07-20 1978-06-27 General Research Of Electronics, Inc. Tuning system
US4131861A (en) * 1977-12-30 1978-12-26 International Business Machines Corporation Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop
FR2487607B1 (fr) * 1980-07-25 1985-07-05 Thomson Csf Circuit d'oscillateur synchronise et application au balayage lignes dans un televiseur
US4567448A (en) * 1982-08-05 1986-01-28 Epson Corporation Variable frequency oscillator
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
US4675617A (en) * 1986-02-03 1987-06-23 Martin Kenneth W Stable voltage controlled oscillator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150886A (en) * 1998-10-20 2000-11-21 Mitsubishi Denki Kabushiki Kaisha Phase locked loop circuit with multiple combinations which each produce a single phase and multiphase clock signals

Also Published As

Publication number Publication date
US4904955A (en) 1990-02-27
EP0307595A1 (de) 1989-03-22

Similar Documents

Publication Publication Date Title
US5847617A (en) Variable-path-length voltage-controlled oscillator circuit
US4091335A (en) Phase locked loop using current controlled ring oscillator
US4131861A (en) Variable frequency oscillator system including two matched oscillators controlled by a phase locked loop
JPH01106525A (ja) 周波数発生回路装置
JPS5843187A (ja) 可変周波発振方式
US4595887A (en) Voltage controlled oscillator suited for being formed in an integrated circuit
JP3534379B2 (ja) 振幅制御発振器
JPH08274629A (ja) ディジタルｐｌｌ回路
JPS6187416A (ja) 遅延装置
KR100222673B1 (ko) 위상고정루프회로
JP3417734B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JPH0528830Y2 (ja)
JP2827389B2 (ja) Ｐｌｌ用半導体集積回路
JPH03242017A (ja) 高速・安定化電圧制御型発振回路
KR0154849B1 (ko) 전압제어발진기의 이득조절회로
JPH04115625A (ja) 入力信号遅延回路
KR100244434B1 (ko) 위상 고정 루프
KR950030484A (ko) 피드 포워드(Feed Forward) 제어형 위상 동기 회로
JPH09148923A (ja) 位相同期ループ回路の発振回路
SU1205254A1 (ru) Мультивибратор
JP2536018B2 (ja) 周波数シンセサイザ回路
JPH1056381A (ja) フェーズド・ロックド・ループ回路
JPH09130238A (ja) 位相比較回路
JPH06338767A (ja) 電圧制御発振回路及び電圧制御発振装置
JPH02192317A (ja) 発振回路