JP3534379B2

JP3534379B2 - 振幅制御発振器

Info

Publication number: JP3534379B2
Application number: JP24645297A
Authority: JP
Inventors: 隆志佐瀬; 和男加藤
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 1997-09-11
Filing date: 1997-09-11
Publication date: 2004-06-07
Anticipated expiration: 2017-09-11
Also published as: JPH1188126A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振器の振幅依存
の温度係数や非線形を除去する高精度な振幅制御発振器
に関するもので、本発明の振幅制御発振器は通常の位相
同期ループ(PLL）回路の電圧及び電流制御発振器とし
て、さらにはマイクロプロセッサに内蔵集積化されるク
ロック発生用、及びＨＤＤや超音波モータなどに用いら
れる周波数トラッキング用のＰＬＬ応用に好適な技術で
ある。

【０００２】

【従来の技術】振幅制御発振器の従来例としては、温度
補償形のエミッタ結合形マルチバイブレータの例が、エ
イビーグレベン著“バイポーラアンドモスア
ナログインテグレーテッドサーキットデザイン”
（１９８４年），第５７５頁から第５７７頁，ジョン
ウィリィアンドサンズ（A.B.GREBENE,BIPOLAR ANDM
OS ANALOG INTEGRATED CIRCUIT DESIGN,（１９８４），
pp．５７５−５７７，John Wiley & Sans Inc.）の書籍
に記載されている。通常の発振器の発振周波数ｆｖは、
コレクタ側のクランプダイオードの降下電圧（クランプ
電圧と云う）をＶBE、タイミングキャパシタをＣ、制御
電流をＩｖとすると、ｆｖはｆｖ＝Ｉｖ／４・Ｃ・ＶBE
で表される。この式によると、ダイオードのＶBEには負
の大きなの温度係数(−３０００〜−４０００ppm／℃）
があるため、ｆｖはその温度変動を受ける。この温度変
動を除去するためには、従来例では発振器の下段に直列
にコントロール及び温度補償段を設けて、下段の温度補
償電流を発振器のコレクタ側ＶBEと同じ電流密度で補償
することにより、前述の式のＩｖがＶBEの関数で表され
るので、温度補償が可能となる。

【０００３】

【発明が解決しようとする課題】上記従来例は温度補償
のための補償回路が発振器に直列に入いるので、直列段
数が増し、この発振器は低電圧化に向かない。また、温
度補償をしているにも拘らずＶBE自身は電流にも依存す
るため発振器のコレクタ側のクランプ電圧は一定振幅電
圧にならない。これが原因で発振器の入出力特性は制御
電流の高電流域で飽和特性になりやすく、非直線になる
という問題があった。

【０００４】本発明の目的は、振幅制御発振器の振幅依
存の温度係数や非線形を除去し、低電圧動作に向いた高
精度の振幅制御発振器を提供するにある。

【０００５】

【課題を解決するための手段】上記目的は、出力信号の
振幅を制御する制御端子を有する１対の第１のクランプ
素子と定電流回路とを少なくとも有する発振回路と、こ
の発振回路と並列に接続され、制御端子を有する第２の
クランプ素子と第２の定電流回路とを有するレプリカ回
路と、第１のクランプ素子によるクランプ電圧を予め定
めた電圧とするために、第２のクランプ素子のクランプ
電圧と予め定めた基準電圧に基づいて、第１のクランプ
素子及び上記第２のクランプ素子の制御端子への制御信
号を出力する制御回路とを有することにより達成するこ
とができる。

【０００６】この構成によれば、第２のクランプ素子の
クランプ電圧と基準電圧を等しくするように制御回路で
負帰還制御することにより、１対のクランプ素子のクラ
ンプ電圧を基準電圧に等しくすることになる。基準電圧
は発振器の外で作り出しているので、１対のクランプ素
子に依存する温度係数や動作電流による振幅変動がな
く、直流の一定値に設定でき、１対のクランプ素子のク
ランプ電圧も一定値となる。したがって、振幅制御発振
器の１対のクランプ素子によって得られる出力の振幅は
高精度（一定値）にできる。

【０００７】また、本発明の振幅制御発振器は発振器と
並列にレプリカ回路を設けているので、直列段数の増加
はなく、高精度動作の発振器で低電圧動作に適する。

【０００８】

【発明の実施の形態】図１に本発明の一実施例である振
幅制御発振器の回路を示す。図１において、１０は発振
器、２０はレプリカ回路であり、１は制御入力端子、
２，３は可変発振器の出力端子、Ｖref は外部の基準電
圧、ＡＭＰは差動増幅器、Ｖccは電源端子、ＧＮＤは接
地電位である。発振器１０は、エミッタ結合形マルチバ
イブレータとして知られており、その構成は、交互に接
続された１対のスイッチングトランジスタＱ１とＱ２、
そのコレクタにつながるプルアップ抵抗Ｒ１とＲ２、１
対のクランプ素子となるトランジスタＱ３とＱ４、定電
流回路を構成するトランジスタＱ５とＱ６、積分用のタ
イミングキャパシタＣ、二相の出力パルスを出力する出
力端子２，３とスイッチングトランジスタＱ１，Ｑ２の
ベースを駆動するエミッタフォロワとして動作するトラ
ンジスタＱ９とＱ１０、及びそのバイアス電流を設定す
るバイアス電流源ＩＢ１とＩＢ２で構成される。

【０００９】レプリカ回路２０は、トランジスタＱ８と
第２のクランプ素子となるトランジスタＱ１１の直列回
路で構成される。トランジスタＱ１１は発振器１０側の
トランジスタＱ３，Ｑ４と同じ電流密度に設定し、トラ
ンジスタＱ８は発振器１０側の定電流回路のトランジス
タＱ５，Ｑ６とカレントミラーでリンクしている。トラ
ンジスタＱ１１のベース（クランプ素子記述では制御端
子）はトランジスタＱ３，Ｑ４のベースと共通に接続さ
れる。さらに、これらのベースは差動増幅器ＡＭＰの出
力に接続される。差動増幅器ＡＭＰの二つの入力は、−
入力側はトランジスタＱ１１とＱ８の中点Ａに、＋入力
側は基準電圧Ｖref に接続される。

【００１０】以上のように構成された図１の回路の動作
は次のようになる。図１の回路において、発振器１０の
電源端子Ｖccの電圧をＶcc、トランジスタＱ３又はＱ４
のエミッタ電圧をＶＥ，ＶccとＶＥの差電圧（クランプ
電圧）をＶEP、トランジスタＱ５，Ｑ６の制御電流をＩ
ｖ，タイミングキャパシタＣの値をＣとすると、発振周
波数ｆｖはｆｖ＝Ｉｖ／４・Ｃ・ＶEPで表される。ここ
で、ＶＥは発振周期の半サイクル期間中にトランジスタ
Ｑ１がオン、Ｑ２がオフの状態にあるとき、トランジス
タＱ３に流れる２・Ｉｖの電流によって発生するエミッ
タ電圧である。このとき、プルアップ抵抗Ｒ１に流れる
電流は無視する。トランジスタＱ１がオフ、Ｑ２がオン
のもう一つの半サイクルの期間にあるときは、トランジ
スタＱ４側に発生するエミッタ電圧がＶＥとなる。

【００１１】次に、クランプ電圧ＶEPを得るためのトラ
ンジスタＱ３又はＱ４のエミッタ電圧ＶＥの検出方法と
ＶＥの一定値設定方法について説明する。前述のように
トランジスタＱ３又はＱ４のエミッタ電圧ＶＥは発振周
期の半サイクル毎に変化しているので、高周波動作でＶ
Ｅのレベルは直接とりだす（検出する）ことはできな
い。そこで、トランジスタＱ３又はＱ４と定電流回路の
トランジスタＱ５，Ｑ６に連動するバイアス設定のため
のトランジスタＱ１１とＱ８の直列回路からなる直流の
制御電圧レプリカ回路を設ける。ここで、発振器側１０
のトランジスタ対Ｑ３又はＱ４とレプリカ側２０のＱ１
１が同じ電流密度に設定したとすればレプリカ回路２０
内のＡ点は発振器の出力クランプレベルと等しい値とし
て複製できる。したがって、Ａ点は直流電圧の一定値に
すればよいので、検出，制御が容易になる。具体的に
は、トランジスタＱ１１のエミッタ電圧（この場合、レ
プリカ回路２０のトランジスタＱ１１とＱ８の中点Ａの
電位）と基準電圧Ｖref を差動増幅器ＡＭＰでトランジ
スタＱ１１のベースを介して負帰還制御することによ
り、トランジスタＱ１１のエミッタ電圧は基準電圧Ｖre
f と等しくなる。先にも述べたように、トランジスタＱ
１１はトランジスタＱ３（Ｑ４）と同じ電流密度に設定
し、トランジスタＱ１１，Ｑ３，Ｑ４のベースを共通に
接続しているので、トランジスタＱ１１のエミッタ電圧
は、レプリカの関係にあるトランジスタＱ３又はＱ４の
エミッタ電圧に等しくなる。したがって、トランジスタ
Ｑ３又はＱ４のエミッタ電圧には一定値の基準電圧Ｖre
f を与えることができる。基準電圧Ｖref はトランジス
タのＶBEに依存しないで作ることができるので、温度係
数や発振器の動作電流依存による電圧変動の影響は受け
ず、出力端子２，３に得られる発振器の出力振幅を一定
にできる。トランジスタＱ３又はＱ４とトランジスタＱ
１１を同じ電流密度に保つには、定電流回路のトランジ
スタＱ５，Ｑ６の電流ＩｖとリンクしてトランジスタＱ
８の電流を２・Ｉｖ／ｎに設定する。例えば、ｎを任意
の整数に選ぶとすると、トランジスタＱ８のエミッタ面
積とトランジスタＱ３，Ｑ４のエミッタ面積の関係は１
／ｎに設計すればよい。この場合、レプリカ回路に流す
電流の値を小さくでき、発振器として低消費電力化が図
れる。トランジスタＱ８の電流（２・Ｉｖ／ｎ）の分子
が２・Ｉｖとなるのは、発振器１０の一つの定常状態に
おいて、トランジスタＱ１がオン、Ｑ２がオフのとき、
トランジスタＱ３に２・Ｉｖの電流が流れる条件であ
る。

【００１２】図２は本発明の他の一実施例を示したブロ
ック図である。図２において、図１の構成と異なる点
は、発振器をバイポーラのエミッタ結合形マルチバイブ
レータからＭＯＳの差動形リングカウンタに変更した点
である。ＤＩＦ１〜ＤＩＦｎがｎ段の差動形リングカウ
ンタ部、ＩＢ３１〜ＩＢ３ｎは差動形リングカウンタＤ
ＩＦ１〜ＤＩＦｎに対応した制御電流を設定する定電流
源、３０は能動負荷出力振幅クランプ回路、トランジス
タＱ４０と定電流源ＩＢ３０はレプリカ回路、ＡＭＰは
差動増幅器、Ｖref は基準電圧である。

【００１３】図２は、差動形リングカウンタの各段の出
力クランプ素子と等しい電流密度のトランジスタＱ４０
と、同じく各段の制御電流源に等しい電流密度の定電流
源ＩＢ３０との直列回路で各出力段の振幅電位と等しい
直流の電位点Ａを作り、差動増幅器ＡＭＰの負帰還制御
により制御点Ａを一定に、すなわち結果的にリングカウ
ンタの出力振幅を一定に制御する方法である。この回路
の詳細構成は図３に示す。

【００１４】図３は図２のブロック図の詳細構成を示し
た図である。図３において、１０は差動形リングカウン
タＣＣＯ(電流制御発振器)、２０はＤＣ制御電圧のレプ
リカ回路、ＡＭＰは差動増幅器、Ｖref は基準電圧発生
回路、４０は制御昇圧回路である。差動形リングカウン
タのドレイン側には能動負荷Ｑ６１〜Ｑ６ｎ，Ｑ７１〜
Ｑ７ｎと出力振幅クランプ用のソースフォロワＱ３１〜
Ｑ３ｎが接続されており、トランジスタＱ５１〜Ｑ５ｎ
の制御電流は差動回路(Ｑ１１〜Ｑ１ｎ,Ｑ２１〜Ｑ２ｎ
で示した部分）の切換時には片側のトランジスタＱ３１
〜Ｑ３ｎに流れて出力電圧振幅はクランプされる。した
がって、このクランプ電圧値を常に一定値に制御すれば
よい。

【００１５】差動形リングカウンタＣＣＯ１０では、単
位差動回路発振部の遅延時間をｔｄ、リングカウンタの
段数をｎｖとすると、発振周波数ｆｖはｆｖ＝１／２・
ｔｄ・ｎｖ∝Ｉｖ／ＣＬ・ＶSPで表される。ここで、Ｃ
Ｌは負荷容量、ＶSPは電源端子Ｖccの電圧Ｖccとトラン
ジスタＱ３１〜Ｑ３ｎ又はＱ４１〜Ｑ４ｎが導通時のソ
ース電圧ＶＳとの間のクランプ電圧である。レプリカ回
路のＡ点は差動増幅器ＡＭＰを用いて基準電圧Ｖref に
等しくなるように制御されるので、Ａ点、即ちＶＳには
抵抗Ｒ３とＲ４の分圧点で得られる基準電圧Ｖref が与
えられる。制御昇圧回路４０は差動増幅器ＡＭＰに給電
するためのもので、Ｖcc＋Ｖｄの電圧（Ｖｄはダイオー
ドＤ４の順方向降下電圧）を発生する。

【００１６】次に、このＶcc＋Ｖｄの電圧を得るための
制御昇圧回路４０の動作を説明する。先ず、インバータ
Ｉnvの出力がＧＮＤレベルにあるとき、コンデンサＣ１
の電位はダイオードＤ２を介してＶccの電位まで充電さ
れる。次いで、インバータＩnvの出力がＶccレベルにな
ったとき、コンデンサＣ１の電荷はダイオードＤ３を介
してコンデンサＣ２に充電される。コンデンサＣ２の充
電電圧はダイオードＤ４の順方向降下電圧Ｖｄでクラン
プされる。したがって、上述したようにダイオードＤ３
のカソード側、即ち差動増幅器ＡＭＰの給電側にはＶcc
＋Ｖｄなる電圧が得られる。以上の動作は、入力端子５
に昇圧用のクロック（例えば、このクロック周波数は発
振器の出力を適当に分周したクロックを用いる）が連続
パルスとして常時入ると、インバータＩnvの出力レベル
はＧＮＤとＶccの間を交互に繰返して、このＶcc＋Ｖｄ
なる電圧が一定に保持される。

【００１７】差動増幅器の電源側に昇圧回路を設けて電
源電圧Ｖccよりも相対的に１ダイオード電圧降下分（Ｖ
ｄ）高くしたのは、レプリカ回路のＡ点の電圧をＶccに
対し０〜Ｖｄの間で任意に振幅制御できるようにし、原
理上より高い発振を可能にするためである。このこと
は、先の関係式からｆｖが出力振幅ＶSPに反比例すると
見做せると、出力振幅ＶSPを小さく制御すると出力周波
数ｆｖをより高周波化することが可能である。

【００１８】この方式は、バイポーラのエミッタ結合形
マルチバイブレータのように動作が関係式と良く適合す
る場合には１対のクランプ素子の温度変化等も含めて制
御できる。しかし、ＭＯＳのリングオシレータでは非線
形性の原因が温度，動作電流だけと単純ではないので使
用デバイス特性と合わせた非線形性の原因を吟味する必
要がある。場合によっては一定値制御ではなく周波数の
関数で変える必要もありうる。

【００１９】図４に図３の回路のシミュレーション結果
（昇圧回路なしの条件）を示す。リングカウンタの高周
波発振動作は数ＭＨｚ〜数１００ＭＨｚの範囲で試み
た。制御電流Ｉｖの値を（ａ）〜（ｃ）と大幅に変化さ
せても振幅制御発振器の出力振幅レベルは一定になって
いる。これは、クランプ素子のクランプ電圧が動作電流
に関係せず、基準電圧Ｖref に等しいことを示してい
る。

【００２０】以上述べたように振幅制御発振器におい
て、第２のクランプ素子のクランプ電圧と基準電圧を等
しくするように差動増幅器で負帰還制御することによ
り、第２のクランプ素子と発振器側の１対のクランプ素
子はレプリカの関係にあるので、第２のクランプ素子の
クランプ電圧を制御するには、その結果として１対のク
ランプ素子のクランプ電圧を基準電圧に等しくすること
ができる。基準電圧は発振器の外で作り出しているの
で、１対のクランプ素子に依存する温度係数や動作電流
による振幅変動がなく、直流の一定値に設定でき、１対
のクランプ素子のクランプ電圧も一定値となる。したが
って、振幅制御発振器の１対のクランプ素子によって得
られる発振出力振幅は高精度（一定値）にできる効果が
ある。

【００２１】また、本発明の振幅制御発振器は発振器と
並列にレプリカ回路を設けているので、直列段数の増加
はなく、高精度動作の発振器で低電圧動作に適するとい
う長所を有する。

【００２２】以上述べた振幅制御発振器において、レプ
リカ回路２０を発振器１０の構成、即ち差動対の片方の
構成にすることにより、第２のクランプ素子の電流密度
をより精密に発振器１０のクランプ素子の電流密度に合
わせることができるので、高精度にクランプ制御ができ
る利点がある。このことは、図１では抵抗Ｒ１又はＲ２
に相当する抵抗をトランジスタＱ１１に並列に接続する
こと、図３ではトランジスタＱ６１又はＱ７１に相当す
るトランジスタをトランジスタＱ４０に並列に接続する
ことにより実現できる。

【００２３】以上述べた振幅制御発振器は、バイポーラ
とＭＯＳの回路構成で説明したが、これ以外のプロセ
ス、例えばBiCMOSなどでも同様に実施できる。

【００２４】図５は本発明の振幅制御発振器を適用した
位相同期ループ（ＰＬＬ）回路の一実施例を示すブロッ
ク図である。通常のＰＬＬとしては、位相比較器７００
及びそのアップ（ＴＵ）ダウン（ＴＤ）で制御されるチ
ャージポンプ回路８００及びその出力のフィルタコンデ
ンサＣＦ，ＶＣＯブロック，フリップフロップ(ＦＦ)１
５０，分周回路６００により構成され、ＶＣＯブロック
の出力はフリップフロップ（ＦＦ）１５０を介し出力端
子２１に出力周波数ｆｏのクロック信号を出力すると共
に２／Ｎの分周回路６００を介し、位相比較器７００の
入力端子２５へ帰還される。ここで、ＶＣＯブロック
は、ＣＦの端子電圧ＶＦを入力し制御電流ＤＩ１を発生
するＶ／Ｉ変換回路９００，アップ（ＴＵ）ダウン（Ｔ
Ｄ）パルス信号でダンピング信号電流ＤＩ２を発生する
Ｔ／Ｉ変換回路９５０，電流加算回路２００，CCO100で
構成されている。更にＰＬＬには、CCO100の中心周波数
の設定のために、位相比較器７００のもう一つの入力端
子１５に与える入力クロック信号ｆinを入力とし、ｆin
に比例したCCO100の中心周波数に相当する制御電流Ｉｃ
を発生するＦ／Ｉ変換回路４００がある。このＩｃはＶ
／Ｉ変換回路９００とＴ／Ｉ変換回路９５０の制御信号
としても使われる。

【００２５】このような構成において、Ｆ／Ｉ変換回路
４００の応答は自動制御の応答の安定性の面からは通常
のＰＬＬの応答速度と大幅に異なるように設計するのが
望ましく、この応用例では、Ｆ／Ｉ変換回路４００の応
答はＰＬＬの応答速度よりはるかに速くする設計になっ
ている。これにより、ＰＬＬの位相引込動作に先だって
CCO100の中心周波数は高速、かつ正確に確定され、通常
のＰＬＬ動作が可能になる。

【００２６】図６に本発明の振幅制御発振器を用いたＰ
ＬＬを適用したマイコンシステムを示す。このシステム
は発振器１０００，クロック分配系１１００，マイクロ
プロセッサ１２００，メモリ１３００，インターフェイ
ス回路１４００，クロック同期バス１５００，入出力機
器１６０１〜１６０ｎから構成されている。マイクロプ
ロセッサ１２００，インターフェイス回路１４００，入
出力機器１６０１〜１６０ｎは、それぞれ本発明の振幅
制御発振器を用いたPLL1210 ，１４１０，１６１１〜１
６１ｎを有している。発振器１０００により生成された
クロックは、クロック分配系により分配される。マイク
ロプロセッサ１２１０では分配されたクロック信号をPL
L1210 から入力し、ＰＬＬから出力されるクロック信号
により、論理部１２２０を制御する。論理部１２２０
は、インターフェイス回路1400を介して入力した信号に
ついて、所望の論理演算を施して、出力信号をインター
フェイス回路１４００へ出力する。このマイクロプロセ
ッサ１２００の論理部１２２０は、インバータ，２ＮＡ
ＮＤのような基本ゲート，フリップフロップ，ＰＬＡ，
ＲＯＭ，ＲＡＭなどで構成されている。また、インター
フェイス回路１４００は、クロック分配系１１００によ
り分配されたクロックをPLL1410 を介して入力し、この
PLL1410 から出力されるクロックに基づいて、マイクロ
プロセッサ１２００とバス１５００との間で信号の伝送
を行う。入出力機器１６０１〜１６０ｎも同様にクロッ
ク分配系１１００によって分配されたクロックをそれぞ
れPLL1611 〜１６１ｎを介して入力し、このPLL1611 〜
１６１ｎから出力されるクロックに基づいて外部から信
号の入出力を行う。

【００２７】このように、本発明の振幅制御発振回路を
ＰＬＬに適用することにより、PLLを適用した装置内部
のクロックスキューを小さくすることができると共に、
マイクロプロセッサ１２００，インターフェイス回路１
４００，入出力機器１６０１〜１６０ｎ間でクロックの
位相を合致させることができ、クロック同期によるデー
タ転送が短時間、かつ容易に行える。

【００２８】図７に本発明の振幅制御発振器を用いたＰ
ＬＬを適用したマイクロプロセッサの別の実施例を示
す。

【００２９】このマイクロプロセッサ２０００は、PLL2
001 ，論理部２００３，インターフェイス回路２００４
から構成されている。PLL2001 は外部の発振回路よりク
ロックを入力し、PLL2001 から出力されるクロックによ
り論理部２００３，インターフェイス回路２００４にク
ロックを制御する。尚、ＰＬＬの構成としては、論理部
２００３，インターフェイス回路２００４にクロックを
供給するために多相のクロックを出力するものであり、
図８に示すようにフリップフロップ１５０の後段に、多
相クロック生成回路２００８を設ける構成とする。ま
た、論理部2003については、先に説明したのと同様に、
インバータ，２ＮＡＮＤのような基本ゲート，フリップ
フロップ，ＰＬＡ，ＲＯＭ，ＲＡＭなどで構成されてい
る。

【００３０】そして、このマイクロプロセッサは、PLL2
001 ，論理部２００３，インターフェイス回路２００４
を同一の半導体チップ上に形成されたものである。

【００３１】以上説明したように、本実施例ではマイク
ロプロセッサへの応用について説明したが、本発明はこ
れに限られるものではなく、例えばＨＤＤ，超音波モー
タの周波数トラッキングにも適用できる。

【００３２】

【発明の効果】本発明によれば、以下の効果が得られ
る。

【００３３】（１）レプリカ回路を発振器に並列に設け
るので、発振器の直列段数(縦積段数)の増加がなく低電
圧動作に適する。

【００３４】（２）外部の基準電圧を用いて発振器の出
力振幅を一定にするので、温度係数の低い高精度な発振
器が実現できる。

【００３５】（３）外部の基準電圧が発振器の基準なの
で、従来の動作電流依存による出力振幅の変動がなく、
直線性が向上する。

【００３６】（４）昇圧回路により１対のクランプ素子
のクランプ電圧を電源電圧Ｖccより１ダイオード分高い
電圧まで可変できるので、低出力振幅制御が可能になり
発振器の広帯域化が図れる。

【図面の簡単な説明】

【図１】本発明の振幅制御発振器の回路を示した図であ
る。

【図２】本発明の振幅制御発振器の他の一実施例を示す
ブロック図である。

【図３】図２の回路構成を示した図である。

【図４】図３の回路のシミュレーション結果を示した図
である。

【図５】本発明の振幅制御発振器による位相同期ループ
回路の構成を示した図である。

【図６】本発明の振幅制御発振器を適用した位相同期ル
ープ回路のマイコンシステムの構成を示した図である。

【図７】本発明の振幅制御発振器による位相同期ループ
回路を適用したマイクロプロセッサの構成を示した図で
ある。

【図８】本発明の振幅制御発振器による位相同期ループ
回路の構成を示した図である。

【符号の説明】

１０…発振器、２０…レプリカ回路、３０…能動負荷出
力振幅クランプ回路、４０…制御昇圧回路。

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０３Ｌ 7/099 Ｈ０３Ｌ 7/08 Ｆ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 3/282 H03K 3/023 H03K 3/354

Claims

(57)【特許請求の範囲】

【請求項１】出力信号の振幅を制御する制御端子を有す
る１対の第１のクランプ素子と定電流回路とを少なくと
も有する発振回路と、上記第１のクランプ素子のレプリカである制御端子を有
する第２のクランプ素子と上記第２のクランプ素子に直
列に接続された上記定電流回路のレプリカである第２の
定電流回路とを有し上記発振回路と並列に接続されたレ
プリカ回路と、上記第１のクランプ素子によるクランプ電圧を予め定め
た電圧とするために、上記第１のクランプ素子及び上記
第２のクランプ素子の制御端子に制御信号を出力し、上
記第２のクランプ素子と上記第２の定電流回路間の一点
の電圧を基準電圧に設定する制御手段とを有することを
特徴とする振幅制御発振器。
【請求項２】請求項１において、上記発振回路は、エミッタ結合形マルチバイブレータで
構成されていることを特徴とする振幅制御発振器。
【請求項３】請求項第１項において、上記発振回路は電流制御発振器であることを特徴とする
振幅制御発振器。
【請求項４】第１のクロック信号と、第２のクロック信
号とを入力し、上記第１と上記第２のクロック信号のそ
れぞれの位相差を表す信号を生成する位相比較器と、上記位相比較器によって生成される信号によって決定さ
れる電圧信号を生成するローパスフィルタと、上記ローパスフィルタによって生成される電圧信号によ
って制御され、第３のクロック信号を生成する電圧制御
発振器と、上記電圧制御発振器で生成された上記第３のクロック信
号の信号を分周して、上記第２のクロック信号を生成す
る分周器とを有する位相同期回路において、上記電圧制御発振器は、出力信号の振幅を制御する制御端子を有する１対の第１
のクランプ素子と定電流回路とを少なくとも有する発振
回路と、上記第１のクランプ素子のレプリカである制御
端子を有する第２のクランプ素子と上記第２のクランプ
素子に直列に接続された上記定電流回路のレプリカであ
る第２の定電流回路とを有し上記発振回路と並列に接続
されたレプリカ回路と、上記第１のクランプ素子による
クランプ電圧を予め定めた電圧とするために、上記第１
のクランプ素子及び上記第２のクランプ素子の制御端子
に制御信号を出力し、上記第２のクランプ素子と上記第
２の定電流回路間の一点の電圧を基準電圧に設定する制
御手段と、を有することを特徴とする位相同期回路。
【請求項５】請求項４において、上記電圧制御発振器の上記発振回路は、エミッタ結合形
マルチバイブレータで構成されていることを特徴とする
位相同期回路。
【請求項６】請求項第４項において、上記電圧制御発振器の上記発振回路は電流制御発振器で
あることを特徴とする位相同期回路。
【請求項７】外部から入力される第１のクロック信号
と、第２のクロック信号との位相差を表す信号を生成す
る位相比較器と、上記位相比較器によって生成される信
号によって決定される電圧信号を生成するローパスフィ
ルタと、上記ローパスフィルタによって生成される電圧
信号によって制御され、第３のクロック信号を生成する
電圧制御発振器と、上記電圧制御発振器で生成された上
記第３のクロック信号の信号を分周して、上記第２のク
ロック信号を生成する分周器とを有する位相同期回路
と、上記位相同期回路から出力された第３のクロック信号に
よって制御され、入力信号の論理演算を行う論理部とを
少なくとも有するマイクロプロセッサにおいて、上記電圧制御発振器は、出力信号の振幅を制御する制御端子を有する１対の第１
のクランプ素子と定電流回路とを少なくとも有する発振
回路と、上記第１のクランプ素子のレプリカである制御
端子を有する第２のクランプ素子と上記第２のクランプ
素子に直列に接続された上記定電流回路のレプリカであ
る第２の定電流回路とを有し上記発振回路と並列に接続
されたレプリカ回路と、上記第１のクランプ素子による
クランプ電圧を予め定めた電圧とするために、上記第１
のクランプ素子及び上記第２のクランプ素子の制御端子
に制御信号を出力し、上記第２のクランプ素子と上記第
２の定電流回路間の一点の電圧を基準電圧に設定する制
御端手段と、を有することを特徴とするマイクロプロセ
ッサ。