JPH0322736B2 - - Google Patents
Info
- Publication number
- JPH0322736B2 JPH0322736B2 JP56002558A JP255881A JPH0322736B2 JP H0322736 B2 JPH0322736 B2 JP H0322736B2 JP 56002558 A JP56002558 A JP 56002558A JP 255881 A JP255881 A JP 255881A JP H0322736 B2 JPH0322736 B2 JP H0322736B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- input terminal
- output
- flip
- flop circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明はフエーズロツク方式、特に位相誤差を
検出し位相誤差補正電圧を発生するフエーズロツ
クループ方式に関する。
検出し位相誤差補正電圧を発生するフエーズロツ
クループ方式に関する。
第１信号に正確に位相同期した第２信号を発生
する回路の必要性がある。このような回路は一般
にフエーズロツクループ（PLL）と呼ばれ当業
者には周知である。PLLでは、２信号を位相検
波器に印加し、その出力から両信号の位相差の関
数出力を得る。この位相誤差信号をループフイル
タで低域ろ波した後電圧制御型発振器（VCO）
の制御入力に加えて、この発振器の信号位相を入
力信号に追従させる。二次的PLLの大半では、
誤差増幅器を位相検波器とVCO間に設けなけれ
ばならない。
する回路の必要性がある。このような回路は一般
にフエーズロツクループ（PLL）と呼ばれ当業
者には周知である。PLLでは、２信号を位相検
波器に印加し、その出力から両信号の位相差の関
数出力を得る。この位相誤差信号をループフイル
タで低域ろ波した後電圧制御型発振器（VCO）
の制御入力に加えて、この発振器の信号位相を入
力信号に追従させる。二次的PLLの大半では、
誤差増幅器を位相検波器とVCO間に設けなけれ
ばならない。
PLL回路の詳細についてはV.F.クルーパ著
「フリケンシイ・シンセス（Frequency
Synthesis）」（チヤールズ・グリフイン・アン
ド・カンパニー1973年版）の第６章を参照された
い。
「フリケンシイ・シンセス（Frequency
Synthesis）」（チヤールズ・グリフイン・アン
ド・カンパニー1973年版）の第６章を参照された
い。
従つて、本発明の目的は位相検波器及びループ
フイルタ間に増幅器の不要なフエーズロツク方式
を提供することである。
フイルタ間に増幅器の不要なフエーズロツク方式
を提供することである。
本発明の他の目的は誤差信号出力に増幅を要し
ないPLL用位相検波器を提供することである。
ないPLL用位相検波器を提供することである。
本発明その他の目的は検出時点が正確に確立で
きる位相検波器を提供することである。
きる位相検波器を提供することである。
本発明の更に他の目的は検出点が容易に変更で
きる位相検波器を提供することである。
きる位相検波器を提供することである。
本発明によると、VCOの出力は基準パルスに
正確に位相同期される。本発明に使用する位相検
波器はエネーブリングパルス幅期間中のみ電流を
流すので、VCOの制御端子に供給されるノイズ
の可能性は減少する。この位相検波器の構成によ
り、誤差信号増幅器の必要性を排除し、これによ
り更に他のノイズ源を除く。更に、位相検波が起
る時点はカレントミラーにより正確に確立でき
る。このカレントミラー回路は電流をループフイ
ルタ内へ又はその外へ導くのに使用する。
正確に位相同期される。本発明に使用する位相検
波器はエネーブリングパルス幅期間中のみ電流を
流すので、VCOの制御端子に供給されるノイズ
の可能性は減少する。この位相検波器の構成によ
り、誤差信号増幅器の必要性を排除し、これによ
り更に他のノイズ源を除く。更に、位相検波が起
る時点はカレントミラーにより正確に確立でき
る。このカレントミラー回路は電流をループフイ
ルタ内へ又はその外へ導くのに使用する。
本発明の特徴及び効果は、添付図を参照すると
共に以下の詳細説明を続めば明らかになろう。
共に以下の詳細説明を続めば明らかになろう。
PLLの動作は当業者に周知であるが、本発明
は従来技術のブロツク図を示す第１図を参照する
ことによりよく理解できよう。
は従来技術のブロツク図を示す第１図を参照する
ことによりよく理解できよう。
第１図において、基準発振器１００は周波数1
の第１信号を発生する。この第１信号に正確に同
期した第２信号2を発生したいとする。周波数2
の第２信号を、制御し得る周波数の信号発生手
段、即ち可変周波数発振器５００で発生する。こ
の発振器５００は高入力インピーダンスの制御入
力端５１０を有する電圧制御型水晶発振器である
のが好ましい。
の第１信号を発生する。この第１信号に正確に同
期した第２信号2を発生したいとする。周波数2
の第２信号を、制御し得る周波数の信号発生手
段、即ち可変周波数発振器５００で発生する。こ
の発振器５００は高入力インピーダンスの制御入
力端５１０を有する電圧制御型水晶発振器である
のが好ましい。
発振器５００の出力は周波数1の第１信号の位
相を周波数2の第２信号の位相と比較する位相比
較手段に印加する。この位相比較手段は位相検波
器２００を有する。周波数1及び2の両信号が相
互に所望の位相関係にあれば、位相検波器２００
は誤差信号を発生しないが、所望の位相関係にな
ければ誤差信号制御電圧を発振器５００の制御入
力端５１０に印加して、周波数2を周波数1及び
2の両信号間に正確な位相関係が維持できる方向
に変化させる。
相を周波数2の第２信号の位相と比較する位相比
較手段に印加する。この位相比較手段は位相検波
器２００を有する。周波数1及び2の両信号が相
互に所望の位相関係にあれば、位相検波器２００
は誤差信号を発生しないが、所望の位相関係にな
ければ誤差信号制御電圧を発振器５００の制御入
力端５１０に印加して、周波数2を周波数1及び
2の両信号間に正確な位相関係が維持できる方向
に変化させる。
ループフイルタ３００と増幅器４００とを前述
した誤差信号制御電圧路中に動作的に挿入してい
る。ループフイルタ３００の伝達関数はループ安
定度に重要な役割を果している。即ち、ループフ
イルタ３００の役割は周波数1の第１信号中のノ
イズによる急激な位相誤差を減衰することであ
り、また位相検波出力中の高周波成分を平滑する
働らきをする。位相検波器２００と発振器５００
の制御入力端５１０間に設けた増幅器４００は、
PLLの必要とするループ利得を得るにある。そ
の代りに、ループフイルタ３００の受動素子を高
利得増幅器の帰還回路網中に使用する、いわゆる
能働フイルタ（図示せず）を使用してもよい。ル
ープフイルタを使用することにより、いわゆる二
次的ループと呼ばれるPLLが得られる。
した誤差信号制御電圧路中に動作的に挿入してい
る。ループフイルタ３００の伝達関数はループ安
定度に重要な役割を果している。即ち、ループフ
イルタ３００の役割は周波数1の第１信号中のノ
イズによる急激な位相誤差を減衰することであ
り、また位相検波出力中の高周波成分を平滑する
働らきをする。位相検波器２００と発振器５００
の制御入力端５１０間に設けた増幅器４００は、
PLLの必要とするループ利得を得るにある。そ
の代りに、ループフイルタ３００の受動素子を高
利得増幅器の帰還回路網中に使用する、いわゆる
能働フイルタ（図示せず）を使用してもよい。ル
ープフイルタを使用することにより、いわゆる二
次的ループと呼ばれるPLLが得られる。
次に、第２図につき本発明の好適実施例を説明
する。第３図は、第２図の回路の記号ＡからＥで
示す各点の信号波形を示し、対応する波形を同一
記号で示す。基準パルス発生器１００′は波形Ａ
に示す如き矩形波等の所望波形を発生する。発生
器１００′は周波数1の矩形パルスを発生する任
意の慣用回路であるを可とする。
する。第３図は、第２図の回路の記号ＡからＥで
示す各点の信号波形を示し、対応する波形を同一
記号で示す。基準パルス発生器１００′は波形Ａ
に示す如き矩形波等の所望波形を発生する。発生
器１００′は周波数1の矩形パルスを発生する任
意の慣用回路であるを可とする。
エネーブルパルス発生器６００は第３図Ｂに示
す如きパルスを発生する。基準パルスの立ち上が
りエツジは、エネーブルパルスのパルス幅内に発
生する位相関係にある。基準パルスとエネーブル
パルスとを位相検波器２００′に印加する。
す如きパルスを発生する。基準パルスの立ち上が
りエツジは、エネーブルパルスのパルス幅内に発
生する位相関係にある。基準パルスとエネーブル
パルスとを位相検波器２００′に印加する。
位相検波器２００′はＤ型フリツプフロツプ回
路FF，２０５，２１０，スイツチングトランジ
スタTR，２２０，２３０，２４０，定電流源２
１５，及び反転電流増幅器７００より成る。定電
流源２１５の電流値は、i1である。基準パルスを
FF２０５のSET入力端に印加し、エネーブルパ
ルスを両FF２０５，２１０のＤ入力端に印加す
る。FF２０５のＱ出力及びFF２１０の出力は
使用しないがFF２０５の出力はTR２３０のベ
ースに、FF２１０のＱ出力はTR２２０のベース
に夫々印加する。
路FF，２０５，２１０，スイツチングトランジ
スタTR，２２０，２３０，２４０，定電流源２
１５，及び反転電流増幅器７００より成る。定電
流源２１５の電流値は、i1である。基準パルスを
FF２０５のSET入力端に印加し、エネーブルパ
ルスを両FF２０５，２１０のＤ入力端に印加す
る。FF２０５のＱ出力及びFF２１０の出力は
使用しないがFF２０５の出力はTR２３０のベ
ースに、FF２１０のＱ出力はTR２２０のベース
に夫々印加する。
TR２２０，２３０及び２４０の各エミツタを
慣用の定電流源２１５の一方の端子に共通接続す
る。定電流源２１５の他端は接地する。TR２２
０のコレクタも又接地する。TR２３０のコレク
タは電流増幅器７００の入力側に接続し、TR２
４０のコレクタは電流増幅器７００の出力側に接
続する。TR２４０のベースは、FF２０５の高及
び低出力レベルの中間レベルに相当する電圧を供
給するバイアス電源２２５に接続する。
慣用の定電流源２１５の一方の端子に共通接続す
る。定電流源２１５の他端は接地する。TR２２
０のコレクタも又接地する。TR２３０のコレク
タは電流増幅器７００の入力側に接続し、TR２
４０のコレクタは電流増幅器７００の出力側に接
続する。TR２４０のベースは、FF２０５の高及
び低出力レベルの中間レベルに相当する電圧を供
給するバイアス電源２２５に接続する。
電流増幅器７００はPNP型TR２５０，２６０
及び抵抗器２３５，２５５及び２６５より成る。
TR２５０及び２６０の各エミツタは夫々抵抗器
２５５，２６５を介して説明都合上正電源２４５
で示す電位源に接続している。TR２５０のベー
スは直列抵抗器２３５を介してそのコレクタに接
続して、一般にいうダイオード接続となすと共に
ダイオードのように動作させる。このダイオード
接続TR２５０は、そのコレクタをTR２６０の
ベースに直結し、この電流源TR２６０にベース
バイアス電圧を供給する。この回路構成について
は本願出願人の出願に係る米国特許第3939434号
（対応日本特許 特公昭55−24804号）明細書に開
示しているので参照されたい。
及び抵抗器２３５，２５５及び２６５より成る。
TR２５０及び２６０の各エミツタは夫々抵抗器
２５５，２６５を介して説明都合上正電源２４５
で示す電位源に接続している。TR２５０のベー
スは直列抵抗器２３５を介してそのコレクタに接
続して、一般にいうダイオード接続となすと共に
ダイオードのように動作させる。このダイオード
接続TR２５０は、そのコレクタをTR２６０の
ベースに直結し、この電流源TR２６０にベース
バイアス電圧を供給する。この回路構成について
は本願出願人の出願に係る米国特許第3939434号
（対応日本特許 特公昭55−24804号）明細書に開
示しているので参照されたい。
位相検波器２００′の出力はTR２６０及びTR
２４０のコレクタの共通接続点から取出す。この
誤差信号は前述した作用をする慣用のループフイ
ルタ３００に供給される。ろ波した誤差信号は次
に発振器５００の制御入力端５１０に印加する。
制御入力端５１０に好ましくは発振器５００の周
波数を可変する可変容量ダイオード（図示せず）
の一端に接続している。発振器５００の出力は周
波数2の所望信号である。周波数2のこの信号は
出力信号として作用する以外に、位相検波器２０
０に帰還される。特に、FF２０５及びFF２１０
のCK入力端に戻す。
２４０のコレクタの共通接続点から取出す。この
誤差信号は前述した作用をする慣用のループフイ
ルタ３００に供給される。ろ波した誤差信号は次
に発振器５００の制御入力端５１０に印加する。
制御入力端５１０に好ましくは発振器５００の周
波数を可変する可変容量ダイオード（図示せず）
の一端に接続している。発振器５００の出力は周
波数2の所望信号である。周波数2のこの信号は
出力信号として作用する以外に、位相検波器２０
０に帰還される。特に、FF２０５及びFF２１０
のCK入力端に戻す。
前述した回路の全体の目的は第１図の従来回路
のそれと実質的に同一である。周波数2の第２信
号は周波数1の第１信号に対して正確な時間関係
で発生する。然し、本発明は前述した新規な位相
検波器２００′を有する点で従来回路と顕著な差
違を有する。以下にその動作を第３図を参照して
説明する。
のそれと実質的に同一である。周波数2の第２信
号は周波数1の第１信号に対して正確な時間関係
で発生する。然し、本発明は前述した新規な位相
検波器２００′を有する点で従来回路と顕著な差
違を有する。以下にその動作を第３図を参照して
説明する。
位相検波器２００′はFF２１０のＤ入力端に負
極性（立下がり）のエネーブルパルス（波形Ｂ）
を受けることにより駆動される。よつて、FF２
１０のＱ出力（波形Ｄ）は、CK入力端に次のク
ロツク・パルス（波形Ｃ）が印加されると負とな
り、トランジスタ２２０が非導通となる。このエ
ネーブルパルスはまたFF２０５のＤ入力端にも
印加される。FF２０５とFF２１０とは同一クロ
ツクパルスを受けるので、FF２１０のＱ出力が
低レベルとなるとFF２０５の出力（波形Ｅ）
は高レベルへ移行し、TR２３０のベースに正電
圧を印加する。そこで、TR２４０が非導通とな
ると共に、TR２３０が導通して電流i1がTR２３
０に流れる。カレントミラー作用によつて、TR
２６０のコレクタにはmi1の電流が流れる。ここ
で記号ｍはカレントミラー型電流増幅器７００の
利得を表わし、抵抗器２５５と２６５の抵抗比と
等しくなる。この電流によりループフイルタ３０
０に電荷が生じ、これは基準パルスの正エツジ
（立上り）が発生するまで続く。エネーブルパル
スの初めと基準パルスの初めの時間差を第３図に
記号ａで示す。よつて、ループフイルタ３００に
生じる電荷Q1は次式の通りである。
極性（立下がり）のエネーブルパルス（波形Ｂ）
を受けることにより駆動される。よつて、FF２
１０のＱ出力（波形Ｄ）は、CK入力端に次のク
ロツク・パルス（波形Ｃ）が印加されると負とな
り、トランジスタ２２０が非導通となる。このエ
ネーブルパルスはまたFF２０５のＤ入力端にも
印加される。FF２０５とFF２１０とは同一クロ
ツクパルスを受けるので、FF２１０のＱ出力が
低レベルとなるとFF２０５の出力（波形Ｅ）
は高レベルへ移行し、TR２３０のベースに正電
圧を印加する。そこで、TR２４０が非導通とな
ると共に、TR２３０が導通して電流i1がTR２３
０に流れる。カレントミラー作用によつて、TR
２６０のコレクタにはmi1の電流が流れる。ここ
で記号ｍはカレントミラー型電流増幅器７００の
利得を表わし、抵抗器２５５と２６５の抵抗比と
等しくなる。この電流によりループフイルタ３０
０に電荷が生じ、これは基準パルスの正エツジ
（立上り）が発生するまで続く。エネーブルパル
スの初めと基準パルスの初めの時間差を第３図に
記号ａで示す。よつて、ループフイルタ３００に
生じる電荷Q1は次式の通りである。
Q1＝mi1a ……(1)
FF２０５のSET入力端に基準パルスの立上りが
到来すると、その出力は低レベルとなり、基準
パルスが高レベルの間出力は低レベルに維持さ
れる。FF２１０は不変である。TR２３０のベー
ス電圧は低レベルであるので、TR２３０は非導
通となり、電流を流さなくなる。一方、TR２４
０が導通し、ループフイルタ３００に充電された
電荷により、エネーブルパルスを基に発生した
FF２１０の出力（波形Ｄ）の立ち上がりエツジ
までTR２４０のコレクタ・エミツタ路に電流ｉ
を流す。第３図のエネーブルパルス期間を記号ｂ
で表わすと、ループフイルタ３００から吸収した
電荷Q2は次式で表わされる。
到来すると、その出力は低レベルとなり、基準
パルスが高レベルの間出力は低レベルに維持さ
れる。FF２１０は不変である。TR２３０のベー
ス電圧は低レベルであるので、TR２３０は非導
通となり、電流を流さなくなる。一方、TR２４
０が導通し、ループフイルタ３００に充電された
電荷により、エネーブルパルスを基に発生した
FF２１０の出力（波形Ｄ）の立ち上がりエツジ
までTR２４０のコレクタ・エミツタ路に電流ｉ
を流す。第３図のエネーブルパルス期間を記号ｂ
で表わすと、ループフイルタ３００から吸収した
電荷Q2は次式で表わされる。
Q2＝i1（ｂ−ａ） ……(2)
よつて、ループフイルタ内の正味電荷QNは次
式で与えられる。
式で与えられる。
QN＝mi1a−i1（ｂ−ａ） ………(3)
ループフイルタ３００両端の電圧は発振器５０
０の周波数を制御し、制御ループの作用により、
安定状態となる。安定状態下ではQN＝０である
ので、次式が成立する。
０の周波数を制御し、制御ループの作用により、
安定状態となる。安定状態下ではQN＝０である
ので、次式が成立する。
mi1a＝i1（ｂ−ａ） ……(4)
よつて、ａ／ｂ＝１／ｍ＋１ ……(5)
従つて、ａ／ｂ点は電流増幅器７００の利得であ
るｍ以外の総ての回路パラメータに無関係であ
る。ｍの値を変化させることにより、クロツクパ
ルス及び基準パルスの位相を制御できる。第２図
の実施例では抵抗器２５５と２６５の抵抗値を等
しくしてｍ＝１としているので、ａ／ｂ＝１／２
である。そこで、周波数2の信号は基準パルスの
立上り点と一致するFF２１０の出力パルス（波
形Ｄ）の中間、即ちエネーブルパルス（波形Ｂ）
の略中間にロツクされる。
るｍ以外の総ての回路パラメータに無関係であ
る。ｍの値を変化させることにより、クロツクパ
ルス及び基準パルスの位相を制御できる。第２図
の実施例では抵抗器２５５と２６５の抵抗値を等
しくしてｍ＝１としているので、ａ／ｂ＝１／２
である。そこで、周波数2の信号は基準パルスの
立上り点と一致するFF２１０の出力パルス（波
形Ｄ）の中間、即ちエネーブルパルス（波形Ｂ）
の略中間にロツクされる。
エネーブルパルスの正縁（立上り点）がFF２
０５及びFF２１０のＤ入力端に到来すると、FF
２１０のＱ出力は次のクロツクパルスの印加によ
り反転し高レベルとなるが、FF２０５の出力
は基準パルスが高レベルのため低レベルである。
なお、FF２０５の出力は、基準パルスが低レ
ベルになつても、エネーブルパルスが高レベルの
間低レベルを維持する。よつて、TR２３０のベ
ース電圧が低レベルとなり、TR２３０は非導通
となる。また、TR２２０のベース電圧は高レベ
ルであるので、TR２４０が非導通となり、TR
２２０は導通して電流源２１５の電流を流す。こ
れにより、位相検波器２００′はデイスエーブル
（停止）する。ループフイルタ３００両端の電荷
は制御入力端５１０の電圧を維持する。次のエネ
ーブルパルスを受けると、上述の動作を反復す
る。
０５及びFF２１０のＤ入力端に到来すると、FF
２１０のＱ出力は次のクロツクパルスの印加によ
り反転し高レベルとなるが、FF２０５の出力
は基準パルスが高レベルのため低レベルである。
なお、FF２０５の出力は、基準パルスが低レ
ベルになつても、エネーブルパルスが高レベルの
間低レベルを維持する。よつて、TR２３０のベ
ース電圧が低レベルとなり、TR２３０は非導通
となる。また、TR２２０のベース電圧は高レベ
ルであるので、TR２４０が非導通となり、TR
２２０は導通して電流源２１５の電流を流す。こ
れにより、位相検波器２００′はデイスエーブル
（停止）する。ループフイルタ３００両端の電荷
は制御入力端５１０の電圧を維持する。次のエネ
ーブルパルスを受けると、上述の動作を反復す
る。
本発明によれば、フリツプ・フロツプ回路２０
５及び２１０の出力信号は、基準パルスと可変周
波数発振器５００の出力パルスの位相差に関する
情報を含み、これらの出力信号でスイツチング手
段を制御して電流供給回路の出力電流をフイルタ
回路３００に供給することにより、ノイズの影響
が殆どない可変周波数発振器の制御電圧を生成で
きる。
５及び２１０の出力信号は、基準パルスと可変周
波数発振器５００の出力パルスの位相差に関する
情報を含み、これらの出力信号でスイツチング手
段を制御して電流供給回路の出力電流をフイルタ
回路３００に供給することにより、ノイズの影響
が殆どない可変周波数発振器の制御電圧を生成で
きる。
尚、以上の説明は本発明の原理を示すものであ
り、回路の詳細等は省略しているが、これらはい
ずれも当業者の容易に理解し得るところであると
考える。またここに述べた特定の実施例は単に本
発明の好適一実施例を示すにすぎず、当業者によ
り特定の目的及び用途に応じて適宜各種変更変形
が可能であること明らかである。よつて、本願発
明の技術的範囲には当然これら変更変形をも包含
するものと理解すべきである。
り、回路の詳細等は省略しているが、これらはい
ずれも当業者の容易に理解し得るところであると
考える。またここに述べた特定の実施例は単に本
発明の好適一実施例を示すにすぎず、当業者によ
り特定の目的及び用途に応じて適宜各種変更変形
が可能であること明らかである。よつて、本願発
明の技術的範囲には当然これら変更変形をも包含
するものと理解すべきである。
第１図は本発明の作用効果を説明する為の従来
PLL回路のブロツク図、第２図は本発明の好適
実施例を示す簡略ブロツク図及び回路図、第３図
は第２図の動作を説明する為の波形図を示す。 １００′…基準パルス発生手段、２０５…第１
フリツプ・フロツプ回路、２１０…第２フリツ
プ・フロツプ回路、２１５…定電流源、２３０…
第１トランジスタ、２２０…第２トランジスタ、
２４０…第３トランジスタ、２５０，２６０…電
流供給手段、３００…フイルタ手段、５００…可
変周波数パルス発振手段、６００…エネーブルパ
ルス発生手段。
PLL回路のブロツク図、第２図は本発明の好適
実施例を示す簡略ブロツク図及び回路図、第３図
は第２図の動作を説明する為の波形図を示す。 １００′…基準パルス発生手段、２０５…第１
フリツプ・フロツプ回路、２１０…第２フリツ
プ・フロツプ回路、２１５…定電流源、２３０…
第１トランジスタ、２２０…第２トランジスタ、
２４０…第３トランジスタ、２５０，２６０…電
流供給手段、３００…フイルタ手段、５００…可
変周波数パルス発振手段、６００…エネーブルパ
ルス発生手段。
Claims (1)
- 【特許請求の範囲】 １ 入力端子の供給電圧に応じた周波数の出力パ
ルスを発生する可変周波数パルス発振手段と、 基準パルスを発生する基準パルス発生手段と、 上記基準パルスと所定許容範囲の位相関係を有
するエネーブルパルスを発生するエネーブルパル
ス発生手段と、 上記可変周波数パルス発振手段の出力パルスが
供給されるクロツク入力端子、上記エネーブルパ
ルス発生手段のエネーブルパルスが供給されるＤ
入力端子及び上記基準パルス発生手段の基準パル
スが供給されるセツト入力端子を有する第１フリ
ツプ・フロツプ回路と、 上記可変周波数パルス発振手段の出力パルスが
供給されるクロツク入力端子及び上記エネーブル
パルス発生手段のエネーブルパルスが供給される
Ｄ入力端子を有する第２フリツプ・フロツプ回路
と、 上記第１フリツプ・フロツプ回路の出力端子、
上記第１フリツプ・フロツプ回路の出力端子とは
極性が異なる上記第２フリツプ・フロツプ回路の
出力端子、及び所定電圧源が夫々ベースに接続さ
れた同一導電型の第１，第２及び第３トランジス
タと、 該第１、第２及び第３トランジスタのエミツタ
に共通接続された定電流源と、 上記第１トランジスタが導通状態のときに、上
記第１及び第３トランジスタのコレタクに夫々所
定比の電流を供給する電流供給手段と、 入力端子が上記第３トランジスタのコレクタに
接続され、出力端子が上記可変周波数パルス発振
手段の上記入力端子に接続されたフイルタ手段と
を具え、 安定状態で、上記可変周波数パルス発振手段の
出力パルスは上記基準パルスと同期することを特
徴とするフエーズロツク装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/110,561 US4316150A (en) | 1980-01-09 | 1980-01-09 | Phase locked loop including phase detector system controlled by enable pulses |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56104543A JPS56104543A (en) | 1981-08-20 |
| JPH0322736B2 true JPH0322736B2 (ja) | 1991-03-27 |
Family
ID=22333693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP255881A Granted JPS56104543A (en) | 1980-01-09 | 1981-01-09 | Phase locked system |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4316150A (ja) |
| JP (1) | JPS56104543A (ja) |
| CA (1) | CA1164963A (ja) |
| DE (1) | DE3100429C2 (ja) |
| FR (1) | FR2473816A1 (ja) |
| GB (1) | GB2067371B (ja) |
| NL (1) | NL8100013A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4371975A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | Sampling NRZ data phase detector |
| GB2106359B (en) * | 1981-09-24 | 1985-07-03 | Standard Telephones Cables Ltd | Direct conversion radio receiver for fm signals |
| US4389622A (en) * | 1981-09-28 | 1983-06-21 | Honeywell Inc. | System for preventing transient induced errors in phase locked loop |
| US4520319A (en) * | 1982-09-30 | 1985-05-28 | Westinghouse Electric Corp. | Electronic phase detector having an output which is proportional to the phase difference between two data signals |
| US4585989A (en) * | 1984-05-18 | 1986-04-29 | Tektronix, Inc. | 50% point of amplitude and phase detector |
| US4679004A (en) * | 1985-09-03 | 1987-07-07 | Nec Corporation | Frequency synthesizer of a phase-locked type with a sampling circuit |
| JPH0787362B2 (ja) * | 1986-03-17 | 1995-09-20 | 日本電気株式会社 | 位相同期ル−プ |
| DE3881380D1 (de) * | 1988-03-30 | 1993-07-01 | Itt Ind Gmbh Deutsche | Filterschaltung. |
| US5157290A (en) * | 1991-03-05 | 1992-10-20 | Tektronix, Inc. | Phase detector |
| NL9200057A (nl) * | 1992-01-14 | 1993-08-02 | Sierra Semiconductor Bv | Terugkoppelnetwerk voor cmos hoogspanningsgenerator om (e)eprom-geheugen cellen te programmeren. |
| US5332930A (en) * | 1993-06-24 | 1994-07-26 | Intel Corporation | Phase locked loop circuitry with variable gain and bandwidth |
| US5440515A (en) * | 1994-03-08 | 1995-08-08 | Motorola Inc. | Delay locked loop for detecting the phase difference of two signals having different frequencies |
| CN1068473C (zh) * | 1994-04-07 | 2001-07-11 | Rca.汤姆森许可公司 | 锁相环的鉴相器 |
| KR0147619B1 (ko) * | 1995-01-27 | 1998-12-01 | 김광호 | 플립플롭 제어기 |
| US5694086A (en) * | 1996-02-28 | 1997-12-02 | Port; Adrian George | Precision, analog CMOS one-shot and phase locked loop including the same |
| US5815041A (en) | 1996-04-12 | 1998-09-29 | Silicon Image, Inc. | High-speed and high-precision phase locked loop having phase detector with dynamic logic structure |
| US6002282A (en) * | 1996-12-16 | 1999-12-14 | Xilinx, Inc. | Feedback apparatus for adjusting clock delay |
| US6326826B1 (en) | 1999-05-27 | 2001-12-04 | Silicon Image, Inc. | Wide frequency-range delay-locked loop circuit |
| US6435037B1 (en) | 2000-01-06 | 2002-08-20 | Data Sciences International, Inc. | Multiplexed phase detector |
| US6539316B1 (en) | 2000-01-06 | 2003-03-25 | Data Sciences International, Inc. | Phase detector |
| US6595071B1 (en) | 2000-01-06 | 2003-07-22 | Transoma Medical, Inc. | Estimation of error angle in ultrasound flow measurement |
| EP3217558B1 (en) | 2016-03-11 | 2020-05-13 | Socionext Inc. | Timing-difference measurement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015531A (ja) * | 1973-06-08 | 1975-02-19 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2011710A1 (ja) * | 1968-06-27 | 1970-03-06 | North American Rockwell | |
| US3813604A (en) * | 1972-10-04 | 1974-05-28 | Marconi Co Canada | Digital discriminator |
| DE2415103C3 (de) * | 1974-03-28 | 1978-10-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für die Phasensynchronisierung von Rechteckimpulstaktgeneratoren |
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| CA1057860A (en) * | 1976-01-08 | 1979-07-03 | Sperry Rand Corporation | Two mode harmonic and nonharmonic phase detector |
| US4055814A (en) * | 1976-06-14 | 1977-10-25 | Pertec Computer Corporation | Phase locked loop for synchronizing VCO with digital data pulses |
| DE2912406A1 (de) * | 1978-03-31 | 1979-10-18 | Citizen Watch Co Ltd | Frequenzteilersystem |
| US4222013A (en) * | 1978-11-24 | 1980-09-09 | Bowers Thomas E | Phase locked loop for deriving clock signal from aperiodic data signal |
-
1980
- 1980-01-09 US US06/110,561 patent/US4316150A/en not_active Expired - Lifetime
- 1980-12-29 CA CA000367663A patent/CA1164963A/en not_active Expired
-
1981
- 1981-01-05 NL NL8100013A patent/NL8100013A/nl not_active Application Discontinuation
- 1981-01-06 GB GB8100228A patent/GB2067371B/en not_active Expired
- 1981-01-07 FR FR8100422A patent/FR2473816A1/fr active Granted
- 1981-01-09 DE DE3100429A patent/DE3100429C2/de not_active Expired
- 1981-01-09 JP JP255881A patent/JPS56104543A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015531A (ja) * | 1973-06-08 | 1975-02-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2067371A (en) | 1981-07-22 |
| FR2473816A1 (fr) | 1981-07-17 |
| DE3100429A1 (de) | 1981-11-19 |
| FR2473816B1 (ja) | 1984-04-20 |
| CA1164963A (en) | 1984-04-03 |
| NL8100013A (nl) | 1981-08-03 |
| JPS56104543A (en) | 1981-08-20 |
| GB2067371B (en) | 1984-02-15 |
| DE3100429C2 (de) | 1989-03-16 |
| US4316150A (en) | 1982-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322736B2 (ja) | ||
| US4156855A (en) | Phase-locked loop with variable gain and bandwidth | |
| US4494080A (en) | Voltage-controlled oscillator with independent gain and frequency controls | |
| JPS5843932B2 (ja) | デジタル位相比較器 | |
| KR960012710A (ko) | 저항기 없는 전압 제어 발진기 | |
| JP3276749B2 (ja) | 周波数変調装置 | |
| JP4065423B2 (ja) | チャージポンプ、クロック再生回路及びレシーバー | |
| JPH029216A (ja) | 電圧制御発振器 | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| US20230163769A1 (en) | Low noise phase lock loop (pll) circuit | |
| US4932073A (en) | Transmitter having PLL circuit | |
| JP2743133B2 (ja) | 位相検出器 | |
| US3500226A (en) | Apparatus for reducing the static offset in a phase-locked oscillator | |
| US4739284A (en) | Phase locked loop having fast frequency lock steering circuit | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| US3717822A (en) | Phase shift oscillator | |
| JPS58215B2 (ja) | タイミング抽出用ｐｌｌ回路 | |
| JPH04290307A (ja) | 位相同期発振回路 | |
| JP2000004155A (ja) | Ｐｌｌ装置 | |
| JPH03242017A (ja) | 高速・安定化電圧制御型発振回路 | |
| JPH04314229A (ja) | ディジタルデータ抽出装置 | |
| JPH01135204A (ja) | 周波数変調器 | |
| JPH09200050A (ja) | 位相同期回路 | |
| JPH07120947B2 (ja) | クロック形成回路 |