JPH09200050A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPH09200050A JPH09200050A JP8009840A JP984096A JPH09200050A JP H09200050 A JPH09200050 A JP H09200050A JP 8009840 A JP8009840 A JP 8009840A JP 984096 A JP984096 A JP 984096A JP H09200050 A JPH09200050 A JP H09200050A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- control
- control voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000035945 sensitivity Effects 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 230000010355 oscillation Effects 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 1
- 230000001960 triggered effect Effects 0.000 abstract description 3
- 230000001052 transient effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000010897 surface acoustic wave method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
- H03B5/326—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator the resonator being an acoustic wave device, e.g. SAW or BAW device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 位相同期回路の引込みを安定かつ高速に行
う。 【解決手段】 電圧制御発振器の制御電圧特性対周波数
を非直線形に設計する。すなわち、ある値Ｖ1 以下の制
御入力に対して、この電圧制御発振器の制御電圧対出力
周波数変化の率が大きくなる様に設計する。こうするこ
とにより、位相同期回路のループゲインを変化させるこ
とが可能となる。入力断によるロックが外れた後の引込
み動作に入る場合、予めこの発振器の制御電圧を最低電
位に保っておき、ループゲインを高くすることにより、
再び引込み動作に入った場合、引込み時間を短縮させる
ことができる。その結果、今までのループフィルタの時
定数切替えなどによる引込時間短縮方式に比べ、切替え
スイッチ等が無いため、切替え時の周波数変化が加速で
き、引込み動作の安定度も向上することが可能になる。
う。 【解決手段】 電圧制御発振器の制御電圧特性対周波数
を非直線形に設計する。すなわち、ある値Ｖ1 以下の制
御入力に対して、この電圧制御発振器の制御電圧対出力
周波数変化の率が大きくなる様に設計する。こうするこ
とにより、位相同期回路のループゲインを変化させるこ
とが可能となる。入力断によるロックが外れた後の引込
み動作に入る場合、予めこの発振器の制御電圧を最低電
位に保っておき、ループゲインを高くすることにより、
再び引込み動作に入った場合、引込み時間を短縮させる
ことができる。その結果、今までのループフィルタの時
定数切替えなどによる引込時間短縮方式に比べ、切替え
スイッチ等が無いため、切替え時の周波数変化が加速で
き、引込み動作の安定度も向上することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は位相同期回路に関
し、特に電圧制御発振手段と、この発振出力に応じた信
号と入力信号との位相比較をなす位相比較手段とを有
し、この位相比較出力に応じて電圧制御発振手段の制御
を行って入力信号に位相同期した出力信号を得るように
した位相同期回路に関するものである。
し、特に電圧制御発振手段と、この発振出力に応じた信
号と入力信号との位相比較をなす位相比較手段とを有
し、この位相比較出力に応じて電圧制御発振手段の制御
を行って入力信号に位相同期した出力信号を得るように
した位相同期回路に関するものである。
【０００２】
【従来の技術】この種の位相同期回路においては、高速
引込み特性を実現する一つの方法として、特開昭５７−
１４１１３７号公報に示される如く、位相制御ループの
ループフィルタの時定数を、定常動作時よりも引込み動
作時に大になる様に切替えることで、ループ特性を変化
させる方法がある。
引込み特性を実現する一つの方法として、特開昭５７−
１４１１３７号公報に示される如く、位相制御ループの
ループフィルタの時定数を、定常動作時よりも引込み動
作時に大になる様に切替えることで、ループ特性を変化
させる方法がある。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うなループフィルタの時定数の切替え方法では、その切
替え時に切替え素子により発生する雑音等の影響によっ
て、引込み動作が不安定になるという欠点がある。ま
た、切替え時の状態によっては、ループ引込み時に出力
信号にジッタが発生するという欠点もある。
うなループフィルタの時定数の切替え方法では、その切
替え時に切替え素子により発生する雑音等の影響によっ
て、引込み動作が不安定になるという欠点がある。ま
た、切替え時の状態によっては、ループ引込み時に出力
信号にジッタが発生するという欠点もある。
【０００４】そこで、本発明はかかる従来技術の欠点を
解消すべくなされたものであって、その目的とするとこ
ろは、引込み動作を安定とし、また引込み時に出力信号
にジッタが生じない様にした高速引込み機能を有する位
相同期回路を提供することにある。
解消すべくなされたものであって、その目的とするとこ
ろは、引込み動作を安定とし、また引込み時に出力信号
にジッタが生じない様にした高速引込み機能を有する位
相同期回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば、電圧制
御発振手段と、この発振出力に応じた信号と入力信号と
の位相比較をなす位相比較手段とを有し、この位相比較
出力に応じて前記電圧制御発振手段の制御を行って前記
入力信号に位相同期した出力信号を得るようにした位相
同期回路であって、前記電圧制御発振手段は、中心周波
数を発生せしめる制御電圧を境にして、発振周波数が低
くなる第１の制御電圧領域における制御感度が、発振周
波数が高くなる第２の制御電圧領域における制御感度よ
りも大になるよう構成されており、前記入力信号の断状
態から供給状態への遷移時に、前記制御電圧を前記第１
の制御電圧領域内の所定電圧に強制的に設定する制御電
圧設定手段を有することを特徴とする位相同期回路が得
られる。
御発振手段と、この発振出力に応じた信号と入力信号と
の位相比較をなす位相比較手段とを有し、この位相比較
出力に応じて前記電圧制御発振手段の制御を行って前記
入力信号に位相同期した出力信号を得るようにした位相
同期回路であって、前記電圧制御発振手段は、中心周波
数を発生せしめる制御電圧を境にして、発振周波数が低
くなる第１の制御電圧領域における制御感度が、発振周
波数が高くなる第２の制御電圧領域における制御感度よ
りも大になるよう構成されており、前記入力信号の断状
態から供給状態への遷移時に、前記制御電圧を前記第１
の制御電圧領域内の所定電圧に強制的に設定する制御電
圧設定手段を有することを特徴とする位相同期回路が得
られる。
【０００６】
【発明の実施の形態】本発明の作用について述べる。本
発明においては、スイッチ素子によるループフィルタの
時定数の切替えは行わず、電圧制御発振器の制御感度を
可変に構成しておき、引込み時に制御感度を大として引
込みを高速化し、定常時は制御感度を小として安定化さ
せるようにしている。
発明においては、スイッチ素子によるループフィルタの
時定数の切替えは行わず、電圧制御発振器の制御感度を
可変に構成しておき、引込み時に制御感度を大として引
込みを高速化し、定常時は制御感度を小として安定化さ
せるようにしている。
【０００７】そのために、電圧制御発振器の制御電圧対
発振周波数特性を直線ではなく、その中心周波数以下の
領域ではその傾き（制御感度）を大としておくことによ
り、引込み時にこの制御感度が大なる領域で電圧制御発
振器を動作させる様にし、結果的にループ帯域を広く取
れるようにして安定な高速引込みを可能とするものであ
る。
発振周波数特性を直線ではなく、その中心周波数以下の
領域ではその傾き（制御感度）を大としておくことによ
り、引込み時にこの制御感度が大なる領域で電圧制御発
振器を動作させる様にし、結果的にループ帯域を広く取
れるようにして安定な高速引込みを可能とするものであ
る。
【０００８】以下、本発明の実施例について図面を用い
て説明する。
て説明する。
【０００９】図１は本発明の実施例のブロック図であ
る。図１を参照すると、外部入力信号１（ａ）は位相比
較器２の一つの入力に印加される。また電圧制御発振器
４の出力は可変分周器７により出力周波数が適宜分周さ
れ位相比較器２の他の入力に印加される。位相比較器２
の出力にはこれ等２つの信号の位相差信号が出力され
る。この位相差信号はループフィルタ３を経由し積分さ
れた後、電圧制御発振器４の制御入力ｄとされる。
る。図１を参照すると、外部入力信号１（ａ）は位相比
較器２の一つの入力に印加される。また電圧制御発振器
４の出力は可変分周器７により出力周波数が適宜分周さ
れ位相比較器２の他の入力に印加される。位相比較器２
の出力にはこれ等２つの信号の位相差信号が出力され
る。この位相差信号はループフィルタ３を経由し積分さ
れた後、電圧制御発振器４の制御入力ｄとされる。
【００１０】電圧制御発振器４の制御入力ｄは、スイッ
チ素子のＦＥＴ６のドレイン（Ｄ）と接続され、ＦＥＴ
６が導通した場合にドレイン／ソース間を経由してアー
スされる。このＦＥＴ６のゲート（Ｇ）は外部信号入力
断検出回路８の出力により制御され、結果的には電圧制
御発振器４の制御入力ｄをアース電位に強制的に設定で
きるようになっている。
チ素子のＦＥＴ６のドレイン（Ｄ）と接続され、ＦＥＴ
６が導通した場合にドレイン／ソース間を経由してアー
スされる。このＦＥＴ６のゲート（Ｇ）は外部信号入力
断検出回路８の出力により制御され、結果的には電圧制
御発振器４の制御入力ｄをアース電位に強制的に設定で
きるようになっている。
【００１１】外部信号入力断検出回路８は、入力信号１
（ａ）の断を検出してその間検出信号ｂを生成する断区
間検出器８１と、この検出信号の終端にてトリガされ一
定期間パルス信号ｃを生成するＭＭＶ（モノステーブル
マルチバイブレータ）８２とからなる。このＭＭＶ８２
によるパルス信号ｃがＦＥＴ６のゲート制御信号となっ
ている。
（ａ）の断を検出してその間検出信号ｂを生成する断区
間検出器８１と、この検出信号の終端にてトリガされ一
定期間パルス信号ｃを生成するＭＭＶ（モノステーブル
マルチバイブレータ）８２とからなる。このＭＭＶ８２
によるパルス信号ｃがＦＥＴ６のゲート制御信号となっ
ている。
【００１２】図２は図１の電圧制御発振器４の制御電圧
Ｖc 対発振周波数ｆの特性例を示す図である。ある制御
電圧Ｖ1 を境にして、発振周波数が低くなる第１の制御
電圧領域（ＶC ＜Ｖ1 ）における制御感度Ｋ（Ｋ＝△ｆ
／△Ｖc ）が、発振周波数が高くなる第２の制御電圧領
域（ＶC ≧Ｖ1 ）における制御感度よりも大に設定され
ている。尚、図２の制御電圧Ｖ1 は電圧制御発振器４の
中心周波数ｆ1 を発生する電圧であるものとする。
Ｖc 対発振周波数ｆの特性例を示す図である。ある制御
電圧Ｖ1 を境にして、発振周波数が低くなる第１の制御
電圧領域（ＶC ＜Ｖ1 ）における制御感度Ｋ（Ｋ＝△ｆ
／△Ｖc ）が、発振周波数が高くなる第２の制御電圧領
域（ＶC ≧Ｖ1 ）における制御感度よりも大に設定され
ている。尚、図２の制御電圧Ｖ1 は電圧制御発振器４の
中心周波数ｆ1 を発生する電圧であるものとする。
【００１３】図３は図１のブロックの動作を示す各部波
形図であり、（ａ）〜（ｄ）は図１のブロックにおける
各部信号ａ〜ｄの波形を夫々対応して示したものであ
る。
形図であり、（ａ）〜（ｄ）は図１のブロックにおける
各部信号ａ〜ｄの波形を夫々対応して示したものであ
る。
【００１４】図３（ａ）に示す如く、入力信号１がＴ1
の期間断になると、断区間検出器８１からは検出信号が
そのＴ1 の期間図３（ｂ）の如く出力される。Ｔ1 の期
間の終端において、ＭＭＶ８２がトリガされ一定時間パ
ルスｃが図３（ｃ）の如く生成される。
の期間断になると、断区間検出器８１からは検出信号が
そのＴ1 の期間図３（ｂ）の如く出力される。Ｔ1 の期
間の終端において、ＭＭＶ８２がトリガされ一定時間パ
ルスｃが図３（ｃ）の如く生成される。
【００１５】このパルスｃによりＦＥＴ６はオンとな
り、その間電圧制御発振器４の制御入力ｄは、図３
（ｄ）に示した如く強制的にアース電圧（回路の最低電
圧）へ引込まれる。その結果、電圧制御発振器４の発振
周波数は、定常動作時のｆ1 （制御電圧はＶ1 ）から低
い周波数へ飛び、それと同時に制御感度Ｋが大に変化す
る。
り、その間電圧制御発振器４の制御入力ｄは、図３
（ｄ）に示した如く強制的にアース電圧（回路の最低電
圧）へ引込まれる。その結果、電圧制御発振器４の発振
周波数は、定常動作時のｆ1 （制御電圧はＶ1 ）から低
い周波数へ飛び、それと同時に制御感度Ｋが大に変化す
る。
【００１６】ここで、図１の位相同期回路のループが一
次のループ系であるとすると、ループ帯域は、位相比較
器２の感度Ｐと、電圧制御発振器４の制御感度Ｋと、そ
の他の定数Ｈとを用いて、 Ｐ＊Ｋ＊Ｈ として表される。尚、＊は乗算を示す。
次のループ系であるとすると、ループ帯域は、位相比較
器２の感度Ｐと、電圧制御発振器４の制御感度Ｋと、そ
の他の定数Ｈとを用いて、 Ｐ＊Ｋ＊Ｈ として表される。尚、＊は乗算を示す。
【００１７】従って、電圧制御発振器４の制御感度Ｋを
通常の定常動作時のそれよりも大に切替えることで、ル
ープ帯域がより大となり、結果的にループ利得が大とな
って引込み特性が改善されるのである。
通常の定常動作時のそれよりも大に切替えることで、ル
ープ帯域がより大となり、結果的にループ利得が大とな
って引込み特性が改善されるのである。
【００１８】その後の引込み過程では自動的に制御感度
Ｋは定常時のそれに徐々に移行し、よってループ利得も
低下して、安定な状態に引込んだ後はループ利得は小と
なってその結果ループ帯域も狭くなる。よって、ＰＬＬ
（フェイズロックドループ）系により生ずるジッタ等の
発生が抑圧されるのである。
Ｋは定常時のそれに徐々に移行し、よってループ利得も
低下して、安定な状態に引込んだ後はループ利得は小と
なってその結果ループ帯域も狭くなる。よって、ＰＬＬ
（フェイズロックドループ）系により生ずるジッタ等の
発生が抑圧されるのである。
【００１９】尚、図３（ｄ）において、期間Ｔ1 で制御
電圧が実線と点線との２通りで示されているが、ループ
フィルタ３の構成方法により、その出力が電源側へシフ
トする場合と、アース側にシフトする場合とがあるため
である。
電圧が実線と点線との２通りで示されているが、ループ
フィルタ３の構成方法により、その出力が電源側へシフ
トする場合と、アース側にシフトする場合とがあるため
である。
【００２０】図４は電圧制御発振器４の一例を示す回路
図であり、図５はその等価回路図であり、基本的には容
量素子Ｃ２，Ｃ３，コイルＬ１，ＳＡＷ（表面弾性波）
共振素子Ｘによるコルピッツ型発振回路構成であり、周
波数可変動作を可能とするために、可変容量ダイオード
ＲＣ１を用いたものである。
図であり、図５はその等価回路図であり、基本的には容
量素子Ｃ２，Ｃ３，コイルＬ１，ＳＡＷ（表面弾性波）
共振素子Ｘによるコルピッツ型発振回路構成であり、周
波数可変動作を可能とするために、可変容量ダイオード
ＲＣ１を用いたものである。
【００２１】可変容量ダイオードＲＣ１，コイルＬ１，
ＳＡＷ共振素子Ｘの直列接続回路の両端に夫々コンデン
サＣ２，Ｃ３が接続されており、これ等コンデンサＣ
２，Ｃ３の各他端はアースされている。
ＳＡＷ共振素子Ｘの直列接続回路の両端に夫々コンデン
サＣ２，Ｃ３が接続されており、これ等コンデンサＣ
２，Ｃ３の各他端はアースされている。
【００２２】可変容量ダイオードＲＣ１への制御電圧Ｖ
c 印加のために、抵抗Ｒ１，Ｒ３が設けられている。ま
た、トランジスタＴＲ１による反転アンプが設けられて
おり、このトランジスタＴＲ１による反転信号がコンデ
ンサＣ４，抵抗Ｒ２による帰還回路により、正帰還がな
されている。
c 印加のために、抵抗Ｒ１，Ｒ３が設けられている。ま
た、トランジスタＴＲ１による反転アンプが設けられて
おり、このトランジスタＴＲ１による反転信号がコンデ
ンサＣ４，抵抗Ｒ２による帰還回路により、正帰還がな
されている。
【００２３】尚、抵抗Ｒ４〜Ｒ７はトランジスタＴＲ１
のバイアス抵抗であり、コンデンサＣ１，Ｃ５，Ｃ６は
バイパスコンデンサを示している。
のバイアス抵抗であり、コンデンサＣ１，Ｃ５，Ｃ６は
バイパスコンデンサを示している。
【００２４】図５の等価回路を用いて説明する。先ず、
ＳＡＷ共振素子Ｘの共振周波数ｆ1よりも低い周波数帯
域の動作においては、可変容量ダイオードＲＣ１と、コ
ンデンサＣ２，Ｃ３と、ＳＡＷ共振素子Ｘとの容量性リ
アクタンス分及びコイルＬ１により共振回路が形成さ
れ、発振周波数が決定される。尚、この場合、端子−
間の位相が１８０度になると発振する。
ＳＡＷ共振素子Ｘの共振周波数ｆ1よりも低い周波数帯
域の動作においては、可変容量ダイオードＲＣ１と、コ
ンデンサＣ２，Ｃ３と、ＳＡＷ共振素子Ｘとの容量性リ
アクタンス分及びコイルＬ１により共振回路が形成さ
れ、発振周波数が決定される。尚、この場合、端子−
間の位相が１８０度になると発振する。
【００２５】このときの回路のＱはコイルＬ１によりほ
ぼ決まり、ＲＣ１のキャパシタンス分を可変とすること
で、−間の位相が変化し、その値に応じた発振周波
数の変化が生ずる。
ぼ決まり、ＲＣ１のキャパシタンス分を可変とすること
で、−間の位相が変化し、その値に応じた発振周波
数の変化が生ずる。
【００２６】次に、ＳＡＷ共振素子Ｘの共振周波数ｆ１
付近の動作においては、Ｘのインピーダンスは純抵抗
（微小）となり、かつＸ自身のＱが高いために、ｆ1 付
近での−間の位相回転は急峻になり、ＲＣ１の可変
による位相変化分は見かけ上小となる。よって、可変容
量ダイオードＲＣ１の容量値が変化した際の発振周波数
の変化（制御感度Ｋに相当）は、上述したｆ1 よりも低
い周波数帯域の場合よりも小となる。
付近の動作においては、Ｘのインピーダンスは純抵抗
（微小）となり、かつＸ自身のＱが高いために、ｆ1 付
近での−間の位相回転は急峻になり、ＲＣ１の可変
による位相変化分は見かけ上小となる。よって、可変容
量ダイオードＲＣ１の容量値が変化した際の発振周波数
の変化（制御感度Ｋに相当）は、上述したｆ1 よりも低
い周波数帯域の場合よりも小となる。
【００２７】以上の事実を総合すると、図４，５の電圧
制御発振回路の制御電圧対周波数特性は図２の如くな
り、中心周波数ｆ1 （ＳＡＷ共振素子Ｘの共振周波数）
の近くにおいてＫが略緩やかに変化する特性を呈するこ
とになる。
制御発振回路の制御電圧対周波数特性は図２の如くな
り、中心周波数ｆ1 （ＳＡＷ共振素子Ｘの共振周波数）
の近くにおいてＫが略緩やかに変化する特性を呈するこ
とになる。
【００２８】尚、上記実施例は単なる一つの例を示した
ものに過ぎ、本発明の主旨（請求項１）を逸脱すること
なく種々の改善が可能であることは明らかである。
ものに過ぎ、本発明の主旨（請求項１）を逸脱すること
なく種々の改善が可能であることは明らかである。
【００２９】
【発明の効果】叙上の如く、本発明によれば、電圧制御
発振器の制御感度を制御電圧に応じて可変として引込み
時には制御感度を大に制御することにより、高速な引込
みが可能となり、また制御感度の変化が緩やかなために
ループの過度特性が安定になるという効果がある。更
に、通常動作時には制御感度は引込み時よりも小となっ
ているので、低ジッタのＰＬＬ系が得られる。
発振器の制御感度を制御電圧に応じて可変として引込み
時には制御感度を大に制御することにより、高速な引込
みが可能となり、また制御感度の変化が緩やかなために
ループの過度特性が安定になるという効果がある。更
に、通常動作時には制御感度は引込み時よりも小となっ
ているので、低ジッタのＰＬＬ系が得られる。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックの電圧制御発振器の特性例を示
す図である。
す図である。
【図３】図１のブロックの動作を示す各部波形図であ
る。
る。
【図４】電圧制御発振器の一具体例を示す回路図であ
る。
る。
【図５】図４の回路の等価回路図である。
１ 入力信号 ２ 位相比較器 ３ ループフィルタ ４ 電圧制御発振器（ＶＣＯ） ５ 出力信号 ６ ＦＥＴ ７ 分周器 ８ 入力断検出器 ８１ 断区間検出器 ８２ ＭＭＶ（モノステーブルマルチバイブレータ）
Claims (5)
- 【請求項１】 電圧制御発振手段と、この発振出力に応
じた信号と入力信号との位相比較をなす位相比較手段と
を有し、この位相比較出力に応じて前記電圧制御発振手
段の制御を行って前記入力信号に位相同期した出力信号
を得るようにした位相同期回路であって、 前記電圧制御発振手段は、中心周波数を発生せしめる制
御電圧を境にして、発振周波数が低くなる第１の制御電
圧領域における制御感度が、発振周波数が高くなる第２
の制御電圧領域における制御感度よりも大になるよう構
成されており、 前記入力信号の断状態から供給状態への遷移時に、前記
制御電圧を前記第１の制御電圧領域内の所定電圧に強制
的に設定する制御電圧設定手段を有することを特徴とす
る位相同期回路。 - 【請求項２】 前記制御電圧発振手段は、前記制御電圧
により容量が変化する可変容量素子、コイル、共振素子
の直列接続回路と、この直列接続回路の両端の各々と基
準電位点との間に設けられた容量素子と、前記直列接続
回路の一端の信号を反転して他端へ帰還する帰還回路と
を有することを特徴とする請求項１記載の位相同期回
路。 - 【請求項３】 前記共振素子の共振周波数が前記中心周
波数に略等しいことを特徴とする請求項２記載の位相同
期回路。 - 【請求項４】 前記制御電圧設定手段は、前記入力信号
の断を検出してその間断検出信号を生成する手段と、こ
の断検出信号の終端において一定時間前記所定電圧を生
成する所定電圧発生手段とを有することを特徴とする請
求項１〜３記載の位相同期回路。 - 【請求項５】 前記所定電圧発生手段は、前記一定時間
オンとなり前記制御電圧を前記所定電圧とするスイッチ
素子を有することを特徴とする請求項４記載の位相同期
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009840A JP2870466B2 (ja) | 1996-01-24 | 1996-01-24 | 位相同期回路 |
| US08/788,654 US5770975A (en) | 1996-01-24 | 1997-01-24 | Phase-locked loop circuit having a high-speed forcible pulling-in function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8009840A JP2870466B2 (ja) | 1996-01-24 | 1996-01-24 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200050A true JPH09200050A (ja) | 1997-07-31 |
| JP2870466B2 JP2870466B2 (ja) | 1999-03-17 |
Family
ID=11731330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8009840A Expired - Fee Related JP2870466B2 (ja) | 1996-01-24 | 1996-01-24 | 位相同期回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5770975A (ja) |
| JP (1) | JP2870466B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407644B1 (en) | 1999-09-20 | 2002-06-18 | Nec Corporation | Voltage controlled oscillator |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282972B2 (en) * | 2005-07-29 | 2007-10-16 | Micron Technology, Inc. | Bias generator with feedback control |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5170135A (en) * | 1990-07-24 | 1992-12-08 | Nec Corporation | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time |
| US5136260A (en) * | 1991-03-08 | 1992-08-04 | Western Digital Corporation | PLL clock synthesizer using current controlled ring oscillator |
| US5550515A (en) * | 1995-01-27 | 1996-08-27 | Opti, Inc. | Multiphase clock synthesizer having a plurality of phase shifted inputs to a plurality of phase comparators in a phase locked loop |
-
1996
- 1996-01-24 JP JP8009840A patent/JP2870466B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-24 US US08/788,654 patent/US5770975A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6407644B1 (en) | 1999-09-20 | 2002-06-18 | Nec Corporation | Voltage controlled oscillator |
Also Published As
| Publication number | Publication date |
|---|---|
| US5770975A (en) | 1998-06-23 |
| JP2870466B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156855A (en) | Phase-locked loop with variable gain and bandwidth | |
| JPH04119705A (ja) | 電圧制御発振器 | |
| KR950026124A (ko) | 단축된 로크 시간을 갖는 피엘엘(pll) 회로 | |
| JP3331115B2 (ja) | 周波数位相同期回路 | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| JPH09200050A (ja) | 位相同期回路 | |
| JP3656155B2 (ja) | 複数の位相同期回路を用いた周波数シンセサイザ | |
| JP3196409B2 (ja) | Ｐｌｌ回路 | |
| JP2006067565A (ja) | Ｐｌｌ特性切り換え方法およびｐｌｌ回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP3001575B1 (ja) | クロックディザリング回路を用いたｐｌｌ回路 | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| JPH1065525A (ja) | Ｐｌｌ回路 | |
| JP2759976B2 (ja) | Ｐｌｌ回路 | |
| JPH0584682B2 (ja) | ||
| JP2643766B2 (ja) | Ｐｌｌ回路 | |
| JP3008938B1 (ja) | Ｐｌｌ回路 | |
| JPH1065444A (ja) | 電圧制御発振器及びこの発振器を使用したｐｌｌ 周波数シンセサイザ | |
| JP3118356B2 (ja) | Ｐｌｌ回路 | |
| JP2860177B2 (ja) | 位相同期回路 | |
| JPH07326969A (ja) | Ｐｌｌ回路 | |
| JPH07147538A (ja) | Ｐｌｌ回路 | |
| JPS62290214A (ja) | 位相同期発振器 | |
| KR100266676B1 (ko) | 이중 대역폭 위상 동기 루프 회로 | |
| JPH1013224A (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100108 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110108 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |