JPH029216A - 電圧制御発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各々がプリセット電圧レベルでほぼ２値の信
号を発生し、且つ第２信号インバータの出力端子が発振
器の出力端子として作動する第１と第２信号インバータ
との直列回路；及び一端が一方の信号インバータの出力
端子に接続される第１抵抗と、一端が他方の信号インバ
ータの出力端子に接続されるコンデンサとを具え、これ
らの抵抗及びコンデンサの残りの相互接続した端部を結
合回路を経て第１信号インバータの入力端子に接続する
ようにした前記第１抵抗及び前記コンデンサと、連続的
な可変制御電圧に従って発振器の周波数を成る連続範囲
にわたって変化させる制御回路とから成る帰還ループ；
を具えている電圧制御発振器に関するものである。

斯種の電圧制御発振器（ＶＣＯ）は独立した電圧−周波
数変換器として用いることができるが、特にフェイズロ
ックループ（ＰＬＬ）の如き制御システムの一部として
用いられる。

〔従来の技術〕

上述した種類のｖＣＯは米国特許第４．１４６．８４９
号から既知である。この従来のｖＣＯにおける帰還ルー
プは、第１信号インバータ及び第２信号インバータの出
力端子にそれぞれ接続されるコンデンサと抵抗との接続
点を第１信号インバータの入力端子に結合させる第３の
信号インバータを具えている。これら３個の信号インバ
ータは相補ＭＯ３技術（ＣｕＯ２）で設計され、第２　
ＣＭＯ３信号インバータが２つの相補ＭＯ３電界効果ト
ランジスタ（ＣｕＯ２）の間に配置され、これらの電界
効果トランジスタは各供給電圧に接続され、又これらの
トランジスタは、それらのゲート電極における制御電圧
を反対の２方向に変えることによって抵抗値を変更させ
ることのできる抵抗として機能する。従って、第２ＭＯ
３信号インバータの出力抵抗値は外部的に、従ってＶＣ
Ｏが発生する信号の周波数によって変更させることがで
きる。しかし、成る所定値の制御電圧では、発振器の周
波数はＣＭＯ３ＦＥＴの特性、特に所謂「ピンチ・オフ
電圧」、即ちＦＥＴが丁度導通し始めるゲート電圧のし
きい値に大いに依存したままである。

〔発明が解決しようとする課題〕

同一チャネル形のＦＥＴと、相補チャネル形のＦＥＴと
に対する斯かる「ピンチ・オフ電圧」は比較的大きな変
化を呈し、又公称値に対する偏差も実際上±０．８　ボ
ルトになり得るため、その差による偶発的な値は１．６
ボルトにもなり得る。さらに、従来のｖＣＯでは各発振
周期でのコンデンサの充電及び放電が第２ＣＭＯ３信号
インバータの出力抵抗を介して行われ、この出力抵抗の
抵抗値は、充電作動中には一方のチャネルタイプのＦＥ
Ｔの抵抗値により決定され、放電作動中には他方のチャ
ネルタイプのＦＥＴの抵抗値によって決定される。発振
器信号として実際に所望される対称形状の信号（即ち、
デ：−ティファクタが５０％の信号）を得る場合には、
充電及び放電抵抗における偶発的な不等性を中和させる
ために斯かるｖＣＯには追加の設備を設ける必要がある
。

本発明の目的は、広範囲の周波数値で使用するのに好適
で、しかも容易に作製し得る制御回路を有しており、発
振器における信号インバータの能動素子が制御電圧によ
る発振周波数の制御に実質的に何等影響を及ぼさず、且
つ実際上対称形状の発振器信号を得るのに何等特別の設
備を必要としない冒頭にて述べた種類の電圧制御発振器
を提供することにある。

〔課題を解決するための手段〕

本発明による電圧制御発振器は、前記制御回路が前記結
合回路の一部を形成し、該制御回路が：−一端が前記第
１抵抗と前記コンデンサとの相互接続端部に接続される
第２抵抗；及び−２個同じ方向に向けて直列に配置され
るダイオード： を具え、これらダイオードの相互接続した電極を前記第
２抵抗の他端に接続し、前記２個のダイオードの残りの
電極が、前記第１の抵抗とコンデンサとの相互接続端部
における電圧の平均値に対して対称的な形状となる互い
に反対方向に変化する制御電圧に対する各制御入力端子
を形成するようにしたことを特徴とする。

上記本発明による手段を講じることにより、コンデンサ
の充電及び放電は、そのコンデンサ電圧が２つの制御電
圧間の範囲内ある場合には第１抵抗を経て（従って第１
時定数で）行われ、又コンデンサ電圧が２つの制御電圧
間の範囲外にある場合にはコンデンサの充電及び放電共
に第１抵抗及び第２抵抗を経て（従って、前記第１時定
数よりも小さい第２時定数で）行われる。信号形状を対
称に維持しながら、２つの制御電圧をコンデンサ電圧の
平均値に対して対称に変えることにより発振器信号の周
波数を変えることができるため、第１の大きな時定数で
のコンデンサの充電及び放電に対する電圧範囲の幅が対
称的に増大したり、又は減少したりし、従って発振周期
の期間もそれに従って変化する。実際に用いられる信号
インバータは一般に、それらの能動素子が制御電圧によ
る発振周波数の制御に殆ど影響を及ぼさないような低い
出力インピーダンスを呈する。このことは制御回路の２
つのダイオードについても云えることである。その理由
は、第２タイプの２つのダイオードの特性には一般に殆
ど差がなく、これらの差は２つのダイオードを全く同一
のウェハに形成する場合には実際上無視し得るからであ
る。

本発明によるｖＣＯに用いる信号インバータはハードリ
ミッティング反転増幅器として既知の方法で実現するこ
とができ、２値の出力電圧の電圧レベルは増幅器の２つ
の供給電圧によって決定される。これらの信号インバー
タは反転ロジックゲートとして実現することもできる。

フェイズロックループ（ＰＬＬ）　　に使用するのに好
適な本発明によるＶＣＯの一例では前記各信号インバー
タを、２つの入力端子を有するＥＸＯＲゲートとして構
成し、これらの入力端子の一方には論理値ｕ　Ｉ　Ｉ＋
を表わす直流電圧を絶えず供給し、他方の入力端子が信
号入力端子を構成するようにする。

このようにして形成するｖＣＯに４個のＥＸ［ＩＲアゲ
ート、一対のダイオードと、他に僅かな抵抗及びコンデ
ンサを利用することにより全体としてＰＬＬを作製する
ことができる。このＰＬＬの位相検出器は２つの入力端
子を有するＥＸＯＲゲートとして構成し、その一方の入
力端子には２値の基準信号電圧を供給し、他方の入力端
子にはりＣＯの２値の出力電圧を供給して、このＩＥＸ
ＯＲゲートの出力端子に、前記２値の基準信号電圧と２
値のりＣＯ出力電圧との位相差を表わす２値の誤差電圧
を発生させる。このＰＬＬでは２値の誤差電圧を同じく
２つの入力端子を有しているＥＸＯＲゲートとして構成
する信号インバータを用いて論理的に反転させ、この信
号インバータの一方の入力端子に論理値“１”を表わす
直流電圧を絶えず供給し、他方の入力端子には反転すべ
き誤差電圧を供給する。誤差電圧及び論理的に反転した
誤差電圧を同一構成のＲＣ低域フィルタに供給して、Ｖ
ＣＯ用の各制御電圧を発生させる。

このようなＰＬＬを使用する場合には、［カッド（Ｑｕ
ａｄ）　ＥＸＯＲゲート」なる名称で知られており、し
かも４個のＥＸＯＲゲートから成る最新タイプの単一集
積回路だけで十分である。斯様な「カッドＥＸＯＲゲー
ト」は１００ＭＨｚ程度の周波数範囲内にて使用するの
に好適なＥＣＬ技法を含む既知の回路技法にて標準の回
路部品として得ることができる。

〔実施例〕

実施例について図面を参照して説明するに、第１図に示
す本発明による電圧制御発振器（ＶＣＯ）の第１例に対
する基本となる固定周波発振器は直列配置の２個の信号
インバータ■１及びＩ２を具えており、第２信号インバ
ータＩ２の出力端子Ａは発振器の出力端子も成す。この
発振器は第１信号インバータ１１の出力端子Ｂ及び第２
信号インバータＩ２の出力端子Ａにそれぞれ接続される
抵抗Ｒ３及びコンデンサＣ１を有する正帰還ループＦＢ
Ｌも具えている。

コンデンサＣ１と抵抗Ｒ，との接続点Ｃを第１信号イン
バータ１１の入力端子に直接接続する。インバータ１１
及びＩ２は、正の供給電圧＋Ｅと、これと等しい大きさ
の負の供給電圧−Ｅとによって２値の出力電圧の電圧レ
ベルを発生すると共に、入力端子におけるしきい値電圧
がこれらの供給電圧の平均値、従って値が０となるハー
ドリミッティング反転増幅器として配置する。

基本発振器の作動を信号インバータが極めて高い人力イ
ンピーダンス、極めて高い利得及び極めて低い出力イン
ピーダンスを有するほぼ理想的な場合について第２図の
時間線図を参照して説明する。第２Ａ図は第２信号イン
バータＩ２の出力端子Ａにおける電圧レベル−Ｅ及び十
Ｅに対する２値電圧を示す。第２Ｂ図は第１信号インバ
ータＩ、の出力端子Ｂにおける電圧レベル−Ｅ及び十Ｅ
に対する２値電圧を示す。第２Ｃ図は接続点Ｃにおける
電圧の変化を様式化した形態で示したものであり、この
点Ｃにおける電圧の平均値は第１インバータ１１の出力
端子已における電圧の平均値０に等しい。出力端子Ａの
電圧が値−Ｅから値＋Ｅにジャンプし、しかも出力端子
已における電圧が値＋Ｅから−Ｅに低下する瞬時１＝１
．には、接続点Ｃにおける電圧が平均値０から値＋２Ｅ
へとジャンプするため、接続点ＣとＢとの間の電圧差の
値は＋３Ｅとなる。瞬時１＝１．後にコンデンサＣは抵
抗Ｒ，を経て時定数ｒ、　”ＲＩＣＩで放電する。この
放電は接続点Ｃの電圧がインバータ１１のしきい値電圧
を成す値０に達する瞬時ｔ＝ｔ、＋　Ｔ／２まで継続し
、この瞬時にインバータ１１の出力端子已における電圧
は値−Ｅから値十Ｅにジャンプする。

従って、この瞬時には出力端子Ａにおける電圧も値＋Ｅ
から値−Ｅに変化する。出力端子Ａにおけるこの一２Ｅ
の電圧ジャンプがそのまま接続点Ｃに搬送されるため、
この場合における接続点ＣとＢとの間の電圧差の値は一
３Ｅとなる。瞬時ｔ＝ｊ、＋　Ｔ／２以降はコンデンサ
Ｃ１が抵抗Ｒ１を経て再び時定数τ、　＝Ｒ，Ｃ，で充
電される。従って、コンデンサーの充放電は同じ時点数
で行われる。瞬時ｔ　＝　ｔ、＋’ｒに接続点Ｃの電圧
値は再び０となり、インバータＩ、の出力端子Ｂの電圧
は＋Ｅから−Ｅに降下し、その後は前述した放電及び充
電が周期Ｔで繰り返される。

コンデンサＣ１の充電及び放電は対称的に行われるため
、発振器電圧の周期Ｔは、ｔｌを基準瞬時ｔ＋＝０とし
て選定することにより第２Ｃ図によって簡単に決定する
ことができる。瞬時ｔ＝Ｑには抵抗Ｒ１間に＋３Ｅの電
圧があり、この電圧は１／２発振周期後の瞬時ｔ　＝Ｔ
／２に抵抗Ｒ１間の電圧値が十Ｅとなるまでｅｘｐ［−
ｔ／τ１〕に従って指数関数的に低下し、従ってつぎの
ような関係式が成立し、 ３Ｅ　ｅｘｐ　Ｃ−Ｔ／　（２ｒ＋　　）　：ｌ　＝　
Ｅこれから発振周期Ｔは次式のような関係式によって与
えられることになる。

Ｔ＝（２τＩ）　ｌｎ３−（２Ｒ，Ｃ，）　ｌｎ３上式
から明らかなように、第１図の発振器の出力電圧の周波
数ｆ＝１／Ｔは抵抗Ｒ１の値か、コンデンサーの値を変
えることによって変えることができる。従って、周波数
ｆ＝１／Ｔを連続範囲にわたって変えられる電圧制御発
振器（ＶＣＯ）は、第１図の発振器に、例えば連続可変
制御電圧に従って抵抗値を変える制御回路を設けること
によって得ることができる。

本発明は連続可変抵抗又はコンデンサを利用しなくても
周波数ｆ＝１／Ｔを成る連続範囲にわたって変えること
のできるｖＣＯを提供することにある。

第１図の発振器に基づく本発明によるＶＣＯの第１例を
第３図に示しである。なお、第１図と第３図の対応する
素子には同一の参照符号を付して示しである。

本発明による第３図のＶＣＯは制御回路ＳＣを具えてお
り、この制御回路はコンデンサＣＩと抵抗Ｒ，との接続
点Ｃを第１信号インバータＩ、の入力端子に結合させる
。制御回路ＳＣは第２抵抗Ｒ２及び同じ向きに配置した
直接接続のダイオード貼＋０２を具えており、前記第２
抵抗Ｒ２の一端は接続点Ｃに接続し、前記両ダイオード
の相互接続側の電極は第２抵抗Ｒ２の他端と、第１信号
インバータ１１の入力端子とに接続する。ダイオードＤ
、及びＤ２の残りの２つの電極は、接続点Ｃにおけるコ
ンデンサ電圧の平均値０及び第１信号インバータ１１の
しきい値電圧の値０に対して値＋Ｕ及び−Ｕで反対方向
に対称的に変化する２つの制御電圧に対する各入力端子
を形成する。

第３図のｖＣＯの作動を第４図の時間線図を参照して説
明する。この説明は実際の状態に現実的に近付ける多数
の仮定に基づくものである。例えば、この例の場合にも
インバータＩ、及びＩ２は極めて高い人力インピーダン
ス、極めて高い利得及び極めて低い出力インピーダンス
を有するほぼ理想的なインバータであるものとする。又
、ダイオードＤ１及びＤ２も順方向電圧及び逆方向電流
がいずれも無視し得るほぼ理想的なダイオード特性を呈
するものとする。さらに制御電圧＋Ｕ及び−Ｕも内部イ
ンピーダンスが極めて低いほぼ理想的な電圧源によって
供給されるものとする。２つのインバータＩ２及びＩ、
の出力端子Ａ及びＢにおける２値電圧は第２Ａ及び第２
Ｂ図の各時間線図にて表される形状をしている。抵抗Ｒ
，とコンデンサＣ１との接続点Ｃにおける電圧の平均値
も接続点Ｂの電圧の平均値０に等しくなるも、斯かる接
続点Ｃにおける電圧の形状は第１図の場合における第２
Ｃ図の時間線図に表されるものとは相違する。この第３
図のりＣＯの接続点Ｃにおける斯かる異なる形状の電圧
を大きさが異なる２つの制御電圧＋Ｕ及び−Ｕに対して
拡大して第４図に示しである。

第４Ａ図の時間線図では２つの制御電圧の大きさをＥと
するため、＋Ｕ＝＋Ｅ及び−Ｕ＝−Ｅとなる。接続点Ａ
の電圧が値−Ｅから十Ｅにジャンプし、且つ接続点Ｂの
電圧が＋Ｅから−Ｅとなる（第２Ａ及び第２Ｂ図参照）
瞬時１＝１．に、第３図の接続点Ｃにおける電圧は平均
値０から＋２Ｅへとジャンプするため、この場合におけ
る接続点ＣとＢとの電圧差の値は＋３Ｅとなる。瞬時ｔ
＝ｔ、における接続点Ｃの電圧値は＋２Ｅとなり、これ
は＋Ｕ＝＋Ｅの値を有するダイオードＤ＋の制御入力端
子における電圧よりも高いため、ダイオードＤ１は導通
する。これに対し、ダイオードＤ２の制御入力端子にお
ける電圧値−Ｕ＝−Ｅは接続点Ｃにおける電圧値＋２Ｅ
よりも低いために、このダイオードＤ２は導通しない。

瞬時１＝１．後にコンデンサーは抵抗Ｒ１並びに抵抗Ｒ
２を経て放電し、この放電の時定数τ２は次式のように
表される。

τ２　＝　ＲＩ　Ｒ２ＣＩ　／　（Ｒ１＋　Ｒ２）従っ
て、この時定数τ２の値は時定数τ１−ＲＩ０１よりも
小さい。時定数ｒ２でのコンデンサＣ１の放電は瞬時１
＝１２まで続き、この瞬時に接続点Ｃの電圧はダイオー
ドＤ１の制御電圧子〇＝＋Ｅに等しくなり、ダイオード
Ｄ１は最早導通しなくなる。

瞬時１＝１．後には２個のダイオードＤ１及びＤ２が非
導通となるため、この場合には抵抗Ｒ，だけを経てコン
デンサＣ１を時定数τ１＝Ｒ１自でさらに放電させるこ
とができる。この放電は瞬時１＝１．＋Ｔ／２まで続き
、この瞬時に接続点Ｃにおける電圧値は第１インバータ
Ｉ、のしきい値電圧値０となり、接続点Ｂの電圧値は−
Ｅから＋Ｅとなり、又接続点Ａの電圧値は十Ｅから−Ｅ
となる。この接続点Ａにおける一２Ｅの後者の電圧ジャ
ンプが接続点Ｃにそのまま搬送されるため、接続点Ｃに
おける電圧値は平均値Ｏから一２已にジャンプし、従っ
て接続点ＣとＢとの電圧差の値は一３Ｅとなる。

瞬時ｔ＝ｔ、＋　Ｔ／２の直後に接続点Ｃの電圧は、ダ
イオードＤ２の制御電圧−〇＝−Ｅよりも低い値−２Ｅ
となるため、ダイオードＤ２は導通するようになるが、
ダイオードＤ１の制御入力端子の電圧＋Ｕ＝＋Ｅは接続
点Ｃの電圧以上であるため、このダイオードＤ、は非導
通のままである。

瞬時ｔ＝ｔ、＋　Ｔ／２後にコンデンサーは抵抗Ｒ，及
びＲ２を経て充電され、この充電作用は再び時定数τ２
で行われる。このコンデンサＣ１の時定数τ２での充電
作用は瞬時１＝１３まで続き、この瞬時に接続点Ｃの電
圧がダイオードＤ２の制御電圧−Ｕ＝−Ｅに等しくなる
ため、このダイオードＤ２は最早導通しなくなる。瞬時
１＝１．後には双方のダイオードＤ、及びＤ２が非導通
となり、コンデンサーは一方の抵抗Ｒ１だけを経て再び
時定数τ１で瞬時ｔ＝ｔ、＋　Ｔまで充電され、この瞬
時にも接続点Ｃの電圧は第１インバータ１１のしきい値
電圧値０に達し、接続点Ｂの電圧値は＋Ｅから−Ｅへと
ジャンプし、又接続点Ａの電圧は−Ｅから＋Ｅへとジャ
ンプする。時間間隔ｔ、％　ｔ、＋’ｒまでについて上
述したコンデンサＣ１の放電及び充電工程は瞬時ｔ＝ｔ
、＋　Ｔ後も周期Ｔで繰り返される。

上述したように、コンデンサＣ１の充電及び放電は固定
抵抗Ｒ１及びＲ２を経て、即ち接続点Ｃにおける電圧が
制御電圧＋Ｕと−Ｕとの間の範囲内（従って時間間隔（
ｔ２．　ｔｌ＋Ｔ／２）及び（ｔ３．　ｔ　＋＋Ｔ）の
間）にある場合には抵抗Ｒ２を経て（従って時定数τ１
＝Ｒ，Ｃ，で）、又接続点Ｃにおける電圧が制御電圧＋
Ｕと−Ｕとの間の範囲外（従って時間間隔（ｔｌ。

ｔｚ）及び（ｔｌ”　Ｔ／２．　ｔ３）の間）にある場
合には両抵抗Ｒ１，Ｒ２を経て（従って、より小さい時
定数τ２で）行われる。制御電圧＋Ｕ及び−Ｕはコンデ
ンサ電圧の平均値０及び第１インバータＩ、のしきい値
電圧値０に対して対称とするため、第４Ａ図におけるコ
ンデンサ電圧は対称的な信号形状をしており、このこと
は第３図のＶＣＯの出力端子Ａにおける２値電圧の信号
形状についても云えることである。従って、本発明によ
るＶＣＯでは発振器信号を実際所望される対称的な信号
形状（即ち、デユーティファクタが５０％の２値信号）
とするのに何等特別の設備を必要としないで済む。

第４Ｂ図も同様にコンデンサ電圧の形状を示したもので
あるが、この場合には２つの制御電圧の大きさを第４Ａ
図の場合よりも小さく、即ちその大きさも０．２Ｅとす
るため、この第４Ｂ図では＋Ｕ＝０，２　Ｅ及び−Ｕ＝
−０，２Ｅとなる。この場合にもコンデンサＣ３の充電
及び放電過程は第４Ａ図の場合と同じように進むが、こ
の第４Ｂ図では制御電圧＋Ｕ及び−Ｕの値が小さいため
に、時定数τ１を有する時間間隔（ｔｚ、　ｊ、＋　Ｔ
／２）及び（ｔ３゜ｊ、＋　Ｔ　）の期間は第４Ａ図の
場合よりも短くなるのに対し、小さな時定数τ２を有す
る時間間隔（ｔｌ。

ｔ２）及び（ｔ＋＋Ｔ／２．　ｔ＊）の期間は第４Ａ図
の場合よりも長くなる。従って、第４Ｂ図の場合におけ
る発振周期Ｔの期間は第４Ａ図の場合よりも短くなる。

これがため第３図のりＣＯの出力電圧の周波数ｆ＝１／
Ｔは、コンデンサ電圧従って出力電圧の信号形状を対称
的に維持しながら、２つの制御電圧＋Ｕ及び−Ｕをコン
デンサ電圧の平均値０　（従って、第１信号インバータ
【１のしきい値電圧の値０）に対して対称的に変化させ
ることにより簡単に変えることができる。

斯かる対称性に基づいて、制御電圧の大きさＵの関数と
しての発振器周期Ｔの期間を時間間隔（ｔｌ、ｔ２）及
び（ｔ２．ｔｌ　＋　Ｔ／２　）の期間から導出するこ
とができ、これは第１図に示した発振器について説明し
たのと同様な方法で決定することができる。斯かる発振
器周期Ｔの導出は極めて簡単ではあるが、念のためこの
場合における周期Ｔと制御電圧の大きさＵとの関係を表
わすと次式のようになる。

Ｔ＝２　ｒ２Ｉｎ　〔３＋（２−Ｕ／Ｅ）Ｒ＋／Ｒ２）
”２（τ＋−ｒｚ）Ｉｎ　（１＋Ｕ／Ｂ　〕ここに、τ
１及びτ２は前述した時定数である。

即ち、 τ１＝Ｒ８自 τ２　＝　ＲＩＲ２ＣＩ／（Ｒ１＋　Ｒ２）上記関係式
並びに第４図の時間線図から明らかなように、周期Ｔの
期間を制御するための制御電圧の大きさは値Ｕ＝ＯとＵ
＝２Ｅとの間の範囲内の値とすべきであり、実際上置も
重要な電圧範囲は値Ｕ＝ＯとＵ＝Ｅとの間の範囲である
。

第３図のｖＣＯについての上述した説明は信号インバー
タＩ、、１．及びダイオードＤＩ、Ｄ２が理想的な特性
を有すると想定される場合について行ったが、実際上避
は難いこれらの理想的な特性からのずれはりＣＯの出力
電圧の周波数及びその対称信号形状に殆ど影響を及ぼさ
ないように見える。例えば、技術的に入手し得る信号イ
ンバータは一般に、これらのインバータの能動素子が、
制御電圧によって設定されるＶＣＯの周波数に殆ど影響
を及ぼさないような低い値の出力インピーダンスを呈す
る。

このことは制御回路のダイオードについても云えること
である。その理由は、一般に同一タイプの２個のダイオ
ードの順方向電圧の差は殆どなく、しかもこれらの差は
全く同一のウェハから形成される２つのダイオードにつ
いては実際上無視することができるからである。

本発明によるＶＣＯの制御回路は実現するのが容易であ
り、このＶＣＯはフェイズロックループ（ＰＬＬ）の如
き閉回路制御システムに使用するのにも好適である。第
５図は第３図に基づ＜　ＶＣＯをＰＬＬに如何に簡単に
組み込むことができるかを示した例であり、第３図と第
５図における対応する素子には同一符号を付して示しで
ある。第５図のＰＬＬは斯かるＶＣＯ以外に位相検出器
ＰＤを具えており、この検出器は基準周波数ＲＥＦとＶ
ＣＯの出力端子Ａにおける２億信号との位相差を表わす
誤差信号を発生する。この誤差信号をループフィルタＬ
Ｐに供給して制御電圧＋Ｕを得て、この制御電圧をｖＣ
Ｏにおけるダイオード０、の制御入力端子に供給する。

ダイオードＤ２の制御入力端子に対する制御電圧−Ｕは
信号インバータＩ３を用いてループフィルタＬＰの出力
端子における制御電圧＋Ｕから取り出す。第５図の例に
おける信号インバータ■３は演算増幅器を用いて既知の
方法で構成し、演算増幅器の非反転入力端子は設置し、
この増幅器の出力端子は抵抗Ｒを介してその反転入力端
子に帰還させ、この反転入力端子を前記抵抗と等しい抵
抗値のＲを介してループフィルタＬＰの出力端子に接続
する。第３図のりＣＯの説明では、その制御電圧＋Ｕ及
び−Ｕが内部インピーダンスの極めて低いほぼ理想的な
電圧源から到来すると仮定した。この条件は、第５図の
信号インバータ■、が通常極めて低い出力インピーダン
スを呈することからして、制御電圧Ｕについては満足さ
れる。制御電圧＋Ｕに関しても、ループフィルタＬＰを
演算増幅器も内蔵する能動低域フィルタとして構成する
ことによって斯かる条件を満足させることができる。

これまで述べた本発明によるｖＣＯの例では、信号イン
バータＩ、及びＩ２をハードリミッティング反転増幅器
として構成して、電圧レベルを正の制御電圧＋Ｅと、こ
れと等しい大きさの負の供給電圧Ｅと、入力端子におけ
る値が００しきい値電圧とによって決定するようにした
。しかし、これらの信号インバータはＮＯＴゲートとし
て既知の反転ロジックゲートとして構成することもでき
る。近年多数用いられているロジックゲートでは、２値
の出力電圧の一方の電圧レベルを供給電圧（正又は負）
によって決定するのに対して、他方の電圧レベルを大地
電位、従って値が０の電位によって決定する。この場合
、ロジックゲートの入力端子におけるしきい値電圧は供
給電圧の１７２に相当する。このようにして用いられる
ＮＯＴゲートを第３図のＶＣＯに信号ゲー）１．、Ｌ　
として組み込むと、接続点Ｃにおけるコンデンサ電圧の
平均値も供給電圧の１／２に等しくなる。ｖＣＤの出力
端子Ａにおける電圧の信号形状を対称とするためには、
ダイオードＤ、、Ｄ、に対する制御電圧を上記１／２の
制御電圧に対して対称となるようにシフトさせる必要が
ある。制御電圧を１／２供給電圧にわたりシフトさせる
ことは、これまでに説明したようにｖＣＯの作業には何
等悪影響を及ぼさないこと明らかである。

第６図は本発明によるＶＣＯの第２例を示し、これは第
５図の例と同様にＰＬＬの一部を形成する。

又、この例ではりＣＯの信号インバータＩＩ、［２とし
て特定のものを選定するために全体的にＰＬＬを有効に
使用することができる。なお、この第６図でも第３及び
第５図における対応する素子には同一参照符号を付して
示しである。

第６図ではＶＣＯの各インバータＩ、、Ｉ２を、２つの
入力端子を有する１ｌｉＸ［ｌＲアゲートして構成し、
各ゲートの一方の入力端子には論理値゛′１′″を表わ
す直流電圧を絶えず供給し、他方の入力端子は適当な信
号人力を受信するように構成する。第６図に示すＥＸＯ
Ｒゲートでは、斯かる論理値″１′″の電圧レベルを正
の供給電圧＋２已により形成し、論理値“０″の電圧レ
ベルを値が０の大地電位により形成する。従って、ＥＸ
ＯＲゲートの入力端子におけるしきい値は供給電圧の１
７２、即ち十〇に等しくなる。εＸＯＲゲー）Ｉ、、Ｉ
２の各一方の入力端子への論理値ＩＩ　Ｉ　Ｉ＋の供給
は、第６図では供給電圧＋２Ｅを関連する入力端子に抵
抗Ｒ５と減結合コンデンサＣ３との並列回路を介して接
続することにより永久的に行うようにする。

第６図におけるＰＬＬの位相検出器ＰＤも２つの入力端
子を有するＥＸＯＲゲートとして構成し、一方の入力端
子には実質上２値の基準信号Ｒ［ＥＦを供給し、他方の
入力端子には２値のｖＣＯ出力電圧を供給する（この［
ＥＸＯＲゲートの入力端子における２つの信号の電圧レ
ベル値は＋２Ｅ及び０である）。ＥＸＯＲゲー）ＰＤの
出力端子に発生する２値の誤差電圧は２値の基準信号電
圧ＲＥＦと、２値のｖＣＯ出力電圧との位相差を表し、
この場合にＥＸＯＲゲートの出力端子における電圧レベ
ル値も＋２Ｅと０である。

このＥＸＯＲゲー）ＰＤの出力端子における２値の誤差
電圧を信号インバータＩ３によって論理的に反転させる
。このインバータＩ３もＥＸＯＲゲートとして構成し、
その一方の入力端子を抵抗Ｒ５と減結合コンデンサＣ５
との並列回路を介して供給電圧＋２Ｅに接続し、他方の
入力端子には反転すべき誤差電圧を供給する。ＥＸＯＲ
ゲー）ＰＤの出力端子における誤差電圧及びＥＸＯＲゲ
ートＩ３の出力端子における反転誤差電圧を理想的な構
成の受動低域フィルタＬＦ、及びＬＰ２にそれぞれ供給
して、ＶＣＯのダイオードＤ及びＤ２に対する各制御電
圧（ε十〇）及び（Ｂ−１）を発生させる。これらの制
御電圧はＩＥＸＯＲゲーＨ，のしきい値電圧を成す１／
２供給電圧十Ｅに対して対称である。第６図の各低域フ
ィルタＬＰ、、　ＬＰ２は、入力端子と出力端子との間
の直列抵抗Ｒ３，Ｒａ　と、出力端子と大地との間のコ
ンデンサＣ３，Ｃ４とから成るＲＣ回路網で形成する。

第３図についての本発明によるＶＣＯの第１例の説明で
は、ダイオードＤ＋及びＤ２に対する制御電圧が内部イ
ンピーダンスの極めて低いほぼ理想的な電圧源から供給
されるものと仮定した。第６図のＰＬＬにおける本発明
によるｖＣＯの第２例を用いる場合には、これらの制御
電圧を同一構成のＲＣ回路網から成る受動低域フィルタ
ＬＦ、及びＬＰ、を用いてＥＸＯＲゲー）ＰＤ及びＩ３
の各出力、端子における誤差電圧及び反転誤差電圧から
発生させる。ＥＸＯＲゲートの出力抵抗は実際には極め
て低いため、第６図における制御電圧（Ｅ十〇）及び（
トＵ）は、実際上抵抗フィルタＬＰ、、　ＬＰ２の直列
抵抗を有する電圧源から到来すると云うことができる。

これら２つの電圧源のく相対的に同一の）内部抵抗が第
６図のｖＣＯの作動に及ぼす影響は、実際上相対的に同
一の抵抗Ｒ３とＲ１の抵抗値によって与えられる電圧源
の内部抵抗値による抵抗Ｒ２の抵抗値の増加分を考慮し
てこれらの抵抗Ｒ３，Ｒ，の寸法を決めることによって
簡単に許容させることがでる。例えばダイオード貼が導
通する場合に、コンデンサーは一方では抵抗Ｒ，を経て
放電し、他方では直列接続の抵抗Ｒ２及びＲ３を経て放
電する。ダイオードＤ２が導通する場合には、コンデン
サＣ１は一方では抵抗Ｒ，を経て充電され、他方では抵
抗Ｒ２とＲ４との直列回路を経て充電される。さらに、
出力電圧の対称的な信号形状も、第６図の２つの制御電
圧源の内部抵抗値が全く同じであるため回答影響されな
い。

第６図のｖＣＯを実際に作製するには抵抗Ｒ２をコンデ
ンサＣ２により橋絡させる。このコンデンサＣ２は、８
ＸＯＲゲーＨ，が大きな電圧利得を呈する電圧範囲に（
極めて小さな）入力電圧を速く通過させるので、入力電
圧がＥＸＯＲゲート１１のしきい値電圧以上となる際に
、このゲートの内部及び外部の双方からその入力端子へ
のクロストークにより発生する短期間の寄生的な極めて
高い周波数の発振が回避される。このコンデンサＣ２が
ないと、抵抗Ｒ２と大きな電圧利得範囲内におけるεＸ
ＯＲゲーＨ，の入力端子における相対的な実効容量との
時定数が比較的大きくなるために、入力端子がＥＸＯＲ
ゲートのしきい値電圧以上となるのが非常にゆっくりと
なる。このコンデンサＣ２の容量値は、使用するＥＸＯ
Ｒゲートの種類によって決定され、ＶＣＯの所望発振周
波数ｆ＝１／Ｔには無関係である。

従って、本発明によるＶＣＯの第２例におけるインバー
タＩＩ、＋２に特定のものを選定することによって、４
個のＩＥＸＯＲεＸＯＲゲートのダイオードと、５個の
抵抗と、５個のコンデンサを用いて全体としてＰＬＬと
して構成することができる。なお、４個のεＸＯＲゲー
トを用いると云うことは、「カッド（Ｑｕａｄ）　εＸ
ＯＲゲート」なる名前で知られている最新形の集積回路
１つで済むと云う実用的な利点がある。このような４個
のεＸＯＲゲートを有する「カッドεＸＯＲゲート」は
、１００ＭＨｚ程度の周波数範囲内で作動させるべきＲ
１几を作製し得るＥＣＬ技法も含む従来の回路技法にて
標準の回路部品として得ることができる。

発振器信号を４．０９６ＭＨｚの基準信号と同期させる
構成とする第６図によるＲ１凡を実際に作製するに当た
っては、各回路構成部品の種類及び定格をつぎのように
する。

ＥＸＯＲＩ、、　１２．　＋３．　ＰＤ：　カッドラブ
ル（Ｑｕａｄｒｕｐｌｅ）ＥＸＯＲゲートタイプＰＣ７
４８Ｃ８６（フィリップス社） ２Ｅ−５ボルト ダイオード（ＤＩ、　Ｄ２）　：直列の二重ダイオード
タイプＢＡＶ９９　　（フィリップス社） Ｒ，：　２７００Ω　　　　　自：　３３　ｐＦＲ，：
　１２００Ω　　　　　　　Ｃ２：６．８　　ｐＦＲ３
＝　Ｒ４：１３００Ω　　　　Ｃ３＝Ｃ４：４７ｎＦＲ
５：　１２Ω　　　　　　　　Ｃ５：　４７　ｎＦこれ
までに述べた本発明によるＶＣＯのすべての例は第１図
に示した基本発振器に基づくものである。しかし、本発
明はこれに限定されるものでなく、異なる構成の基本発
振器を用いるｖＣＯにも適用することができる。第７図
に示す例では、前述した米国特許第４．１４６．８４９
号の第１図から既知の如き周波数が固定の発振器に基づ
く本発明によるＶＣＯを示し、これに第３図のものに対
応するものには同一符号を付して示しである。

第７図のりＣＯと第３図のＶＣＯとの相違点は、抵抗Ｒ
１及びコンデンサＣ１の信号インバータ１１及びＩ２の
出力端子への接続の仕方にあり、第７図の例では抵抗Ｒ
１を第２インバータＩ２の出力端子Ａに接続すると共に
コンデンサＣ１を第１インバータ１１の出力端子已に接
続する。抵抗Ｒ１とコンデンサーとの接続点Ｃを制御回
路ＳＣを経て第１インバータ１１の入力端子に結合させ
るが、第７図の例では制御回路ＳＣがダイオードＤ、、
　Ｄ、及び抵抗Ｒ２の接続点と第１インバータ１１の入
力端子との間に追加の信号インバータＩ４を具えている
。この追加のインバータＩ４はインバータ１１及びＩ２
と同じように構成する。

第７図のｖＣＯの接続点Ａ、Ｂ及びＣにおける電圧の信
号形状を参照して簡単に立証し得るように、斯かる追加
のインバータは発振条件を満足させる必要があるも、第
３図のｖＣＯと第７図のｖＣＯとの間には作動的に回答
基本的な差異はない。この第７図のＶＣＯには追加のイ
ンパークＩ４を設ける必要があるために、第３図のＶＣ
Ｏの方が構造が簡単で好適である。

【図面の簡単な説明】 第１図は本発明によるＶＣＯの第１例に対する基本とな
る固定周波発振器の回路図； 第２Ａ〜第２Ｃ図は第１図の発振器の作動説明用電圧波
形図； 第３図は本発明によるｖＣＯの第１例を示す回路図； 第４Ａ〜第４Ｂ図は第３図のりＣＯの作動説明用電圧波
形図： 第５図は第３図のＶＣＯを含むＰＬＬの回路図；第６図
は本発明によるＶＣＯの第２例を含むＰＬＬの回路図； 第７図は第１図の発振器とは多少異なる基本発振器を用
いる本発明によるｖＣＯの第３例を示す回路図である。 １１・・・第１信号インバータ Ｉ２・・・第２信号インバータ １３．１．・・・信号インバータ Ｒ１・・・第１抵抗　　　　　Ｒ２・・・第２抵抗Ｒ３
〜Ｒ３・・・抵抗　　　　　−〜Ｃ５・・・コンデンサ
ロ１．０２・・・ダイオード ＦＢＬ・・・正帰還ループ ＰＤ・・・位相検出器 ＬＦ、、　ＬＦ２　・・・低域フィルタｖＣＯ・・・電
圧制御発振器 ＳＣ・・・制御回路 ＬＰ・・・ループフィルタ ｔ、＋Ｔ／２ ｔ１＋３丁１２ ｔ、　＋２Ｔ

Claims (1)

1. 【特許請求の範囲】 １、−各々がプリセット電圧レベルでほぼ２値の信号を
   発生し、且つ第２信号インバータの出力端子が発振器の
   出力端子として作動する第１と第２信号インバータとの
   直列回路；及び −一端が一方の信号インバータの出力端子に接続される
   第１抵抗と、一端が他方の信号インバータの出力端子に
   接続されるコンデンサとを具え、これらの抵抗及びコン
   デンサの残りの相互接続した端部を結合回路を経て第１
   信号インバータの入力端子に接続するようにした前記第
   １抵抗及び前記コンデンサと、連続的な可変制御電圧に
   従って発振器の周波数を或る連続範囲にわたって変化さ
   せる制御回路とから成る帰還ループ； を具えている電圧制御発振器において、前記制御回路が
   前記結合回路の一部を形成し、該制御回路が： −一端が前記第１抵抗と前記コンデンサとの相互接続端
   部に接続される第２抵抗；及び −２個同じ方向に向けて直列に配置されるダイオード； を具え、これらダイオードの相互接続した電極を前記第
   ２抵抗の他端に接続し、前記２個のダイオードの残りの
   電極が、前記第１の抵抗とコンデンサとの相互接続端部
   における電圧の平均値に対して対称的な形状となる互い
   に反対方向に変化する制御電圧に対する各制御入力端子
   を形成するようにしたことを特徴とする電圧制御発振器
   。 ２、前記各信号インバータを、２つの入力端子を有する
   ＥＸＯＲゲートとして構成し、これらの入力端子の一方
   には論理値“１”を表わす直流電圧を絶えず供給し、他
   方の入力端子が信号入力端子を構成するようにしたこと
   を特徴とする請求項１に記載の電圧制御発振器。 ３、信号制御発振器、基準信号と前記発振器から取り出
   される信号との位相差を表わす誤差信号を発生する位相
   検出器及び誤差信号から前記信号制御発振器用の制御信
   号を発生させるループフィルタを具えているフェイズロ
   ックループにおいて、前記信号制御発振器を前記請求項
   ２に記載の電圧制御発振器として構成し、前記位相検出
   器をＥＸＯＲゲートとして構成し、該ゲートの第１入力
   端子をほぼ２値の基準信号電圧受信用とし、前記ゲート
   の第２入力端子を前記発振器のほぼ２値の出力電圧受信
   用とし、且つ前記ゲートの出力端子を第１受動低域フィ
   ルタを介して前記発振器の一方の制御入力端子に接続す
   ると共に前記ゲートの出力端子を論理信号インバータと
   して作動するＥＸＯＲゲートゲート及び前記第１低域フ
   ィルタに相当する第２受動低域フィルタを介して前記発
   振器の他方の制御入力端子に接続したことを特徴とする
   フェイズロックループ。