JP2000004155A - Ｐｌｌ装置 - Google Patents
Ｐｌｌ装置Info
- Publication number
- JP2000004155A JP2000004155A JP10169581A JP16958198A JP2000004155A JP 2000004155 A JP2000004155 A JP 2000004155A JP 10169581 A JP10169581 A JP 10169581A JP 16958198 A JP16958198 A JP 16958198A JP 2000004155 A JP2000004155 A JP 2000004155A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- voltage
- pump circuit
- capacitor
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 位相比較器の出力側に電流出力型のチャージ
ポンプ回路が接続され、チャージポンプ回路の出力側に
非ラグリード型のループフィルタが接続されたＰＬＬ装
置において、著しく簡単な構成によって高速のロックア
ップを実現できるようにする。 【解決手段】 ループフィルタ１８の抵抗１６と並列
に、２つのダイオードＤ１およびＤ２を互いに逆極性に
接続する。ダイオードＤ１およびＤ２は、チャージポン
プ回路１４などとともに、ＰＬＬ集積回路２０上に集積
化する。チャージポンプ回路１４の出力電流Ｉ０によっ
て積分用コンデンサ１５が充電されて、積分用コンデン
サ１５の端子電圧Ｖ０と電圧保持コンデンサ１７の端子
電圧Ｖ１との差の絶対値｜Ｖ０−Ｖ１｜がダイオードＤ
１，Ｄ２の順方向降下電圧Ｖｔｈに達すると、ダイオー
ドＤ１またはＤ２がオンとなって、電圧保持コンデンサ
１７が短時間で充電され、電圧保持コンデンサ１７の端
子電圧Ｖ１として必要な変化が得られる。
ポンプ回路が接続され、チャージポンプ回路の出力側に
非ラグリード型のループフィルタが接続されたＰＬＬ装
置において、著しく簡単な構成によって高速のロックア
ップを実現できるようにする。 【解決手段】 ループフィルタ１８の抵抗１６と並列
に、２つのダイオードＤ１およびＤ２を互いに逆極性に
接続する。ダイオードＤ１およびＤ２は、チャージポン
プ回路１４などとともに、ＰＬＬ集積回路２０上に集積
化する。チャージポンプ回路１４の出力電流Ｉ０によっ
て積分用コンデンサ１５が充電されて、積分用コンデン
サ１５の端子電圧Ｖ０と電圧保持コンデンサ１７の端子
電圧Ｖ１との差の絶対値｜Ｖ０−Ｖ１｜がダイオードＤ
１，Ｄ２の順方向降下電圧Ｖｔｈに達すると、ダイオー
ドＤ１またはＤ２がオンとなって、電圧保持コンデンサ
１７が短時間で充電され、電圧保持コンデンサ１７の端
子電圧Ｖ１として必要な変化が得られる。
Description
【０００１】
【発明の属する技術分野】この発明は、周波数シンセサ
イザなどに用いるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）装置に関する。
イザなどに用いるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ
Ｌｏｏｐ）装置に関する。
【０００２】
【従来の技術】ＰＬＬ装置として、図７に示すような電
流出力型のチャージポンプ回路および非ラグリード型の
ループフィルタを用いたものが考えられている。
流出力型のチャージポンプ回路および非ラグリード型の
ループフィルタを用いたものが考えられている。
【０００３】基準周波数発生器１１は、例えば温度補償
水晶発振器からなり、これからの信号が、位相比較器１
３に供給される。また、初期状態では自走周波数で発振
するＶＣＯ（電圧制御発振器）１０からの信号が、分周
器１２に供給されて１／Ｎに分周され、その分周された
信号が、位相比較器１３に供給される。
水晶発振器からなり、これからの信号が、位相比較器１
３に供給される。また、初期状態では自走周波数で発振
するＶＣＯ（電圧制御発振器）１０からの信号が、分周
器１２に供給されて１／Ｎに分周され、その分周された
信号が、位相比較器１３に供給される。
【０００４】位相比較器１３では、基準周波数発生器１
１からの信号と分周器１２からの信号の位相が比較さ
れ、その比較出力信号が、電流出力型のチャージポンプ
回路１４に供給される。
１からの信号と分周器１２からの信号の位相が比較さ
れ、その比較出力信号が、電流出力型のチャージポンプ
回路１４に供給される。
【０００５】チャージポンプ回路１４は、ＰＮＰトラン
ジスタＱ１およびＮＰＮトランジスタＱ２によって構成
され、位相比較器１３からの信号によって、出力状態が
「ソース」「シンク」「ハイインピーダンス」の３状態
のうちのいずれかに制御される。
ジスタＱ１およびＮＰＮトランジスタＱ２によって構成
され、位相比較器１３からの信号によって、出力状態が
「ソース」「シンク」「ハイインピーダンス」の３状態
のうちのいずれかに制御される。
【０００６】例えば、ＶＣＯ１０が制御電圧が増加する
ほど発振周波数が高くなる正の電圧周波数特性を有する
場合には、分周器１２からの信号の位相が基準周波数発
生器１１からの信号の位相より遅れているときには、ソ
ース状態となり、分周器１２からの信号の位相が基準周
波数発生器１１からの信号の位相より進んでいるときに
は、シンク状態となり、いずれでもないときには、ハイ
インピーダンス状態となる。
ほど発振周波数が高くなる正の電圧周波数特性を有する
場合には、分周器１２からの信号の位相が基準周波数発
生器１１からの信号の位相より遅れているときには、ソ
ース状態となり、分周器１２からの信号の位相が基準周
波数発生器１１からの信号の位相より進んでいるときに
は、シンク状態となり、いずれでもないときには、ハイ
インピーダンス状態となる。
【０００７】チャージポンプ回路１４の出力側には、ト
ランジスタＱ１およびＱ２のコレクタと接地との間に積
分用コンデンサ１５（容量Ｃ０）が接続され、この積分
用コンデンサ１５と並列に抵抗１６（抵抗値Ｒ１）と電
圧保持コンデンサ１７（容量Ｃ１）との直列回路が接続
されて、非ラグリード型のループフィルタ１８が構成さ
れる。
ランジスタＱ１およびＱ２のコレクタと接地との間に積
分用コンデンサ１５（容量Ｃ０）が接続され、この積分
用コンデンサ１５と並列に抵抗１６（抵抗値Ｒ１）と電
圧保持コンデンサ１７（容量Ｃ１）との直列回路が接続
されて、非ラグリード型のループフィルタ１８が構成さ
れる。
【０００８】ループフィルタ１８には、付加ＬＰＦ（ロ
ーパスフィルタ）１９が接続され、付加ＬＰＦ１９の出
力電圧が、ＶＣＯ１０に制御電圧として供給される。
ーパスフィルタ）１９が接続され、付加ＬＰＦ１９の出
力電圧が、ＶＣＯ１０に制御電圧として供給される。
【０００９】チャージポンプ回路１４は電流源と見なす
ことができ、ソース状態のときにはトランジスタＱ１の
コレクタから流れ出る電流によって、シンク状態のとき
にはトランジスタＱ２のコレクタに流れ込む電流によっ
て、積分用コンデンサ１５に電荷が蓄えられる。図７で
は、トランジスタＱ１のコレクタから流れ出る電流を電
流Ｉ０として示しているが、以後においては、トランジ
スタＱ２のコレクタに流れ込む電流も電流Ｉ０として示
す。
ことができ、ソース状態のときにはトランジスタＱ１の
コレクタから流れ出る電流によって、シンク状態のとき
にはトランジスタＱ２のコレクタに流れ込む電流によっ
て、積分用コンデンサ１５に電荷が蓄えられる。図７で
は、トランジスタＱ１のコレクタから流れ出る電流を電
流Ｉ０として示しているが、以後においては、トランジ
スタＱ２のコレクタに流れ込む電流も電流Ｉ０として示
す。
【００１０】電流Ｉ０により積分用コンデンサ１５に電
荷が蓄えられることによって、積分用コンデンサ１５の
端子電圧Ｖ０が急峻かつ直線的に上昇して（絶対値が大
きくなって）、電圧Ｖ０と電圧保持コンデンサ１７の端
子電圧Ｖ１との間に、すなわち抵抗１６の両端間に電位
差を生じ、これによって、電圧Ｖ０と電圧Ｖ１が平衡す
るように、抵抗１６を通じて電圧保持コンデンサ１７に
電流が流れる。
荷が蓄えられることによって、積分用コンデンサ１５の
端子電圧Ｖ０が急峻かつ直線的に上昇して（絶対値が大
きくなって）、電圧Ｖ０と電圧保持コンデンサ１７の端
子電圧Ｖ１との間に、すなわち抵抗１６の両端間に電位
差を生じ、これによって、電圧Ｖ０と電圧Ｖ１が平衡す
るように、抵抗１６を通じて電圧保持コンデンサ１７に
電流が流れる。
【００１１】この平衡したときの電圧Ｖ０，Ｖ１が、ル
ープフィルタ１８の出力電圧となり、付加ＬＰＦ１９で
高調波ノイズ成分が除去された後、ＶＣＯ１０に供給さ
れる。これによって、ＶＣＯ１０の発振周波数が変化
し、以上の動作を何回か繰り返すことによって、ＶＣＯ
１０から所望周波数の発振出力が得られる。
ープフィルタ１８の出力電圧となり、付加ＬＰＦ１９で
高調波ノイズ成分が除去された後、ＶＣＯ１０に供給さ
れる。これによって、ＶＣＯ１０の発振周波数が変化
し、以上の動作を何回か繰り返すことによって、ＶＣＯ
１０から所望周波数の発振出力が得られる。
【００１２】
【発明が解決しようとする課題】上述したＰＬＬ装置の
電流出力型のチャージポンプ回路１４は、理想的な電流
源として考えたときには、電源電圧Ｖｃｃが無限に高
く、電源電圧Ｖｓｓが無限に低い電圧でなければならな
い。
電流出力型のチャージポンプ回路１４は、理想的な電流
源として考えたときには、電源電圧Ｖｃｃが無限に高
く、電源電圧Ｖｓｓが無限に低い電圧でなければならな
い。
【００１３】しかし、実際上は、電圧Ｖｃｃ，Ｖｓｓ
は、＋，−数ボルト程度の有限な値である。しかも、ト
ランジスタＱ１，Ｑ２の順方向降下電圧によって、チャ
ージポンプ回路１４の出力端であるトランジスタＱ１，
Ｑ２のコレクタの電圧は、Ｖｃｃより０．６Ｖ程度低
く、Ｖｓｓより０．６Ｖ程度高い範囲内に制限される。
は、＋，−数ボルト程度の有限な値である。しかも、ト
ランジスタＱ１，Ｑ２の順方向降下電圧によって、チャ
ージポンプ回路１４の出力端であるトランジスタＱ１，
Ｑ２のコレクタの電圧は、Ｖｃｃより０．６Ｖ程度低
く、Ｖｓｓより０．６Ｖ程度高い範囲内に制限される。
【００１４】そのため、このＰＬＬ装置では、トランジ
スタＱ１，Ｑ２のコレクタ電圧が上記の範囲の限界に達
すると、チャージポンプ回路１４から電流Ｉ０が十分に
出力されなくなる。そのため、電圧保持コンデンサ１７
が十分に充電されず、電圧保持コンデンサ１７の端子電
圧Ｖ１として必要な変化が得られなくなり、ＶＣＯ１０
の発振周波数を所望周波数にするには、多くの回数のソ
ース動作またはシンク動作が必要となって、ロックアッ
プに要する時間が増大する。
スタＱ１，Ｑ２のコレクタ電圧が上記の範囲の限界に達
すると、チャージポンプ回路１４から電流Ｉ０が十分に
出力されなくなる。そのため、電圧保持コンデンサ１７
が十分に充電されず、電圧保持コンデンサ１７の端子電
圧Ｖ１として必要な変化が得られなくなり、ＶＣＯ１０
の発振周波数を所望周波数にするには、多くの回数のソ
ース動作またはシンク動作が必要となって、ロックアッ
プに要する時間が増大する。
【００１５】チャージポンプ回路１４がソース状態のと
きを例に示すと、図３に示すように、チャージポンプ回
路１４の出力電流Ｉ０によって積分用コンデンサ１５の
端子電圧Ｖ０が急峻かつ直線的に上昇し、トランジスタ
Ｑ１，Ｑ２のコレクタ電圧が上記の範囲内に制限される
ため、電圧Ｖ０は短時間で飽和電圧Ｖｓａｔ（図３の場
合には、Ｖｃｃより０．６Ｖ程度低い電圧）に達して、
以後はチャージポンプ回路１４から電流Ｉ０が十分に出
力されなくなる。そのため、同図に示すように、電圧保
持コンデンサ１７の端子電圧Ｖ１の変化が小さくなり、
上記のようにロックアップに要する時間が増大する。チ
ャージポンプ回路１４がシンク状態のときも、同様であ
る。
きを例に示すと、図３に示すように、チャージポンプ回
路１４の出力電流Ｉ０によって積分用コンデンサ１５の
端子電圧Ｖ０が急峻かつ直線的に上昇し、トランジスタ
Ｑ１，Ｑ２のコレクタ電圧が上記の範囲内に制限される
ため、電圧Ｖ０は短時間で飽和電圧Ｖｓａｔ（図３の場
合には、Ｖｃｃより０．６Ｖ程度低い電圧）に達して、
以後はチャージポンプ回路１４から電流Ｉ０が十分に出
力されなくなる。そのため、同図に示すように、電圧保
持コンデンサ１７の端子電圧Ｖ１の変化が小さくなり、
上記のようにロックアップに要する時間が増大する。チ
ャージポンプ回路１４がシンク状態のときも、同様であ
る。
【００１６】チャージポンプ回路１４の電源電圧Ｖｃ
ｃ，Ｖｓｓを十分に大きくすれば、積分用コンデンサ１
５の端子電圧Ｖ０が飽和電圧Ｖｓａｔに達する時間を引
き伸ばすことができ、チャージポンプ回路１４から十分
な電流を出力させることができる。しかし、そうする
と、ＤＣ／ＤＣコンバータを必要とし、装置が大掛かり
になるとともに、最近の低電圧化の流れに逆行すること
になる。
ｃ，Ｖｓｓを十分に大きくすれば、積分用コンデンサ１
５の端子電圧Ｖ０が飽和電圧Ｖｓａｔに達する時間を引
き伸ばすことができ、チャージポンプ回路１４から十分
な電流を出力させることができる。しかし、そうする
と、ＤＣ／ＤＣコンバータを必要とし、装置が大掛かり
になるとともに、最近の低電圧化の流れに逆行すること
になる。
【００１７】また、抵抗１６の抵抗値Ｒ１を小さくすれ
ば、電圧保持コンデンサ１７の端子電圧Ｖ１を大きく変
化させることができるが、そうすると、ループフィルタ
１８の時定数が小さくなるとともに、ループの安定性が
劣化するため、ロック後の回路ノイズによる定常位相誤
差が増大してしまう。
ば、電圧保持コンデンサ１７の端子電圧Ｖ１を大きく変
化させることができるが、そうすると、ループフィルタ
１８の時定数が小さくなるとともに、ループの安定性が
劣化するため、ロック後の回路ノイズによる定常位相誤
差が増大してしまう。
【００１８】そこで、この発明は、位相比較器の出力側
に電流出力型のチャージポンプ回路が接続され、チャー
ジポンプ回路の出力側に非ラグリード型のループフィル
タが接続されたＰＬＬ装置において、著しく簡単な構成
によって高速のロックアップを実現することができるよ
うにしたものである。
に電流出力型のチャージポンプ回路が接続され、チャー
ジポンプ回路の出力側に非ラグリード型のループフィル
タが接続されたＰＬＬ装置において、著しく簡単な構成
によって高速のロックアップを実現することができるよ
うにしたものである。
【００１９】
【課題を解決するための手段】この発明では、位相比較
器の出力側に電流出力型のチャージポンプ回路が接続さ
れ、そのチャージポンプ回路の出力側にループフィルタ
が接続され、そのループフィルタは、積分用コンデンサ
と、これに並列に接続された抵抗と電圧保持コンデンサ
との直列回路とを有するＰＬＬ装置において、特に、前
記抵抗と並列に、２つのダイオードを互いに逆極性に接
続する。
器の出力側に電流出力型のチャージポンプ回路が接続さ
れ、そのチャージポンプ回路の出力側にループフィルタ
が接続され、そのループフィルタは、積分用コンデンサ
と、これに並列に接続された抵抗と電圧保持コンデンサ
との直列回路とを有するＰＬＬ装置において、特に、前
記抵抗と並列に、２つのダイオードを互いに逆極性に接
続する。
【００２０】このように構成した、この発明のＰＬＬ装
置においては、積分用コンデンサの端子電圧と電圧保持
コンデンサの端子電圧との差の絶対値が、電圧保持コン
デンサに直列に接続された抵抗に並列に接続された２つ
のダイオードの順方向降下電圧に達するまでは、その２
つのダイオードがともにオフであるので、チャージポン
プ回路の出力電流によって、主として積分用コンデンサ
に電荷が蓄えられ、積分用コンデンサの端子電圧が急峻
かつ直線的に上昇する。
置においては、積分用コンデンサの端子電圧と電圧保持
コンデンサの端子電圧との差の絶対値が、電圧保持コン
デンサに直列に接続された抵抗に並列に接続された２つ
のダイオードの順方向降下電圧に達するまでは、その２
つのダイオードがともにオフであるので、チャージポン
プ回路の出力電流によって、主として積分用コンデンサ
に電荷が蓄えられ、積分用コンデンサの端子電圧が急峻
かつ直線的に上昇する。
【００２１】そして、積分用コンデンサの端子電圧の上
昇によって、上記の絶対値が２つのダイオードの順方向
降下電圧に達すると、２つのダイオードのうちのいずれ
か一方がオンになって、電圧保持コンデンサの端子電圧
も直線的に上昇する。
昇によって、上記の絶対値が２つのダイオードの順方向
降下電圧に達すると、２つのダイオードのうちのいずれ
か一方がオンになって、電圧保持コンデンサの端子電圧
も直線的に上昇する。
【００２２】したがって、従来のＰＬＬ装置のように、
積分用コンデンサの端子電圧が飽和電圧に達することに
よりチャージポンプ回路から十分な電流が出力されなく
なって電圧保持コンデンサの充電に時間がかかる、とい
うようなことがなく、電圧保持コンデンサは短時間で充
電される。したがって、少ない回数の周波数引き込み動
作によってＶＣＯの発振周波数が所望周波数となり、ロ
ックアップに要する時間が短くなる。
積分用コンデンサの端子電圧が飽和電圧に達することに
よりチャージポンプ回路から十分な電流が出力されなく
なって電圧保持コンデンサの充電に時間がかかる、とい
うようなことがなく、電圧保持コンデンサは短時間で充
電される。したがって、少ない回数の周波数引き込み動
作によってＶＣＯの発振周波数が所望周波数となり、ロ
ックアップに要する時間が短くなる。
【００２３】
【発明の実施の形態】図１は、この発明のＰＬＬ装置の
一実施形態を示す。この実施形態のＰＬＬ装置は、図７
に示したＰＬＬ装置と同様に、ＶＣＯ１０、基準周波数
発生器１１、分周器１２、位相比較器１３、電流出力型
のチャージポンプ回路１４、非ラグリード型のループフ
ィルタ１８および付加ＬＰＦ１９を備える。
一実施形態を示す。この実施形態のＰＬＬ装置は、図７
に示したＰＬＬ装置と同様に、ＶＣＯ１０、基準周波数
発生器１１、分周器１２、位相比較器１３、電流出力型
のチャージポンプ回路１４、非ラグリード型のループフ
ィルタ１８および付加ＬＰＦ１９を備える。
【００２４】チャージポンプ回路１４は、ＰＮＰトラン
ジスタＱ１およびＮＰＮトランジスタＱ２によって構成
され、ループフィルタ１８は、チャージポンプ回路１４
のトランジスタＱ１およびＱ２のコレクタと接地との間
に接続された積分用コンデンサ１５（容量Ｃ０）と、こ
れに並列に接続された抵抗１６（抵抗値Ｒ１）と電圧保
持コンデンサ１７（容量Ｃ１）との直列回路とを有す
る。
ジスタＱ１およびＮＰＮトランジスタＱ２によって構成
され、ループフィルタ１８は、チャージポンプ回路１４
のトランジスタＱ１およびＱ２のコレクタと接地との間
に接続された積分用コンデンサ１５（容量Ｃ０）と、こ
れに並列に接続された抵抗１６（抵抗値Ｒ１）と電圧保
持コンデンサ１７（容量Ｃ１）との直列回路とを有す
る。
【００２５】そして、この発明では、ループフィルタ１
８内において、抵抗１６と並列に、２つのダイオードＤ
１およびＤ２を互いに逆極性に接続する。また、この実
施形態では、チャージポンプ回路１４、位相比較器１３
および分周器１２などが、ＰＬＬ集積回路２０として、
一つの集積回路上に集積化される。
８内において、抵抗１６と並列に、２つのダイオードＤ
１およびＤ２を互いに逆極性に接続する。また、この実
施形態では、チャージポンプ回路１４、位相比較器１３
および分周器１２などが、ＰＬＬ集積回路２０として、
一つの集積回路上に集積化される。
【００２６】上述した実施形態のＰＬＬ装置では、チャ
ージポンプ回路１４がソース状態のときにはトランジス
タＱ１のコレクタから流れ出る電流が、チャージポンプ
回路１４がシンク状態のときにはトランジスタＱ２のコ
レクタに流れ込む電流が、チャージポンプ回路１４の出
力電流として得られる。図１では、トランジスタＱ１の
コレクタから流れ出る電流を電流Ｉ０として示している
が、以後においては、トランジスタＱ２のコレクタに流
れ込む電流も電流Ｉ０として示す。
ージポンプ回路１４がソース状態のときにはトランジス
タＱ１のコレクタから流れ出る電流が、チャージポンプ
回路１４がシンク状態のときにはトランジスタＱ２のコ
レクタに流れ込む電流が、チャージポンプ回路１４の出
力電流として得られる。図１では、トランジスタＱ１の
コレクタから流れ出る電流を電流Ｉ０として示している
が、以後においては、トランジスタＱ２のコレクタに流
れ込む電流も電流Ｉ０として示す。
【００２７】そして、積分用コンデンサ１５の端子電圧
Ｖ０と電圧保持コンデンサ１７の端子電圧Ｖ１との差の
絶対値｜Ｖ０−Ｖ１｜（ソース状態のときには電位差Ｖ
０−Ｖ１、シンク状態のときには電位差Ｖ１−Ｖ０）
が、ダイオードＤ１，Ｄ２の順方向降下電圧Ｖｔｈに達
するまでは、ダイオードＤ１およびＤ２がともにオフで
あるので、チャージポンプ回路１４の出力電流Ｉ０によ
って、主として積分用コンデンサ１５に電荷が蓄えら
れ、図２にソース状態のときを示すように、積分用コン
デンサ１５の端子電圧Ｖ０が急峻かつ直線的に上昇する
（絶対値が大きくなる）。
Ｖ０と電圧保持コンデンサ１７の端子電圧Ｖ１との差の
絶対値｜Ｖ０−Ｖ１｜（ソース状態のときには電位差Ｖ
０−Ｖ１、シンク状態のときには電位差Ｖ１−Ｖ０）
が、ダイオードＤ１，Ｄ２の順方向降下電圧Ｖｔｈに達
するまでは、ダイオードＤ１およびＤ２がともにオフで
あるので、チャージポンプ回路１４の出力電流Ｉ０によ
って、主として積分用コンデンサ１５に電荷が蓄えら
れ、図２にソース状態のときを示すように、積分用コン
デンサ１５の端子電圧Ｖ０が急峻かつ直線的に上昇する
（絶対値が大きくなる）。
【００２８】電圧Ｖ０の上昇によって、絶対値｜Ｖ０−
Ｖ１｜がダイオードＤ１，Ｄ２の順方向降下電圧Ｖｔｈ
に達すると、ダイオードＤ１またはＤ２がオンになる。
すなわち、図２に示すようなソース状態のときには、電
位差Ｖ０−Ｖ１が電圧Ｖｔｈに達すると、ダイオードＤ
１がオンになり、図示を省略したシンク状態のときに
は、電位差Ｖ１−Ｖ０が電圧Ｖｔｈに達すると、ダイオ
ードＤ２がオンになる。
Ｖ１｜がダイオードＤ１，Ｄ２の順方向降下電圧Ｖｔｈ
に達すると、ダイオードＤ１またはＤ２がオンになる。
すなわち、図２に示すようなソース状態のときには、電
位差Ｖ０−Ｖ１が電圧Ｖｔｈに達すると、ダイオードＤ
１がオンになり、図示を省略したシンク状態のときに
は、電位差Ｖ１−Ｖ０が電圧Ｖｔｈに達すると、ダイオ
ードＤ２がオンになる。
【００２９】このようにダイオードＤ１またはＤ２がオ
ンになると、抵抗１６がショートされた状態となって、
抵抗１６に電流が流れることによる電圧降下が避けられ
つつ、電圧保持コンデンサ１７の端子電圧Ｖ１も直線的
に上昇する（絶対値が大きくなる）。
ンになると、抵抗１６がショートされた状態となって、
抵抗１６に電流が流れることによる電圧降下が避けられ
つつ、電圧保持コンデンサ１７の端子電圧Ｖ１も直線的
に上昇する（絶対値が大きくなる）。
【００３０】したがって、図３にソース状態のときを示
したような、ダイオードＤ１およびＤ２が接続されない
図７に示した従来のＰＬＬ装置のように、積分用コンデ
ンサ１５の端子電圧Ｖ０が飽和電圧Ｖｓａｔに達するこ
とによりチャージポンプ回路１４から十分な電流が出力
されなくなって電圧保持コンデンサ１７の充電に時間が
かかる、というようなことがなく、電圧保持コンデンサ
１７は短時間で充電される。
したような、ダイオードＤ１およびＤ２が接続されない
図７に示した従来のＰＬＬ装置のように、積分用コンデ
ンサ１５の端子電圧Ｖ０が飽和電圧Ｖｓａｔに達するこ
とによりチャージポンプ回路１４から十分な電流が出力
されなくなって電圧保持コンデンサ１７の充電に時間が
かかる、というようなことがなく、電圧保持コンデンサ
１７は短時間で充電される。
【００３１】したがって、少ない回数のソース・シンク
動作によってＶＣＯ１０の発振周波数が所望周波数とな
り、ロックアップに要する時間が短くなる。
動作によってＶＣＯ１０の発振周波数が所望周波数とな
り、ロックアップに要する時間が短くなる。
【００３２】以上は、周波数引き込み過程での動作であ
って、ロック後は、チャージポンプ回路１４から電流が
出力される時間が著しく短くなるので、積分用コンデン
サ１５の端子電圧Ｖ０と電圧保持コンデンサ１７の端子
電圧Ｖ１との差の絶対値｜Ｖ０−Ｖ１｜がダイオードＤ
１，Ｄ２の順方向降下電圧Ｖｔｈに達してダイオードＤ
１またはＤ２がオンになることはなく、回路ノイズによ
る定常位相誤差の増大などの悪影響を生じることはな
い。
って、ロック後は、チャージポンプ回路１４から電流が
出力される時間が著しく短くなるので、積分用コンデン
サ１５の端子電圧Ｖ０と電圧保持コンデンサ１７の端子
電圧Ｖ１との差の絶対値｜Ｖ０−Ｖ１｜がダイオードＤ
１，Ｄ２の順方向降下電圧Ｖｔｈに達してダイオードＤ
１またはＤ２がオンになることはなく、回路ノイズによ
る定常位相誤差の増大などの悪影響を生じることはな
い。
【００３３】図４に、図１の実施形態のＰＬＬ装置の、
時間に対する位相誤差の変化を示し、図５に、図７の従
来のＰＬＬ装置の、時間に対する位相誤差の変化を示
す。位相誤差がゼロに収束したということは、所望周波
数を一定して出力していることになるので、図中で位相
誤差がゼロに収束した時刻をロックアップ時刻とする
と、図１の実施形態のＰＬＬ装置では、図７の従来のＰ
ＬＬ装置に比べてロックアップ時間が短縮されることが
分かる。
時間に対する位相誤差の変化を示し、図５に、図７の従
来のＰＬＬ装置の、時間に対する位相誤差の変化を示
す。位相誤差がゼロに収束したということは、所望周波
数を一定して出力していることになるので、図中で位相
誤差がゼロに収束した時刻をロックアップ時刻とする
と、図１の実施形態のＰＬＬ装置では、図７の従来のＰ
ＬＬ装置に比べてロックアップ時間が短縮されることが
分かる。
【００３４】以上のように、図１の実施形態によれば、
高速のロックアップを実現することができる。しかも、
そのためには、ループフィルタ１８の抵抗１６と並列に
２つのダイオードＤ１およびＤ２を互いに逆極性に接続
するだけでよい。
高速のロックアップを実現することができる。しかも、
そのためには、ループフィルタ１８の抵抗１６と並列に
２つのダイオードＤ１およびＤ２を互いに逆極性に接続
するだけでよい。
【００３５】図６は、この発明のＰＬＬ装置の他の実施
形態を示し、ループフィルタ１８を構成する２つのダイ
オードＤ１およびＤ２を、チャージポンプ回路１４など
とともに、ＰＬＬ集積回路２０上に集積化する場合であ
る。
形態を示し、ループフィルタ１８を構成する２つのダイ
オードＤ１およびＤ２を、チャージポンプ回路１４など
とともに、ＰＬＬ集積回路２０上に集積化する場合であ
る。
【００３６】この実施形態によれば、高速のロックアッ
プを実現するためにＰＬＬ集積回路２０の外部の部品点
数を増加させる必要がなく、図１の実施形態に比べて部
品点数を減らすことができる。
プを実現するためにＰＬＬ集積回路２０の外部の部品点
数を増加させる必要がなく、図１の実施形態に比べて部
品点数を減らすことができる。
【００３７】
【発明の効果】上述したように、請求項１の発明によれ
ば、位相比較器の出力側に電流出力型のチャージポンプ
回路が接続され、チャージポンプ回路の出力側に非ラグ
リード型のループフィルタが接続されたＰＬＬ装置にお
いて、著しく簡単な構成によって高速のロックアップを
実現することができる。請求項２の発明によれば、さら
に部品点数を減らすことができる。
ば、位相比較器の出力側に電流出力型のチャージポンプ
回路が接続され、チャージポンプ回路の出力側に非ラグ
リード型のループフィルタが接続されたＰＬＬ装置にお
いて、著しく簡単な構成によって高速のロックアップを
実現することができる。請求項２の発明によれば、さら
に部品点数を減らすことができる。
【図１】この発明のＰＬＬ装置の一実施形態を示す図で
ある。
ある。
【図２】図１のＰＬＬ装置のチャージポンプ回路がソー
ス状態のときにループフィルタの各部に得られる電圧を
示す図である。
ス状態のときにループフィルタの各部に得られる電圧を
示す図である。
【図３】図７のＰＬＬ装置のチャージポンプ回路がソー
ス状態のときにループフィルタの各部に得られる電圧を
示す図である。
ス状態のときにループフィルタの各部に得られる電圧を
示す図である。
【図４】図１のＰＬＬ装置の時間に対する位相誤差の変
化を示す図である。
化を示す図である。
【図５】図７のＰＬＬ装置の時間に対する位相誤差の変
化を示す図である。
化を示す図である。
【図６】この発明のＰＬＬ装置の他の実施形態を示す図
である。
である。
【図７】従来のＰＬＬ装置の一例を示す図である。
１０…ＶＣＯ（電圧制御発振器）、１１…基準周波数発
生器、１２…分周器、１３…位相比較器、１４…チャー
ジポンプ回路、１５…積分用コンデンサ、１６…抵抗、
１７…電圧保持コンデンサ、１８…ループフィルタ、１
９…付加ＬＰＦ、２０…ＰＬＬ集積回路、Ｄ１，Ｄ２…
ダイオード
生器、１２…分周器、１３…位相比較器、１４…チャー
ジポンプ回路、１５…積分用コンデンサ、１６…抵抗、
１７…電圧保持コンデンサ、１８…ループフィルタ、１
９…付加ＬＰＦ、２０…ＰＬＬ集積回路、Ｄ１，Ｄ２…
ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浅井 久人 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5J060 AA04 CC24 CC41 DD32 JJ04 KK03 KK39
Claims (2)
- 【請求項１】位相比較器の出力側に電流出力型のチャー
ジポンプ回路が接続され、そのチャージポンプ回路の出
力側にループフィルタが接続され、そのループフィルタ
は、積分用コンデンサと、これに並列に接続された抵抗
と電圧保持コンデンサとの直列回路とを有するＰＬＬ装
置において、 前記抵抗と並列に、２つのダイオードが互いに逆極性に
接続されたことを特徴とするＰＬＬ装置。 - 【請求項２】請求項１のＰＬＬ装置において、 前記２つのダイオードが、少なくとも前記チャージポン
プ回路とともに、一つの集積回路上に集積化されている
ことを特徴とするＰＬＬ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169581A JP2000004155A (ja) | 1998-06-17 | 1998-06-17 | Ｐｌｌ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10169581A JP2000004155A (ja) | 1998-06-17 | 1998-06-17 | Ｐｌｌ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000004155A true JP2000004155A (ja) | 2000-01-07 |
Family
ID=15889141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10169581A Pending JP2000004155A (ja) | 1998-06-17 | 1998-06-17 | Ｐｌｌ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000004155A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106487380A (zh) * | 2016-09-08 | 2017-03-08 | 苏州大学 | 一种减少cp‑pll频率切换时间的无源环路滤波器 |
| CN114073000A (zh) * | 2019-06-28 | 2022-02-18 | 东芝三菱电机产业系统株式会社 | 电力转换装置以及电力转换装置的驱动方法 |
| CN114073000B (zh) * | 2019-06-28 | 2024-05-10 | 东芝三菱电机产业系统株式会社 | 电力转换装置以及电力转换装置的驱动方法 |
-
1998
- 1998-06-17 JP JP10169581A patent/JP2000004155A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106487380A (zh) * | 2016-09-08 | 2017-03-08 | 苏州大学 | 一种减少cp‑pll频率切换时间的无源环路滤波器 |
| CN114073000A (zh) * | 2019-06-28 | 2022-02-18 | 东芝三菱电机产业系统株式会社 | 电力转换装置以及电力转换装置的驱动方法 |
| CN114073000B (zh) * | 2019-06-28 | 2024-05-10 | 东芝三菱电机产业系统株式会社 | 电力转换装置以及电力转换装置的驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10635130B2 (en) | Process, voltage and temperature tolerant clock generator | |
| JPS5843932B2 (ja) | デジタル位相比較器 | |
| CA2172693A1 (en) | Monolithically integrated oscillator | |
| US7292078B2 (en) | Phase locked loop integrated circuits having fast locking characteristics and methods of operating same | |
| JPH0322736B2 (ja) | ||
| US5047733A (en) | PLL synthesizer providing rapid frequency changeover | |
| US5459755A (en) | PLL circuit | |
| US20070013453A1 (en) | Circuits and methods for a ring oscillator with adjustable delay and/or resonator tank stage | |
| US6188739B1 (en) | Modified third order phase-locked loop | |
| US4468636A (en) | Low temperature coefficient wide band-width voltage controlled oscillator | |
| US4716383A (en) | Precise phase start-up voltage controlled oscillator with accurate duty cycle | |
| JP2000004155A (ja) | Ｐｌｌ装置 | |
| JP2743133B2 (ja) | 位相検出器 | |
| EP0957584B1 (en) | Phase locked loop circuit and control method thereof | |
| US6985045B2 (en) | Gain control circuits for voltage controlled oscillators | |
| JP3534379B2 (ja) | 振幅制御発振器 | |
| US5631590A (en) | Synchronized clock signal regenerating circuit | |
| JPS5938761Y2 (ja) | Ｐｌｌ回路のロ−パスフィルタ | |
| JP4066500B2 (ja) | Ｐｌｌ回路 | |
| JPH10190451A (ja) | チャージポンプ回路 | |
| US6911869B2 (en) | Voltage controlled oscillator capable of linear operation at very low frequencies | |
| JP3928834B2 (ja) | Ｐｌｌ回路 | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| JP4244397B2 (ja) | Ｐｌｌ回路 | |
| JPS6010459B2 (ja) | Ｐｌｌ回路のロ−パスフイルタ |