CN106487380A - 一种减少cp‑pll频率切换时间的无源环路滤波器 - Google Patents
一种减少cp‑pll频率切换时间的无源环路滤波器 Download PDFInfo
- Publication number
- CN106487380A CN106487380A CN201610809229.9A CN201610809229A CN106487380A CN 106487380 A CN106487380 A CN 106487380A CN 201610809229 A CN201610809229 A CN 201610809229A CN 106487380 A CN106487380 A CN 106487380A
- Authority
- CN
- China
- Prior art keywords
- electric capacity
- frequency
- loop filter
- switching time
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013256 coordination polymer Substances 0.000 title claims abstract description 26
- 230000004044 response Effects 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 23
- 230000001052 transient effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种减少CP‑PLL频率切换时间的无源环路滤波器，连接在CP‑PLL的电荷泵与VCO输入端之间，包括相串联的电阻R1和电容C1、以及与电阻R1和电容C1并联的电容C2，电容C1串联有小电容Cp，小电容CP并联有两反向并联的开关二极管，小电容CP与两开关二极管的公共端接地，电容C2的一端接地。本发明从根本上解决了锁相环频率合成器中频率切换时间与相位噪声和杂散指标的矛盾需求，利用RDP开关二极管的单向导通特性，在频率切换时减小滤波器的总电容从而加快CP‑PLL的非线性响应速度，减少频率切换时间，而在频率稳定后恢复原环路滤波器的总电容值，使无源环路滤波器的加入并不影响到系统稳定状态时的相位噪声和杂散。
Description
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种减少CP-PLL频率切换时间的无源环路滤波器。
背景技术
锁相环频率综合器(PLLFS)输出的信号不仅具有如晶振般准确且稳定的频谱质量，而且能在极宽的频率范围内实现快速的数字编程控制，是现代无线通信领域里非常特殊但又极为关键的环路反馈控制系统。其中，电荷泵锁相环(CP-PLL)结构由于具有易集成、低功耗、低抖动等优点，被广泛应用于通信系统、无线电系统、自动控制的时钟数据恢复、频率合成、时钟同步等领域。然而电荷泵锁相环(CP-PLL)结构的主要缺点是频率切换时间较慢，频率切换时间与输出频率分辨率、频率稳定度、相位噪声和杂散等相互制约，又与系统内诸多参数息息相关，在快速跳频的应用环境中是核心的技术壁垒。
PLLFS的频率锁定经历一个逐渐稳定的过程，图1显示了典型的时域响应波形，其中(0-t1)时间段是数字粗调阶段，锁相环芯片根据跳变的目标频率自动选择出对应的VCO(压控振荡器)频段，之后进入正常的锁定过程。锁相环的动态锁定是一个非常复杂的过程，很多文献资料为了便于分析做了简化处理，将各参数线性化，直接过渡到了线性响应((t2-t3)阶段)，而真实的瞬态响应还要包括一段非线性阶段(t1-t2)。最后是稳定的锁定跟踪阶段(t3以后)。
相应于每个阶段，人们提出了很多方法加快频率切换速度，以满足当前跳频应用的需求，主流的方法有以下几种。在数字粗调阶段可以增大鉴相频率，但是鉴相频率(即芯片的工作时钟)与数字逻辑的采样率以及锁相环路的整体性能密切相关，提升鉴相频率的空间十分有限。另一种比较成熟的方法是预置调谐电压，即预先求得目标频率对应的调谐电压，从而减小环路循环的过程，加快锁定[1]。但是越宽频带的PLLFS对应的VCO预置电压算法越复杂，而且由于器件的限制及工艺和温度的误差，我们不可能把VCO的频率预置得绝对准确。对应于非线性响应阶段的快锁方法主要是增大电荷泵电流，但是单纯的加大电荷泵电流会改变锁相环路的带宽，从而导致VCO调谐端的电压抖动，增加输出频率的相位噪声和杂散，因此实际应用中一般采用双电荷泵环路结构，与加速线性响应的方法结合在一起，称之为动态环路带宽法，如图2所示，环路失锁时开关闭合，大电流电荷泵接入系统环路，同时环路带宽增加，锁相环快速锁定，当输出频率稳定后，开关断开，环路电荷泵电流减小，带宽变窄，保证PLLFS的频谱纯度要求[2]。另外还有乒乓环切换的的方法，即采用两个PLLFS轮流输出跳变频率，跳频时间仅取决于转换开关的速度[3]，因此非常快速，当然这种方法很占用功耗和面积。
随着集成电路技术的迅猛发展，现代无线通信系统对锁相环频率综合器的换频时间和相位噪声及杂散都提出了极为苛刻的要求，然而在实际锁相环工作中换频时间与相位噪声及杂散对系统参数的要求总是是相互矛盾，尽管一直以来人们很清楚这一矛盾的核心因素在于环路滤波器的带宽(具体表现为随着带宽的增大，频率锁定速度越快，但是相位噪声和杂散却会急剧恶化[4])，但是至今并没有人从环路滤波器出发研究其内部各元件是如何影响环路带宽的，更没有从滤波器内部结构设计的角度去寻找减少CP-PLL频率切换时间的方法。因此，这导致了目前诸如预置调谐电压法、动态环路带宽法和乒乓环切换等这些主流的快锁方法普遍存在着结构复杂、占用很大的系统功耗和面积，且加速锁定的程度有限等等难题。
参考文献
[1]Kuang X F，Wu N J.A fast-settling PLL frequency synthesizer withdirect frequency presetting[C]。IEEE International Solid-State CircuitsConference，2006:741-750。
[2]Analog Devices Inc.锁相环常见问题解答V2.0，2014.https:// ezchina.analog.com/docs/DOC-1256。
[3]张韩，张俊安。乒乓环在跳频频踪中的应用[J]。河南机电高等专科学校学报，2014，06:11-13。
[4]Razavi，B.Phase-Locking in High-Performance Systems:From Devices toArchitectures[M]。Wiley-IEEE Press，2003:517-529.
发明内容
为解决上述技术问题，本发明的目的是提供一种减少CP-PLL频率切换时间的无源环路滤波器，在不影响其他性能指标(尤其是锁相环的相位噪声和杂散)的前提下、能明显减少电荷泵锁相环频率切换时间，以满足现代无线通信系统中对这一指标越来越严苛的应用需求。
本发明的减少CP-PLL频率切换时间的无源环路滤波器，连接在所述CP-PLL的电荷泵与VCO输入端之间，包括相串联的电阻R1和电容C1、以及与所述电阻R1和电容C1并联的电容C2，所述电容C1串联有小电容CP，所述小电容CP并联有两反向并联的开关二极管，所述小电容CP与两开关二极管的公共端接地，所述电容C2的一端接地。
进一步的，所述小电容CP的电容远小于所述电容C1的电容。
借由上述方案，本发明至少具有以下优点：
1、从根本上解决了锁相环频率合成器中频率切换时间与相位噪声和杂散指标的矛盾需求，利用RDP开关二极管的单向导通特性，在频率切换时减小滤波器的总电容从而加快CP-PLL的非线性响应速度，减少频率切换时间，而在频率稳定后恢复原环路滤波器的总电容值，使无源环路滤波器的加入并不影响到系统稳定状态时的相位噪声和杂散；
2、可以根据具体应用需求与预置调谐电压法、动态环路带宽法和乒乓环切换等主流方法叠加应用，在原基础上进一步减小频率切换时间，以满足越来越严苛的跳频应用需求；
3、该环路滤波器仍然是无源结构，极大的降低了系统功耗并简化了设计复杂度，选取合适的电容以及开关二极管就能够在不影响其他系统性能的前提下大幅度加快响应速度，为进一步提升跳频通信、雷达探测等技术的性能提供了新的可行方案。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是PLLFS频率跳变下的暂态响应波形图；
图2是动态环路带宽法的电路图；
图3是本发明的无源环路滤波器与CP-PLL连接的电路图；
图4是基于ADF4351锁相环的无源环路滤波器原理图；
图5是ADS瞬时仿真验证结果。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
参见图3，本发明一较佳实施例所述的一种减少CP-PLL频率切换时间的无源环路滤波器，连接在CP-PLL的电荷泵与VCO输入端之间，包括相串联的电阻R1和电容C1、以及与电阻R1和电容C1并联的电容C2，电容C1串联有小电容CP，小电容CP并联有两反向并联的开关二极管，小电容CP与两开关二极管的公共端接地，电容C2的一端接地；其中小电容CP的电容远小于所述电容C1的电容。
本发明给二阶无源环路滤波器(R1和C1串联再与C2并联)的电容C1串联了一个小电容CP(CP＜＜C1)，使总电容由C＝Q/U并且电容串联时电荷量相等可知端电压UP＞＞U1。CP又与一对开关二极管并联，当CP两端电压充电或放电到使其中一个开关二极管正向导通时就被钳位，相当于CP被旁路。因此当频率切换时，若目标频率比原频率高则电荷泵电流IUP有效，环路滤波器内的电容开始充电，电容CP起主要作用，锁相环的瞬时响应速度加快，根据可知电容CP两端的电压迅速增大使一个开关二极管导通，这时电容CP失效而电容C1继续充电，环路滤波器恢复原有结构，锁相环继续后面的瞬时响应。同理，若目标频率比原频率低则电荷泵电流IDN有效，环路滤波器内的电容开始放电，仍然是CP先起主要作用加速锁定，当另一个开关二极管导通时CP失效而端电压不变，电容C1继续放电进行后面的响应。
下面给出利用本发明的无源环路滤波器组成的电荷泵锁相环的瞬时仿真验证结果。
电荷泵锁相环(CP-PLL)的系统结构如图4所示，模拟锁相环芯片ADF4351的参数特征，参考频率Fref＝25.6MHz，电荷泵电流ICP＝2.5mA，调谐增益KVCO＝40MHz/V，不考虑VCO的频段选择，输出频率从2380.8MHz跳变到2403MHz。选用无源环路滤波器，电容CP被旁路时的环路带宽为15.2KHz，相位裕度为52.7deg，C1＝300nF，CP＝5nF，开关二极管的SPICE模型按BAV99LT1G芯片的参数设置。
对普通二阶环路滤波器和本发明的无源环路滤波器的电荷泵锁相环分别进行瞬时特性仿真，输出频率的瞬时响应曲线如图5所示，使用普通二阶环路滤波器的电荷泵锁相环的频率切换时间为219.3μs，而使用本发明的无源环路滤波器的电荷泵锁相环的频率切换时间只有52μs，它们之间相差了167.3μs，仿真结果说明了本发明的无源环路滤波器能明显的加快CP-PLL的瞬时响应速度，有效的减少频率切换时间。
以上所述仅是本发明的优选实施方式，并不用于限制本发明，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
Claims (2)
1.一种减少CP-PLL频率切换时间的无源环路滤波器，其特征在于：连接在所述CP-PLL的电荷泵与VCO输入端之间，包括相串联的电阻R1和电容C1、以及与所述电阻R1和电容C1并联的电容C2，所述电容C1串联有小电容CP，所述小电容CP并联有两反向并联的开关二极管，所述小电容CP与两开关二极管的公共端接地，所述电容C2的一端接地。
2.根据权利要求1所述的减少CP-PLL频率切换时间的无源环路滤波器，其特征在于：所述小电容CP的电容远小于所述电容C1的电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610809229.9A CN106487380A (zh) | 2016-09-08 | 2016-09-08 | 一种减少cp‑pll频率切换时间的无源环路滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610809229.9A CN106487380A (zh) | 2016-09-08 | 2016-09-08 | 一种减少cp‑pll频率切换时间的无源环路滤波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106487380A true CN106487380A (zh) | 2017-03-08 |
Family
ID=58273620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610809229.9A Pending CN106487380A (zh) | 2016-09-08 | 2016-09-08 | 一种减少cp‑pll频率切换时间的无源环路滤波器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106487380A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108880540A (zh) * | 2018-06-08 | 2018-11-23 | 中国电子科技集团公司第四十研究所 | 一种改善锁相环频率切换时间的方法 |
| CN109712591A (zh) * | 2018-12-24 | 2019-05-03 | 惠科股份有限公司 | 时序控制方法、时序控制芯片和显示装置 |
| CN110112908A (zh) * | 2019-05-17 | 2019-08-09 | 湖南国科微电子股份有限公司 | 一种电荷泵、控制方法及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3462697A (en) * | 1965-07-09 | 1969-08-19 | Applied Dynamics Inc | Stabilized amplifier having improved overload recovery |
| JPS62285518A (ja) * | 1986-06-03 | 1987-12-11 | Nec Corp | 位相同期発振器 |
| US5053724A (en) * | 1989-05-29 | 1991-10-01 | Hitachi, Ltd. | High precision PLL with circuit for preventing erroneous capture |
| JP2000004155A (ja) * | 1998-06-17 | 2000-01-07 | Sony Corp | Ｐｌｌ装置 |
| US8581643B1 (en) * | 2011-10-28 | 2013-11-12 | Lightlab Imaging, Inc. | Phase-lock loop-based clocking system, methods and apparatus |
-
2016
- 2016-09-08 CN CN201610809229.9A patent/CN106487380A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3462697A (en) * | 1965-07-09 | 1969-08-19 | Applied Dynamics Inc | Stabilized amplifier having improved overload recovery |
| JPS62285518A (ja) * | 1986-06-03 | 1987-12-11 | Nec Corp | 位相同期発振器 |
| US5053724A (en) * | 1989-05-29 | 1991-10-01 | Hitachi, Ltd. | High precision PLL with circuit for preventing erroneous capture |
| JP2000004155A (ja) * | 1998-06-17 | 2000-01-07 | Sony Corp | Ｐｌｌ装置 |
| US8581643B1 (en) * | 2011-10-28 | 2013-11-12 | Lightlab Imaging, Inc. | Phase-lock loop-based clocking system, methods and apparatus |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108880540A (zh) * | 2018-06-08 | 2018-11-23 | 中国电子科技集团公司第四十研究所 | 一种改善锁相环频率切换时间的方法 |
| CN108880540B (zh) * | 2018-06-08 | 2022-03-15 | 中国电子科技集团公司第四十一研究所 | 一种改善锁相环频率切换时间的方法 |
| CN109712591A (zh) * | 2018-12-24 | 2019-05-03 | 惠科股份有限公司 | 时序控制方法、时序控制芯片和显示装置 |
| CN110112908A (zh) * | 2019-05-17 | 2019-08-09 | 湖南国科微电子股份有限公司 | 一种电荷泵、控制方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
| US7135905B2 (en) | High speed clock and data recovery system | |
| US20180145695A1 (en) | Phase Locked Loops Having Decoupled Integral and Proportional Paths | |
| CN106487380A (zh) | 一种减少cp‑pll频率切换时间的无源环路滤波器 | |
| CN106603070A (zh) | 低杂散快速锁定的锁相环电路 | |
| CN102347761B (zh) | 一种动态延迟器及采用该延迟器的鉴频鉴相器和锁相环 | |
| Ho et al. | A low-jitter fast-locked all-digital phase-locked loop with phase–frequency-error compensation | |
| Dartizio et al. | A fractional-N bang-bang PLL based on type-II gear shifting and adaptive frequency switching achieving 68.6 fs-rms-total-integrated-jitter and 1.56 μs-locking-time | |
| US20070296511A1 (en) | Digital adjustment of an oscillator | |
| Hu et al. | Analysis and design of bang-bang PD-based phase noise filter | |
| US6650194B1 (en) | Phase shift control for voltage controlled oscillator | |
| US7474167B1 (en) | Capacitance switch circuitry for digitally controlled oscillators | |
| Anand et al. | A 2.75 Gb/s CMOS clock recovery circuit with broad capture range | |
| CN108988853B (zh) | 数字辅助锁定电路 | |
| US20070252620A1 (en) | Phase offset control phase-frequency detector | |
| US6882064B2 (en) | System to vary capacitance based on a control signal | |
| CN108988854B (zh) | 锁相环电路 | |
| CN107911112A (zh) | 一种带电荷泵电流校准技术的低参考杂散电荷泵型锁相环电路 | |
| Kamal et al. | A phase-locked loop reference spur modelling using simulink | |
| CN107612544A (zh) | 一种宽带混合调谐环形压控振荡器 | |
| CN107682007B (zh) | 基于双环路的快锁定低抖动的时钟数据恢复电路 | |
| JP2017079353A (ja) | クロックリカバリ回路 | |
| CN103490626A (zh) | 一种基于并联反馈的电荷泵 | |
| Woo et al. | A fast-locking CDR circuit with an autonomously reconfigurable charge pump and loop filter | |
| KR101700745B1 (ko) | 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170308 |
|
| RJ01 | Rejection of invention patent application after publication |