KR960008284B1 - 발진회로 - Google Patents

발진회로 Download PDF

Info

Publication number
KR960008284B1
KR960008284B1 KR1019890013363A KR890013363A KR960008284B1 KR 960008284 B1 KR960008284 B1 KR 960008284B1 KR 1019890013363 A KR1019890013363 A KR 1019890013363A KR 890013363 A KR890013363 A KR 890013363A KR 960008284 B1 KR960008284 B1 KR 960008284B1
Authority
KR
South Korea
Prior art keywords
circuit
oscillation
multivibrator
output signal
capacitor
Prior art date
Application number
KR1019890013363A
Other languages
English (en)
Other versions
KR900005681A (ko
Inventor
유이찌 이찌까와
Original Assignee
상요덴기 가부시끼가이샤
이우에 사또시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상요덴기 가부시끼가이샤, 이우에 사또시 filed Critical 상요덴기 가부시끼가이샤
Publication of KR900005681A publication Critical patent/KR900005681A/ko
Application granted granted Critical
Publication of KR960008284B1 publication Critical patent/KR960008284B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.

Description

발진회로
제1도는 본 발명의 한 실시예를 도시한 회로도.
제2도는 제1도에 도시한 제1멀티바이브레이터의 구체적인 회로예를 도시한 회로도.
제3도는 제1도에 도시한 엠퍼시스 회로의 구체적인 회로예를 도시한 회로도.
제4도는 제1도에 도시한 의사회로의 구체적인 회로예를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 클램프 회로 6 : 엠퍼시스 회로
7 : 의사회로 10,11 : 트랜지스터
12,14 : 멀티바이브레이터 13,15 : 콘덴서
16 : 위상 비교회로 17 : 기준 발진회로
18 : 평활회로 19,29,21 : 저항
본 발명은, 발진회로에 관한 것으로, 특히 예를 들면 가정용 VTR(비디오 테이프 레코더)등에 사용되는 FM 변조회로에 매우 적합한 발진회로에 관한 것이다.
가정용 VTR에서는, 휘도신호를 기록할 때, 휘도신호를 클램프 회로에서 클램프하여 그 동기신호 선단의 직류레벨을 일정하게 갖추고, 클램프된 휘도신호를 FM 변조회로에서 FM 변조하고 있다. 이 FM 변조회로는, 대체로 무안정 멀티바이브레이터로 구성되어 있다. 이 무안정 멀티바이브레이터는, 동기신호의 기간이 캐리어 주파수로 발진하고, 기타의 기간에 있어서도 휘도신호의 레벨에 따라서 발진 주파수가 변화한다. 상기 캐리어 주파수는, 예를 들면, VHS 방식의 경우 3.4MHz로 설정되지만, 그 캐리어 주파수는 대체로 높은 정밀도가 요구된다. 그로 인해, FM 변조회로를 IC(집적회로)화할 때 등에는, IC에 외부 부착(外付)의 가변 저항을 설치하고, 기 가변 저항을 조정함으로써 캐리어 주파수의 안정화를 도모하고 있다. 또한, 발진 주파수의 편이(偏移)폭의 조정도 외부 부착의 가변 저항에 의하여 행하고 있다. 그와 같은 FM변조회로는, 예를 들면, 일본국 실용신안 특허 공개(소) 제60-150,865호 공보에 기재되어 있다.
그렇지만, 캐리어 주파수의 조정을 외부 부착의 가변 저항에 의해서 행하는 방법에서는, 이 가변 저항을 수동으로 조정해야 하므로, 조정에 시간이 걸린다는 결점이 있었다. 또한, 부품 점수(点數)의 증가를 초래한다는 결점도 있었다. 또한, 일단 조정을 행하였다고 해도, 온도 변화나 시간 경과 변화 등에 의해서 재조정이 필요하게 되었다. 또한, 캐리어 주파수 조정과 주파수 편이폭의 조정과의 2개 조정을 필요로 하기 때문에, 한쪽 조정이 다른쪽 조정에 영향을 부여하여, 2개의 조정을 바르게 행하는 것은 곤란했었다.
본 발명의 목적은, 발진 주파수를 자동 조정할 수 있는 것과 같은 발진회로를 제공하는 것이다.
본 발명의 다른 목적은, 2개의 멀티바이브레이터에 부속하는 각 콘덴서의 용량비에 따라서 발진 주파수가 설정되는 것과 같은 발진회로를 제공하는 것이다.
본 발명의 또 다른 목적은, 영상신호 중의 휘도신호를 FM 변조할때, 반진 주파수를 작동 조정할 수 있는 것과 발진회로를 제공하는 것이다.
본 발명의 또 다른 목적은, 영상신호 중의 휘도신호를 FM변조할 때, 발진 주파수의 조정과 주파수 편이폭의 조정이 서로 영향을 부여함이 없이 개별로 행할 수 있는 것과 같은 발진회로를 제공하는 것이다.
본 발명에 관계되는 발진회로는, 제1멀티바이브레이터와 동일한 구성을 갖는 제2멀티바이브레이터를 설치하고, 이 제2멀티바이브레이터의 발진 출력신호와 기준 발진회로의 발진 출력신호를 위상 비교하고, 그 차이에 따라서 제1 및 제2멀티바이브레이터의 발진 주파수를 제어하도록 하고 있다. 즉, 본 발명에 있어서는, 제2멀티바이브레이터를 사용하여 소위 PLL(위상 동기루프) 회로를 구성하고, 그 제어 전류에 의해서 제1멀티바이브레이터의 발진 주파수를 제어하도록 하고 있다.
본 발명의 또 다른 국면에 있어서는, 제1 및 제2멀티바이브레이터에, 각각 발진 주파수 제어용의 콘덴서를 설치하도록 하고 있다.
본 발명의 또 다른 국면에 있어서는, 제1 및 제2멀티바이브레이터에 공급되는 제어 전류의 경로중에, 각각 제1 및 제2트랜지스터가 설치된다. 그리고, 영상신호중의 휘도신호를 클램프하는 클램프 회로가 설치되고, 이 클램프 회로의 클램프를 위한 기준 전압에 따른 전압이 제1 및 제2트랜지스터의 각 베이스에 부여된다. 또한, 제1멀티바이브레이터의 발진 주파수의 편이폭 조정용의 제3저항에 설치된다. 이 제3저항은, 그 일단이 제1트랜지스터의 에미터에 접속되고, 그 다른 단에 클램프 회로의 출력신호가 인가된다.
본 발명에 의하면, 제1멀티바이브레이터도 제2멀티바이브레이터와 동일하게 그발진 주파수가 조정되고, 제1멀티바이브레이터로부터 소망 주파수의 발진 출력신호를 얻을 수 있다. 특히, 상기와 같은 제3저항을 통해서 제1멀티바이브레이터로의 제어 전류의 공급 경로에 휘도신호성분을 혼입한 경우에는, 휘도신호를 FM 변조하는 FM변조회로로서 동작시킬 수 있다.
우선, 제1도를 참조해서, 본 발명의 한 실시예를 설명한다. 도면에 있어서, 클램프 회로(1)은, 그 베이스에 기준 전원(2)가 접속되고, 그 콜렉터에 전원 전압 +Vcc가 인가된 트랜지스터(3)과, 그 한쪽 전극이 트랜지스터(3)의 에미터에 접속되고, 그 다른쪽 전극이 입력단자(5)에 접속된 콘덴서(4)에 의해서 구성되어 있다. 이 클램프 회로(1)은, 입력단자(5)에 인가되는 휘도신호를 클램프한다. 클램프 회로(1)에서 출력되는 휘도신호는, 엠퍼시소 회로(6)에 부여되고, 엠퍼시스가 행해진다. 의사(dummy)회로(7)에는, 기준 전원(2)에서 기준 전압이 인가된다. 이 의사회로(7)은, 엠퍼시스 회로(6)과 동일한 직류 레벨 변동을 갖도록 구성되어 있다. 의사회로(7)의 출력은, 트랜지스터(8)의 베이스에 부여된다. 트랜지스터(8)의 콜렉터에는, 전원전압 +Vcc가 인가되어 있다. 또한, 트랜지스터(8)의 에미터는, 트랜지스터(9)의 베이스에 접속됨과 동시에, 저항을 통해서 접지되어 있다. 트랜지스터(9)의 콜렉터에는, 전원 전압 +Vcc가 인가되어 있다. 또한, 트랜지스터(9)의 에미터는, 제1트랜지스터(10) 및 제2트랜지스터(11)의 각 베이스에 접속됨과 동시에, 저항을 통해서 접지되어 있다. 상기 트랜지스터(8 및 9)는, 의사회로(7)의 출력 전압의 레벨을 소정치만큼 시프트하기 위한 레벨 시프트회로를 형성하고 있다. 그리고, 이 레벨 시프트회로의 출력 전압이 제1 및 제2트랜지스터(10 및 11)의 베이스에 인가되는 것이다.
제1멀티바이브레이터(12)는, 제1콘덴서(13)을 갖고, 이 콘덴서(13)의 용량치의 제1트랜지스터(10)의 콜렉터로부터의 제어 전류에 의해서 그 발진 주파수가 결정된다. 제1멀티바이브레이터(12)는, VTR의 FM 변조회로로서 동작한다. 제2멀티바이브레이터(14)는, 제2콘덴서(15)를 갖고, 이 제2콘덴서(15)의 용량치와 제2트랜지스터(11)의 콜렉터로부터의 제어 전류에 의해서 그 발진 주파수가 결정된다. 위상 비교회로(16)은, 제2멀티바이브레이터(14)의 발진 출력신호와 고정 발진회로(17)의 발진 출력신호의 고정 발진회로(17)의 발진 출력신호와의 위상 비교를 행한다. 평활회로(18)은, 위상 비교회로(16)의 오차 출력을 평활한다. 제1저항(19) 및 제2저항(20)이, 각각, 제1트랜지서터(10) 및 제2트랜지스터(11)의 에미터의 평활회로(18)의 출력단과의 사이에 접속되어 있다. 이들 제1 및 제2저항(19 및 20)은, 서로 균등한 저항치로 선택되어 있다. 가변 저항(21)이 엠퍼시스 회로(6)의 출력단 A와 제1트랜지스터(10)의 에미터 입력단 B와의 사이에 접속되어 있다. 가변 저항(21)은, 제1멀티바이브레이터(12)의 발진 주파수 편이폭을 설정하기 위한 것이다.
다음으로, 제1도에 도시한 실시예의 동작을 설명한다. 입력단자(5)로부터의 휘도신호는, 클램프 회로(1)에 있어서, 그 동기신호 선단의 직류 레벨이 일정치가 되도록 클램프된다. 기준 전원(2)의 기준 전압을 Vref로 하면, 동기신호의 선단 레벨이 Vref-VBE[단, VBD는 트랜지스터(3)의 베이스·에미터간 전압]으로 된 휘도신호가, 트랜지스터(3)의 에미터로부터 엠퍼시스 회로(6)에 인가된다.
한편, 클램프 회로(1)의 기준 전원(2)로부터 기준 전압 Vref가 인가되는 의사회로(7)의 입출력간의 직류전위차는, 엠퍼시스 회로(6)의 입출력간의 직류 전위차를 △V로 하면, 그에 균등하게 △V로 설정된다. 그로 인해, 트랜지스터(9)의 에미터에는 일정 전압(Vref+△V-2VBD)가 발생하고, 제1 및 제2의 트랜지스터(10 및 11)의 베이스에 인가된다. 그로 인해, 제1트랜지스터(10)의 에미터에는 직류 전압(Vref+△V-VBE)가 발생한다.
한편, 엠퍼시스 회로(6)의 입출력간 직류 전위차는 △V이므로, 동기신호 기간에 있어서의 단자 A[엠퍼시스 회로(6)의 출력단자]의 전압 Vref+△V-VBE로 되고, 단자 B[제1트랜지스터(10)의 에미터]의 전압과 균등하게 된다. 그로 인해, 가변 저항(21)에는 전류가 흐르지 않고, 제1트랜지스터(10)의 에미터에는 제1저항(19)로부터의 전류만이 유입한다.
그런데, 제1멀티바이브레이터(12)와 동일한 회로 구성을 갖는 제2멀티바이브레이터(14)의 발진 출력신호는, 위상 비교회로(16)에 인가되고, 고정 발진회로(17)의 발진 출력신호와 위상 비교되고, 그 오차 출력이 평활회로(18)에서 평활된다. 그리고, 평활회로(18)에서 평활된 출력전압이, 제2저항(20)의 일단에 인가되므로, 제2트랜지스터(11)의 에미터·콜렉터로에는 평활회로(18)의 출력 전압의 값에 따른 전류가 흐른다. 제2트랜지스터(11)의 에미터·콜렉터로 흐르는 전류는 제어 전류로서 제2멀티바이브레이터(14)에 공급된다. 그로 인해, 제2멀티바이브레이터(14)는, 고정 발진 회로(17)과 균등한 주파수로 발진할 수 있다.
고정 발진회로(17)은, 가정용 VTR 등인 경우, 별도 새로 준비할 필요는 없다. 예를 들면, 가정용 VTR에서는, 크로마(chroma) 신호의 주파수 변환을 행하기 위한 저역 변환회로를 구비하고 있으나, 이 저역 변화회로는 3.58MHz로 고정 발진하는 발진회로를 구비하고 있다. 상기 발진회로는, 수정 진동자에 기인해서 발진하고 있고 매우 안정되어 있다. 따라서, 상기 저역 변환회로에 구비된 발진회로를 고정 발진회로(17)로서 사용할 수 있다.
한편, 평활회로(18)의 출력 전압은 제1저항(19)의 일단에도 인가되어 있으므로, 제1트랜지스터(10)의 에미터·콜렉터로에도 제2트랜지스터(11)에 흐르는 전류와 균등한 전류가 흐른다. 이 제1트랜지스터(10)에 흐르는 전류는 제1멀티바이브레이터(12)에 공급된다. 따라서, 제1멀티바이브레이터(12)는 제2멀티바이브레이터(14)와 동일하게 제어되고, 그 발진 주파수가 안정화된다.
제1 및 제2멀티바이브레이터(12 및 14)는, 콘덴서의 용량치와 제어 전류치에 의해서, 그 발진 주파수가 결정되지만, 그에 대해서 아래에 설명한다.
제2도는, 제1도에 도시한 제1멀티바이브레이터(12)의 구체적인 회로예를 도시한 회로도이고, 예를 들면 일본국 특허 공고(소) 제59-30,337호 공보에 기재되어 있다. 또한, 제2멀티바이브레이터(14)도, 제2도를 참조해서 아래에 설명하는 제1멀티바이브레이터(12)의 구성과 거의 동일한 구성임을 미리 지적해 둔다. 제2도에 도시된 제1멀티바이브레이터(12)의 구성에 대해서 간단히 설명하면, 트랜지스터(22,23,24 및 25)와 콘덴서(13)으로 에미터 결합형의 무안정 멀티바이브레이터 부분이 구성되어 있다. 즉, 트랜지스터(24)의 콜렉터 출력은, 트랜지스터(22) 및 저항(27)로 이루어진 에미터 플로워를 통해서 트랜지스터(25)의 베이스에 인가된다. 또한, 트랜지스터(25)의 콜렉터 출력은, 트랜지스터(23) 및 저항(28)로 이루어진 에미터 플로워를 통해서 트랜지스터(24)의 베이스에 인가된다. 또한, 상기 트랜지스터(24 및 25)의 에미터는, 충방전용의 콘덴서(13)를 통해서 상호 접속되어 있다. 이와 같은 구성에 의해서, 트랜지스터(24 및 25)가 교대로 도통하고, 상기 충방전용의 콘덴서(13)이 충방전 해서, 출력단자(29)에 소정의 발진 출력신호가 얻어진다.
상기와 같은 구성에 있어서, 제1트랜지스터(10)(제1도의 대응한 것과 동일한 것이다)의 콜렉터로부터의 전류가, 트랜지스터(31 및 32)로 이루어진 전류 밀러(mirror)회로(33)의 입력에 공급된다. 그로 인해, 제1트랜지스터(10)의 콜렉터 전류와 균등한 전류가 트랜지스터(32)의 콜렉터에 흐르고, 무안정 멀티바이브레이터의 발진 주파수가 제어된다.
제2도에 도시한 발진회로의 발진 주파수 F1은,
F1=I1/ (2C1·△V) ……………………………………………… (1)
로 된다. 단, I1은 트랜지스터(32)의 콜렉터 전류이고, C1은 충방전용의 콘덴서(13)의 용량치이고, △V는 바이어스 원(源)(34)에 있어서의 점 a와 점 b와의 사이의 차 전압이다. 제(1)식에 있어서, 차 전압 △V를 일정치로 하면, 발진 주파수 F1은,
F1αI1/ C1……………………………………………… (2)
로 나타난다.
그로 인해, 제2도에 도시한 발진회로의 발진 주파수 F1은, 전류 I1및 용량 C1의 값에 따라서 결정된다.
제1도에 도시한 제1 및 제2멀티바이브레이터(12 및 14)의 발진 주파수들 F1및 F2로 하고, 이에 상기제(2)식을 적용하면,
F1/ F2=(I1/C1)/(I2/C2) ……………………………………………… (3)
으로 된다. 단, I1및 I2는 제1 및 제2트랜지스터(10 및 11)의 콜렉터 전류이고, C1및 C2는 제1 및 제2콘덴서(13 및 15)의 용량치이다. 제1도의 경우, 상기 콜렉터 전류 I1및 I2는 균등하므로, 제(3)식은,
F1/ F2=C2/ C1……………………………………………… (4)
로 되고, 발진 주파수 F1은,
F1=(C2/ C1)F2……………………………………………… (5)
로 나타난다.
그로 인해, 제(5)식에서 제1멀티바이브레이터(12)의 발진 주파수 F1은, 용량 C1및 C2의 비에 따라서 임의의 설정할 수 있음이 명백하다.
따라서, 제1도에 도시한 발진 회로에 의하면, 휘도신호의 동기신호 기간은, 제1멀티바이브레이터(12)의 캐리어 주파수를 일정치로 자동 조절할 수 있다. 또한, 단자 A에 있어서의 동기신호 기간의 전압(Vref-VBE+△V)는, 제1도 발진회로의 무신호시(휘도신호가 부여되지 않고 각 트랜지스터에 전원에 의한 바이어스만이 가해지고 있는 상태)의 전압과 균등하게 설정되므로, 무신호시에 있어서도 제1멀티바이브레이터(12)의 제어가 행해진다.
또한, 제(3)식에서 명백한 바와 같이, 콘덴서(13 및 15)의 용량이 C1및 C2를 균등하게 설정하고, 콜렉터 전류 I1및 I2의 비를 바꿈으로써, 발진 주파수 F1의 값을 조정해도 좋다. 이 경우에는, 제1도의 제1 및 제2저항(19 및 20)의 값을 조정하면 된다.
다음으로, 동기신호 기간 이외의 기간의 휘도신호가 단자 A에 발생할 경우에 대해서 설명한다. 그와 같은 휘도신호가 단자 A에 발생하면, 가변 저항(21)의 양단에 전위차가 생기고, 그에 따른 전류가 제1트랜지스터(10)의 에미터에 유입하고, 그 콜렉터를 통해서 제1멀티바이브레이터(12)에 공급된다. 그로 인해, 제1멀티바이브레이터(12)는 휘도신호 레벨에 따라서 그 발진 주파수가 변화하고, 출력단자(29)에는 FM변조된 휘도신호를 얻을 수 있다.
이때, 제1트랜지스터(10)의 에미터 전압은 일정하므로, 제1저랑(19)에 흐르는 전류는 변화하지 않고, 캐리어 주파수의 조정은 계속해서 행해진다. 결국, 캐리어 주파수를 조정하기 위한 전류와 발진 주파수를 제어하기 위한 전류가 간섭함이 없이 중첩되어 제1멀티바이브레이터(12)에 공급되고, 그 발진 주파수가 제어된다.
또한, 제1도에 도시한 바이어스원(34)는, 예를 들면 제2도에 도시한 바이어스원(34)와 같이 전원 +Vcc와 접지와의 사이에 직렬로 접속된 복수의 저항으로 이루어진 분압 회로에 의해서 구성된다. 동일한 바이어스원(34)에 의해서 제1 및 제2멀티바이브레이터(12 및 14)에 바이어스 전압을 인가하고 있다. 이로 인해서, 제(1)식의 △V를 완전히 동일하게 할 수 있고, 주파수 설정의 정밀도가 다시금 향상한다.
제3도는, 제1도에 도시한 엠퍼시스 회로(6)의 구체적 회로예를 도시한 회로도이다. 도면에 있어서, 입력단자(35)로부터의 휘도신호는, 멀티바이브레이터(37)의 베이스에 인가되고, 그 에미터로부터 엠퍼시스부(36)에 인가되고, 엠퍼시스가 행해진다. 엠퍼시스가 걸린 휘도신호는, 레벨 시프트용 트랜지스터(38)을 통해서 출력단자(39)에 도출된다.
제4도는, 제1도에 도시한 의사회로(7)의 구체적인 회로예를 도시한 회로도이다. 이 제4도에 도시한 의사회로(7)은, 엠퍼시스용의 콘덴서를 갖지 않는 점을 제외하고, 제3도에 도시한 엠퍼시스 회로(6)의 구성과 동일하다. 즉, 제3도에 있어서의 엠퍼시스부(36)에서 콘덴서가 제외되고, 저항만의 회로로 되어 있다. 그로 인해, 제4도의 의사회로(7)은, 제3도의 엠퍼시스 회로(6)과 동일한 작류 레벨 변화를 갖는다. 따라서, 제1도에 도시한 단자 A와 단자 B와의 직류 레벨을 완전히 균등하게 할 수 있다.
이상 기술한 바와 같이, 본 발명에 의하면, 발진회로의 캐리어 주파수를 자동 조정할 수 있다. 특히, 이 발명에 있어서는, 제2멀티바이브레이터(14)를 사용해서 소위 PLL회로를 구성하고, 그 제어 전류에 의해서 제1멀티바이브레이터(12)의 발진 주파수를 제어하고 있으므로, 2개의 멀티바이브레이터의 용량비 등에 의해서, 제1멀티바이브레이터의 발진 주파수(캐리어 주파수)를 조정할 수 있고, 상기 용량의 페어(pair)성을 확보하면, 정밀도가 높은 발진 출력 신호가 얻어진다.

Claims (8)

  1. 제1멀티바이브레이터(12), 상기 제1멀티바이브레이터와 동일한 회로 구성을 갖는 제2멀티바이브레이터(14), 일정 주파수로 발진하는 기준 발진 회로(17), 상기 기준 발진회로의 발진 출력신호와, 상기 제2멀티바이브레이터의 발진 출력신호를 위상 비교하는 위상 비교회로(16), 상기 위상 비교회로의 출력신호를 평활하고, 이 평활출력을 발진 주파수를 정하기 위한 제어 전류로서 상기 제1 및 제2멀티바이브레이터에 공급하는 평활회로(18)을 구비하고, 그로 인해서 상기 제1멀티바이브레이터의 발진 주파수가 안정화 되는 것을 특징으로 하는 발진회로.
  2. 제1콘덴서(13)을 갖고, 이 제1콘덴서의 용량과 제어 전류에 의해서 발진 주파수가 제어되는 제1멀티바이브레이터(12), 제2콘덴서(15)를 갖고, 이 제2콘덴서의 용량과 제어 전류에 의해서 발진 주파수가 제어되는 제2멀티바이브레이터(14), 일정 주파수로 발진하는 기준 발진회로(17), 상기 기준 발진회로의 발진 출력신호와 상기 제2멀티바이브레이터 발진 출력신호를 위상 비교하는 위상 비교회로(16), 상기 위상 비교회로의 출력신호를 평활하고, 그 평활 출력을 제어 전류로서 상기 제1 및 제2멀티바이브레이터에 공급하는 평활회로(18)을 구비하고, 상기 제1 및 제2콘덴서의 용량비에 따라서 상기 제1멀티바이브레이터의 발진 주파수가 설정 가능하게 되도록 하는 것을 특징으로 하는 발진회로.
  3. 제1콘덴서(13)을 갖고, 이 제1콘덴서의 용량과 제어 전류에 의해서 발진 주파수가 제어되는 제1멀티바이브레이터(12), 제2콘덴서(15)를 갖고, 이 제2콘덴서의 용량과 제어 전류에 의해서 발진 주파수가 제어되는 제2멀티바이브레이터(14), 일정 주파수로 발진하는 기준 발진회로(17), 상기 기준 발진회로의 발진 출력신호와 상기 제2멀티바이브레이터의 발진 출력신호를 위상 비교하는 위상 비교회로(16), 상기 위상 비교회로의 출력신호를 평활하는 평활회로(18), 영상신호중의 휘도신호를 클램프하는 클램프 회로(1), 상기 클램프 회로의 클램프를 위한 기준 전압에 따른 전압이 베이스에 인가되는 제1 및 제2트랜지스터(10,11), 상기 제1 및 제2트랜지스터의 각 에미터의 상기 평활회로의 출력단자와의 사이에 각각 접속된 제1 및 제2저항(19,20), 및 일단이 상기 제1트랜지스터의 에미터에 접속됨과 동시에 상기 클램프 회로의 출력신호가 다른 단에 인가되는 제3저항(21)을 구비하고, 상기 제1 및 제2트랜지스터의 콜렉터 전류가 제어 전류로서 상기 제1 및 제2멀티바이브레이터에 공급되고, 그로 인해서 상기 제1멀티바이브레이터의 출력단으로부터 휘도신호에 따라서 발진 주파수가 변화하는 발진 출력신호를 얻도록 하는 것을 특징으로 하는 발진회로.
  4. 제3항에 있어서, 상기 제1 및 제2저항의 값이 균등하게 설정되어 있는 것을 특징으로 하는 발진회로.
  5. 제3항에 있어서, 상기 제1 및 제2저항이 고정 저항이고, 상기 제3저항이 가변 저항인 것을 특징으로 하는 발진회로.
  6. 제1콘덴서(13)을 갖고, 이 제1콘덴서의 용량과 제어 전류에 의해서 발진 주파수가 제어되는 제1멀티바이브레이터(12), 제2콘덴서(15)를 갖고, 이 제2콘덴서의 용량과 제어 전류에 의해서 발진 주파수가 제어되는 제2멀티바이브레이터(14), 일정 주파수로 발진하는 기준 발진회로(17), 상기 기준 발진회로의 발진 출력신호와 상기 제2멀티바이브레이터의 발진 출력신호를 위상 비교하는 위상 비교회로(16), 상기 위상 비교회로의 출력신호를 평활하는 평활회로(18), 영상신호중의 휘도신호를 클램프하는 클램프 회로(1), 상기 클램프 회로로부터의 휘도신호에 엠퍼시스를 행하는 엠퍼시스 회로(6), 상기 클램프 회로의 클램프를 위한 기준전압이 인가되고, 상기 엠퍼시스 회로와 동일한 직류 변동을 갖는 의사회로(7), 상기 의사회로의 출력 전압이 베이스에 인가되는 제1 및 제2트랜지스터(10,11), 상기 제1 및 제2트랜지스터의 각 에미터와 상기 평활회로의 출력단자와의 사이에 각각 접속된 제1 및 제2저항(19,20), 및 상기 제1트랜지스터의 에미터와 상기 엠퍼시스 회로의 출력단자와의 사이에 접속된 제3저항(21)을 구비하고, 상기 제1 및 제2트랜지스터의 콜렉터로부터의 전류가 제어 전류로서 상기 제1 및 제2멀티바이브레이터에 공급되고, 그로 인해서 상기 제1멀티바이브레이터의 출력단에서 휘도신호에 따라 발진 주파수가 변화하는 발진 출력신호를 얻도록 하는 것을 특징으로 하는 발진회로.
  7. 제6항에 있어서, 상기 제1 및 제2저항의 값이 균등하게 설정되어 있는 것을 특징으로 하는 발진회로.
  8. 제6항에 있어서, 상기 제1 및 제2저항이 고정 저항이고, 상기 제3저항이 가변 저항인 것을 특징으로 하는 발진회로.
KR1019890013363A 1988-09-19 1989-09-18 발진회로 KR960008284B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63234124A JPH0282719A (ja) 1988-09-19 1988-09-19 発振回路
JP63-234124 1988-09-19

Publications (2)

Publication Number Publication Date
KR900005681A KR900005681A (ko) 1990-04-14
KR960008284B1 true KR960008284B1 (ko) 1996-06-21

Family

ID=16966011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890013363A KR960008284B1 (ko) 1988-09-19 1989-09-18 발진회로

Country Status (6)

Country Link
US (1) US4918407A (ko)
EP (1) EP0360157B1 (ko)
JP (1) JPH0282719A (ko)
KR (1) KR960008284B1 (ko)
DE (1) DE68920522T2 (ko)
ES (1) ES2069559T3 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3169291B1 (en) * 2014-07-18 2023-03-08 The Procter & Gamble Company Tampon and method of making

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636613B2 (ko) * 1974-01-29 1981-08-25
JPS5665530A (en) * 1979-10-31 1981-06-03 Sony Corp Pll circuit
US4494080A (en) * 1981-11-16 1985-01-15 International Business Machines Corporation Voltage-controlled oscillator with independent gain and frequency controls
JPS60150865U (ja) * 1984-03-19 1985-10-07 三洋電機株式会社 周波数及び周波数偏移調整回路
JPS61281623A (ja) * 1985-05-09 1986-12-12 Sanyo Electric Co Ltd 発振周波数調整装置

Also Published As

Publication number Publication date
DE68920522D1 (de) 1995-02-23
EP0360157B1 (en) 1995-01-11
EP0360157A2 (en) 1990-03-28
EP0360157A3 (en) 1990-09-19
JPH0282719A (ja) 1990-03-23
DE68920522T2 (de) 1995-08-31
KR900005681A (ko) 1990-04-14
US4918407A (en) 1990-04-17
ES2069559T3 (es) 1995-05-16

Similar Documents

Publication Publication Date Title
EP0595632B1 (en) Phase synchronization circuits
JP3276749B2 (ja) 周波数変調装置
US5663686A (en) Charge pump circuit and phase locked loop circuit using the charge pump circuit
EP0357996B1 (en) Frequency modulator utilizing frequency synthesizer
US6476684B2 (en) Low noise frequency modulator having variable carrier frequency
KR960008284B1 (ko) 발진회로
US5406631A (en) Stereo signal demodulator circuit and stereo signal demodulator using the same
JP2706088B2 (ja) 周波数発生装置
JPS6340371B2 (ko)
JPS60248006A (ja) 発振器
JPH0786839A (ja) 移相器及びそれを用いたｆｍ受信機
JPS5930337B2 (ja) 発振回路
JP2937316B2 (ja) Ｆｍ変調器
US3824410A (en) Frequency to voltage converter with means for prescribing pulse width against fluctuations
US4806883A (en) Multifrequency oscillator circuit
KR880000364Y1 (ko) 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로
KR940011376B1 (ko) Vtr의 캐리어 주파수 자동 조정 회로
JPS6338788B2 (ko)
JPS5921528Y2 (ja) 可変周波数発振器
KR0138363B1 (ko) 전압제어발진기
JPH03242017A (ja) 高速・安定化電圧制御型発振回路
JP2860177B2 (ja) 位相同期回路
JPH04345308A (ja) レベルシフト機能付オペアンプ回路
JPH0342009B2 (ko)
JPH0786833A (ja) 可変周波数発振回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee