KR880000364Y1 - 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 - Google Patents

바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 Download PDF

Info

Publication number
KR880000364Y1
KR880000364Y1 KR2019850009083U KR850009083U KR880000364Y1 KR 880000364 Y1 KR880000364 Y1 KR 880000364Y1 KR 2019850009083 U KR2019850009083 U KR 2019850009083U KR 850009083 U KR850009083 U KR 850009083U KR 880000364 Y1 KR880000364 Y1 KR 880000364Y1
Authority
KR
South Korea
Prior art keywords
circuit
current
voltage
modulation
output
Prior art date
Application number
KR2019850009083U
Other languages
English (en)
Other versions
KR870003035U (ko
Inventor
방사현
Original Assignee
삼성반도체통신주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성반도체통신주식회사, 강진구 filed Critical 삼성반도체통신주식회사
Priority to KR2019850009083U priority Critical patent/KR880000364Y1/ko
Publication of KR870003035U publication Critical patent/KR870003035U/ko
Application granted granted Critical
Publication of KR880000364Y1 publication Critical patent/KR880000364Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C3/00Angle modulation
    • H03C3/02Details
    • H03C3/09Modifications of modulator for regulating the mean frequency
    • H03C3/0908Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator

Abstract

내용 없음.

Description

바이어스 전류에 의한 위상 고정루우프 주파수 변조회로
제1도는 종래의 위상고정루우프 주파수 변조회로의 블럭도.
제2도는 종래의 가변용량 다이오우드에 의한 공진회로.
제3도는 종래의 연산증폭기에 의한 가산회로.
제4도는 본 고안의 위상고정루우프 주파수 변조회로의 블럭도 .
제5도는 본 고안에 따른 전압제어 발진회로의 블럭도.
제6도는 제5도의 전압제어 발진회로의 구체회로도의 일실시예.
* 도면의 주요부분에 대한 부호의 설명
1 : 위상검파기 2 : 저역 여파기
3 : 전압제어 발진회로 5 : 가산기
9 : 바이어스조정회로 10 : 정전류회로,
11 : 전압전류 변환회로 12 : 발진회로
I : 바이어스전류 VCTL: 출력전압
본 고안은 위상고정루우프 주파수 변조(Phase Locked Loop FM Modulation)회로에 관한 것으로 특히 전압제어 발진회로의 바이어스 전류를 변화시킴으로서 집적회로화( I C화)할 수 있는 위상고정루우프 주파수 변조회로에 관한 것이다.
위상고정루우프 주파수 변조회로는 주파수의 안정도를 높이기 위하여 통상적으로 주파수 변조회로에 사용하여 왔다.
제1도는 종래의 위상고정루우프 주파수 변조회로로서 이 회로는 기준주파수 fREF와 전압제어 발진회로(3)의 출력주파수 fOUT를 궤환 입력으로 하여(전압제어 발진회로(3)의 발진출력을 N배로 할때는 궤환시 N배분주회로(4)를 궤환회로로 하여 위상검파회로(1)에 궤환입력시킴) 상기 양 주파수 fREF와 fOUT의 위상차에 비례하는 전압을 검출하는 위상검파회로(1)와 상기 위상차에 비례하는 검출전압을 입력하여 직류전압으로 여파하는 저역필터회로(2)와 이 저역필터회로(2)의 출력전압과 변조전압(VM)을 가산하는 가산회로(5)와 이 가산회로(5)의 출력전압(V0)으로 FM변조를 하는 전압제어발진회로(3)로 구성되 있었다.
따라서 종래의 위상 고정루우프 FM변조회로는 통상의 위상 고정루우프 집적회로의 저역필터회로(2)와 전압제어 발진회로(3) 사이에 가산기(5)를 접속하여 위상변조 혹은 FM변조 신호를 얻는데 이러한 방식에는 제2도 및 제3도에 보인 바와 같이 크게 두가지로 대별된다.
제2도는 종래의 가변용량 다이오우드를 사용한 공진회로로서 제1도의 가산회로(5)와 전압제어 발진회로(3)을 구비한 회로이다.
제2도에서 가변용량 다이오우드(C3및 C4) 및 캐패시터(C1및 C2)와 코일(L)은 제1도의 전압제어 발진회로(3)에 대응하며, 교류차단용 코일(Lc1및 Lc2)와 캐패시터(C1및 C2)가 직렬 접속되고 이 직렬접속(코일 Lc1, 캐패시터 C1과 코일 Lc2, 캐패시터 C2)이 서로 병렬로 코일 L1에 접속되므로서 제1도의 가산회로(1)을 구성하고 있다.
따라서 코일(L)과 캐패시터(C1) 및 가변용량 다이오우드(C4), 코일(L)과 캐패시터(C2) 및 가변용량다이오우드(C3)는 각각 공진회로가 되며, 가변용량 다이오우드 (C3및 C4)의 바이어스 전압을 조정하므로서 변조주파수 fOUT를 얻을 수 있게 된다.
그러나 이와 같은 회로에 있어서는 가변용량 다이오드(C3및 C4)가 많은 잡음을 발생하므로 캐리어의 C/N비가 나뻐지고, 낮은 주파수의 사용시는 큰 용량의 가변용량 다이오우드를 병렬로 다수 개 사용하여야 한다.
또한 이와 같은 공진회로는 코일의 사용이 불가피하므로 모든 구성을 집적회로에 집적시키는 것이 불가능하고 따로 핀을 두어 코일을 외부에서 접속하는 불편함이 따르고 가변용량 다이오우드의 바이어스전압대 용량 특성이 상당히 제한된 바이어스전압 범위에서만 직선성이 유지되기 때문에 FM변조 특성이 나뻐지는 결점이 있게 된다.
제3도는 연산증폭기(7)를 사용한 가산회로로서 제1도의 저역필터회로(2)와 전압제어 발진회로(5) 사이에 접속하여 사용한다.
도면중 V2는 저역필터회로(2)의 출력전압이고, VM은 변조전압, V0는 이 가산회로의 출력전압이다. 이 가산회로의 출력전압(V0)에 의해 전압제어 발진회로(5)가 제어되고 FM변조를 하게 된다.
이와 같은 경우에는 일체의 집적회로화는 가능하지만 연산증폭기자체의 직류트리프트 및 잡음이 문제가 되고 또 연산증폭기의 응답속도가 문제가 되므로 높은 주파수에서 사용하는 데는 어려움이 따르게 된다.
따라서 본 고안의 목적은 저역필터회로와 전압제어 발진회로 사이에 가산회로를 사용하지 않는 위상 고정루우프 FM변조회로를 제공함에 있다.
본 고안의 또 다른 목적은 변조전류 또는 변조전압으로 바이어스전류를 조정함으로써 FM변조를 할 수있는 전압제어 발진회로를 제공함에 있다.
이하 본 고안을 첨부도면을 참조하여 상세히 설명한다.
제4도는 본 고안에 따른 위상 고정루우프 FM변조회로의 블럭도이다. 도면중 위상검파회로(1)와 저역여파회로(2) 및 N배분주회로(4)는 공지의 회로이며, 전압제어 발진회로(8)는 본 고안에 따라 변조신호로 바이어스전류를 변화시키게 함으로 FM변조신호를 출력하게 하는 회로이다.
본 고안에 따른 전압제어 발진회로(8)의 출력주파수가 입력 기준주파수 fREF의 N배로 채배되었을 때에는 궤환회로에 N배분주회로(4)를 사용하게 되며, 입력기준주파수 fREF와 같을시는 궤환회로에 N배분주회로(4)는 필요 없고, 본 고안에 따른 전압제어 발진회로(8)의 출력이 위상 검파회로(1)에 직접 궤환되게구성한다.
제5도는 본 고안에 따른 전압제어 발진회조(8)의 블럭도로서 바이어스 전류 조정회로(9), 정전류회로(10), 전압전류 변환회로(11) 및 발진회로(12)로 구성된다.
변조전류(IMOD)를 입력으로 하는 바이어스전류 조정회로(9)의 출력전류와 저역 필터회로(2)의 출력전압 VCTL을 입력으로 하여 이 전압을 전류로 변환하는 전압전류 변환회로(11)의 출력전류 및 저역필터회로(2)의 출력전압 VCTL과 변조잔류 IMOD이 영일 때에도 발진을 지속시킬 수 있는 일정 바이어스 전류를 출력하는 정전류회로(10)의 정전류의 합성전류에 의해 상기 발진회로(12)의 발진주파수(fOUT)를 조정하여 FM변조 신호를 출력하게 된다.
따라서 제5도에 따른 본 고안의 전압제어 발진회로(8)는 변조신호조 바이어스 전류(또는 전압)를 변경시킴으로서 발진주파수를 결정하는 FM변조를 할 수 있게 된다.
제6도는 본 고안에 따른 제5도의 전압제어 발진회로의 블럭도를 구체화 한 회로도의 일 실시예이다.
도면중 트랜지스터 Q8-Q10으로 구성된 회로가 제6도의 바이어스 전류 조정회로(9)이며, 저항 R6-R7과 다이오우드 D1, D2및 트랜지스터 Q7로 구성된 회로가 정전류회로(10)이며, 저항 R5및 트랜지스터 Q5, Q6으로 구성된 회로가 전압전류 변환회로(11) 저항 R1-R4와 트랜지스터 Q1-Q4및 캐패시터 C로 구성된 회로가 제6도의 발진회로(12)에 대응하는 에미터 결합 발진회로(13)이다.
VCC는 전원전압이고, VCTL은 저역 필터회로(2)의 출력전는이며, O1, O2는 출력단자이다.
제6도의 에미터 결합 발진회로(13)의 발진주파수를 fOUT, 트랜지스터 Q5및 Q6의 콜랙터 전류를 I라 하면 발진주파수 fOUT는 캐패시터 C의 용량에 반비례한다.
따라서가 되며, 트랜지스터 Q5및 Q6의 콜랙터전류 I를 변조 신호에 따라 변화시키면 FM변조를 시킬 수 있게 된다. 따라서 트랜지스터 Q7및 Q8의 콜랙터 전류를 각각 Ico, IM이라 하고, 트랜지스터 Q5와 Q6의 베이스 에미터간 전압을 VBE라 하면 상기 트랜지스터 Q5및 Q6의 콜랙터 전류I는 하기식(1)과 같이 된다.
여기서 정전류회로(10)의 출력전류인 트랜지스터 Q7의 콜랙터전류 ICO는 바이어스전류 조정회로(9)의 출력 전류인 트랜지스터 Q8의 콜랙터전류 IM과 저역 필터회로 (2)의 출력전압인 VCTL이 모두 영 일때에도 발진을 유지시키기 위한 바이어스 전류 또는 상기 베이스 에미터간전압 VBE의 온도 의존성을 상쇄시키기 위한 바이어스 전류임을 알 수 있다.
또한 바이어스 전류 조정회로(9)는 전류소오스 회로로서 트랜지스터 Q8-Q10의 전류 증폭도가 충분히 크면 변조 신호전류 IMOD와 상기 전류 IM과의 관계는 IMOD=IM이 된다.
따라서 변조 신호전류 IMOD에 따라 바이어스 전류 조정회로(7)의 출력전류 IM이 조정되고 식(1)에서 알 수 있는 바와 같이 에미터 결합 발진회로의 상기 전류 I가 변화됨으로서 발진주파수 fOUT가 변조되게 된다.
제6도의 에미터 결합 발진회로(13)는 공지의 에미터 결합 멀티바이브레이터이다.
트랜지스터 Q4가 ˝온˝되고 트런지스터 Q3가 ˝오프˝상태에 있을때 트랜지스터 Q4의 에미터 또는 콜랙터 전류는 2 I의 전류가 흐르게 되고 이 전류가 충분히 크게 되면 저항 R4의 전압 강하에 의해 트랜지스터 Q2가 ˝온˝ 상태가 되게 된다.
따라서 트랜지스터 Q3의 베이스 전압은 전원전압 Vcc에서 트랜지스터 Q2의 콜랙터 에미터간 전압을 뺀 값만큼 되며, 트랜지스터 Q4의 베이스 전압은 트랜지스터 Q3가 ˝오프˝ 상태이므로 Vcc의 전압이 걸리게 된다. 또한 캐패시터 C에는 전류 I가 흘러(트랜지스터 Q3가 ˝오프˝상태이므로)충전되게 된다.
따라서 이 충전 전압에 의해 트랜지스터 Q3의 에미터 전압은 점을 더 강하되고 상기 트랜지스터 Q3의 베이스 전압에 의해 결국 트랜지스터 Q3가 ˝온˝되며, 한편 트랜지스터 Q4의 에미터 전압은 점점 더 높아져 결국 트랜지스터 Q4는 ˝오프˝가 된다.
이와 같은 작동의 반복으로 출력단자 O1또는 O2에는 발진 주파수가 상기 전류 I에 따라 변화하게된다.
한된 바이어스 조정회로(9)의 변조신호 전류 IMOD대신에 변조전압에 의해 변조할 경우에는 전압 전류변환회로를 사용하여 변조전압을 변조전류로 변환하여 사용할 수도 있으며, 간단히 저항을 직렬 연결하여 점선으로 도시한 바와 같이 변조전압 VMOD를 인가하여 사용할 수도 있다.
또한 정전류회로(10)의 출력전류 Ico또는 바이어스 조정회로(9)의 출력전류 IM의 일부를 온 오프로 스위칭할 경우 디지탈 변조도 가능하게 된다.
따라서 상술한 바와 같이 본 고안을 종래의 위상 고정루우프 FM변조회로와 같이 가산기를 사용하지않고 직접 전압제어 발진회로의 바이어스 전압을 조정함으로써 FM변조를 시킬 수 있으므로 집적회로화함에 있어 외부에 코일 또는 기타의 부품을 접속하여 사용함이 없이 전회로를 집적화 할 수 있으며, FM변조의 직선성이 양호한 효과를 갖게 된다.

Claims (1)

  1. 위상 검파기 (1)와 저역 여파기(2)와 전압제어 발진회로(3) 및 궤환 루우프로 구성된 위상 고정루우프를 사용한 주파수 변조회로에 있어서, 전압제어 발진회로가 가산기 (5)의 사용 없이 일정의 발진 주파수를 결정해 주는 정전류회로(10)와 변조 신호를 입력하여 바이어스 전류를 변화시키는 바이어스 조정회로(9)와 상기 정전류회로 (10)와 바이어스 조정회로(9)의 병렬 접속에 의한 각각의 출력전류와 상기 저역 여파기 (2)의 출력전압(VCTL)을 입력하여 변조 바이어스 전류(I)를 출력하는 전압 전류 변환회로(1)와 상기변조 바이어스 전류에 의해 주파수 변조 출력을 발생하는 발진회로 (12)로 구성된 것을 특징으로 하는 바이어스 전류에 의한 위상 고정 루우프 주파수 변조회로.
KR2019850009083U 1985-07-19 1985-07-19 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 KR880000364Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850009083U KR880000364Y1 (ko) 1985-07-19 1985-07-19 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850009083U KR880000364Y1 (ko) 1985-07-19 1985-07-19 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로

Publications (2)

Publication Number Publication Date
KR870003035U KR870003035U (ko) 1987-03-19
KR880000364Y1 true KR880000364Y1 (ko) 1988-03-10

Family

ID=19243967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850009083U KR880000364Y1 (ko) 1985-07-19 1985-07-19 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로

Country Status (1)

Country Link
KR (1) KR880000364Y1 (ko)

Also Published As

Publication number Publication date
KR870003035U (ko) 1987-03-19

Similar Documents

Publication Publication Date Title
JPS6228086Y2 (ko)
US6943637B2 (en) Voltage controlled oscillator circuit for a low power electronic device
US4581593A (en) Variable frequency oscillating circuit
US4492934A (en) Voltage controlled oscillator with linear characteristic
KR0146287B1 (ko) 단안정 멀티 바이브레이터
US4525686A (en) Phase-locked loop circuit with variable bandwidth filter
US5034706A (en) Voltage-controlled variable oscillator, in particular for phase-lock loops
KR880000364Y1 (ko) 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로
JPH09148882A (ja) π/2移相器
US5731745A (en) High frequency oscillator circuits operable as frequency modulators and demodulators
US4881042A (en) Automatically tunable phase locked loop FM detection system
US5406631A (en) Stereo signal demodulator circuit and stereo signal demodulator using the same
US5627498A (en) Multiple frequency oscillator
GB2263207A (en) Voltage controlled oscillator using negative - resistive feedback
US4346351A (en) High frequency voltage-controlled oscillator
JPH0469442B2 (ko)
US20010028695A1 (en) Phase capacitor, and phase locked loop circuit having the same as well as method of phase comparison
JP2002016442A (ja) Fm信号発振回路及び変調レベル補正方法
US4517533A (en) Integrated crystal VCO
JPS5938761Y2 (ja) Pll回路のロ−パスフィルタ
SU944068A1 (ru) Генератор,управл емый напр жением
KR960008284B1 (ko) 발진회로
JP2002084135A (ja) 電圧制御型発振器
KR940011376B1 (ko) Vtr의 캐리어 주파수 자동 조정 회로
KR0183809B1 (ko) 병렬 커런트 싱크 구조의 전압제어 발진기를 이용한 에프.엠 검파회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000224

Year of fee payment: 13

EXPY Expiration of term