JP3299367B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JP3299367B2 JP3299367B2 JP33836993A JP33836993A JP3299367B2 JP 3299367 B2 JP3299367 B2 JP 3299367B2 JP 33836993 A JP33836993 A JP 33836993A JP 33836993 A JP33836993 A JP 33836993A JP 3299367 B2 JP3299367 B2 JP 3299367B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- current
- voltage
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、正確なパルス幅のパル
ス信号を発生するパルス発生回路に関する。
ス信号を発生するパルス発生回路に関する。
【０００２】
【従来の技術】従来より、ＩＣ等の半導体集積回路が広
く利用されており、この回路では各種のパルス発生回路
が利用されている。例えば、ビデオやテレビの信号処理
回路においては、入力されてくる水平同期信号、垂直同
期信号に応じて、半導体集積回路の内部で各種パルス信
号を発生している。
く利用されており、この回路では各種のパルス発生回路
が利用されている。例えば、ビデオやテレビの信号処理
回路においては、入力されてくる水平同期信号、垂直同
期信号に応じて、半導体集積回路の内部で各種パルス信
号を発生している。
【０００３】図３には、従来のパルス発生回路の一例が
示されており、ＩＣの外部に、一端がアースに接続され
た基準抵抗ＲT が設けられている。そして、この基準抵
抗ＲT に、ＲT 端子を介しＩＣ内部のダイオード接続さ
れたＰＮＰトランジスタＱ1のコレクタが接続され、こ
のトランジスタＱ1 のエミッタが抵抗Ｒ1 を介し、電源
に接続されている。一方、このトランジスタＱ2 のベー
スには、エミッタが抵抗Ｒ2 を介し電源に接続されたＰ
ＮＰトランジスタＱ2 のベースが接続されている。この
ため、トランジスタＱ1 とＱ2 はカレントミラーを構成
している。
示されており、ＩＣの外部に、一端がアースに接続され
た基準抵抗ＲT が設けられている。そして、この基準抵
抗ＲT に、ＲT 端子を介しＩＣ内部のダイオード接続さ
れたＰＮＰトランジスタＱ1のコレクタが接続され、こ
のトランジスタＱ1 のエミッタが抵抗Ｒ1 を介し、電源
に接続されている。一方、このトランジスタＱ2 のベー
スには、エミッタが抵抗Ｒ2 を介し電源に接続されたＰ
ＮＰトランジスタＱ2 のベースが接続されている。この
ため、トランジスタＱ1 とＱ2 はカレントミラーを構成
している。
【０００４】そして、トランジスタＱ2 のコレクタに
は、他端がアースに接続されたＩＣ内部のコンデンサＣ
T （容量値をＣT とする）が接続されている。そして、
トランジスタＱ2 のコレクタとコンデンサＣT の接続点
がモノステーブルマルチバイブレータ（以下、モノマル
チという）１に接続されている。
は、他端がアースに接続されたＩＣ内部のコンデンサＣ
T （容量値をＣT とする）が接続されている。そして、
トランジスタＱ2 のコレクタとコンデンサＣT の接続点
がモノステーブルマルチバイブレータ（以下、モノマル
チという）１に接続されている。
【０００５】また、このモノマルチ１には、外部のトリ
ガ信号がＩＮ端子を介し供給されており、トリガ信号の
立上がりでコンデンサＣT への充電を開始し、この電圧
が所定のしきい値電圧ＶTHに至った時に、コンデンサＣ
T への充電を停止する。そして、この充電期間にＨとな
る信号を出力する。
ガ信号がＩＮ端子を介し供給されており、トリガ信号の
立上がりでコンデンサＣT への充電を開始し、この電圧
が所定のしきい値電圧ＶTHに至った時に、コンデンサＣ
T への充電を停止する。そして、この充電期間にＨとな
る信号を出力する。
【０００６】ここで、モノマルチ１の出力であるパルス
の幅Ｔは、コンデンサＣT への充電電流をＩとした場合
に、 Ｔ＝ＶTH・ＣT ／Ｉ である。
の幅Ｔは、コンデンサＣT への充電電流をＩとした場合
に、 Ｔ＝ＶTH・ＣT ／Ｉ である。
【０００７】そこで、基準抵抗ＲT を固定抵抗とすれ
ば、電流Ｉは一定となるため、この基準抵抗ＲT の大き
さを設定することで、所望のパルス幅の信号をモノマル
チ１の出力に得ることができる。
ば、電流Ｉは一定となるため、この基準抵抗ＲT の大き
さを設定することで、所望のパルス幅の信号をモノマル
チ１の出力に得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
図３の回路において、コンデンサＣT はＩＣ内部の素子
である。そこで、その容量値は、製造工程における不均
一さに基づいて、数％程度ばらつくことが避けられな
い。したがって、パルス幅Ｔもばらつくことになり、ト
リガに対し、正確なパルス幅を得られないという問題点
があった。また、コンデンサＣT の容量値とコンデンサ
ＣＴへの充電電流Ｉは、温度によって変化するので、パ
ルス幅が温度によって変化してしまうという問題点もあ
った。そこで、上記回路は、正確なパルス幅が必要な場
合に利用できなかった。
図３の回路において、コンデンサＣT はＩＣ内部の素子
である。そこで、その容量値は、製造工程における不均
一さに基づいて、数％程度ばらつくことが避けられな
い。したがって、パルス幅Ｔもばらつくことになり、ト
リガに対し、正確なパルス幅を得られないという問題点
があった。また、コンデンサＣT の容量値とコンデンサ
ＣＴへの充電電流Ｉは、温度によって変化するので、パ
ルス幅が温度によって変化してしまうという問題点もあ
った。そこで、上記回路は、正確なパルス幅が必要な場
合に利用できなかった。
【０００９】本発明は、上記問題点を解決することを課
題としてなされたものであり、半導体集積回路における
コンデンサの容量値がばらついたり、周囲温度が変化し
ても、パルス幅を一定にできるパルス発生回路を提供す
ることを目的とする。
題としてなされたものであり、半導体集積回路における
コンデンサの容量値がばらついたり、周囲温度が変化し
ても、パルス幅を一定にできるパルス発生回路を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明は、半導体集積回
路を利用したパルス発生回路であって、入力信号にフェ
ーズロックするフェーズロックループ回路を構成する電
圧制御発振器と、この電圧制御発振器に設けられ、誤差
電圧に応じて定電流の大きさが変化する定電流を発生す
る定電流回路と、この定電流回路の定電流によって充電
される第１のコンデンサを有し、この第１のコンデンサ
の充電電圧に応じた三角波を生成するタイミング回路
と、このタイミング回路の定電流を取り出すカレントミ
ラー回路と、このカレントミラー回路により、取り出さ
れた定電流によって充電される第２のコンデンサと、こ
の第２のコンデンサの充電電圧に応じたパルス幅のパル
ス信号を発生するパルス発生回路と、を有し、上記第１
および第２のコンデンサを半導体集積回路内の近傍に形
成したことを特徴とする。
路を利用したパルス発生回路であって、入力信号にフェ
ーズロックするフェーズロックループ回路を構成する電
圧制御発振器と、この電圧制御発振器に設けられ、誤差
電圧に応じて定電流の大きさが変化する定電流を発生す
る定電流回路と、この定電流回路の定電流によって充電
される第１のコンデンサを有し、この第１のコンデンサ
の充電電圧に応じた三角波を生成するタイミング回路
と、このタイミング回路の定電流を取り出すカレントミ
ラー回路と、このカレントミラー回路により、取り出さ
れた定電流によって充電される第２のコンデンサと、こ
の第２のコンデンサの充電電圧に応じたパルス幅のパル
ス信号を発生するパルス発生回路と、を有し、上記第１
および第２のコンデンサを半導体集積回路内の近傍に形
成したことを特徴とする。
【００１１】
【作用】ＰＬＬ回路の電圧制御発振器は、入力信号と同
一の周波数で発振する。タイミング回路は、この周波数
の三角波を生成するものであり、第１のコンデンサの端
子電圧の変化の勾配は、第１のコンデンサの容量値のば
らつきが定電流回路の電流値で補償されて常に一定にな
る。そして、第２のコンデンサは、半導体集積回路上の
第１のコンデンサの近傍に設けられている。このため、
第１のコンデンサと第２のコンデンサは、その容量値に
同一のばらつきを持っている。そこで、この第２のコン
デンサの端子電圧の変化の勾配も一定のものになる。従
って、この第２のコンデンサの端子電圧の変化を利用し
て所定幅のパルス信号を得ることができる。また、周囲
温度の変化に応じてコンデンサの容量値の変化に対して
も同様に補償がなされ、パルス幅の変化を抑制すること
ができる。
一の周波数で発振する。タイミング回路は、この周波数
の三角波を生成するものであり、第１のコンデンサの端
子電圧の変化の勾配は、第１のコンデンサの容量値のば
らつきが定電流回路の電流値で補償されて常に一定にな
る。そして、第２のコンデンサは、半導体集積回路上の
第１のコンデンサの近傍に設けられている。このため、
第１のコンデンサと第２のコンデンサは、その容量値に
同一のばらつきを持っている。そこで、この第２のコン
デンサの端子電圧の変化の勾配も一定のものになる。従
って、この第２のコンデンサの端子電圧の変化を利用し
て所定幅のパルス信号を得ることができる。また、周囲
温度の変化に応じてコンデンサの容量値の変化に対して
も同様に補償がなされ、パルス幅の変化を抑制すること
ができる。
【００１２】
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図１は、実施例の構成を示す図である。
この例では、トリガ信号としてテレビジョン信号の水平
垂直同期信号（複合同期信号）が使用されており、これ
がＩＣの入力端子８に入力されている。そして、このト
リガ信号に同期した信号を形成するために、フェーズロ
ックループが、設けられている。すなわち、入力端子８
には、位相比較器１０が接続されており、この比較結果
の信号は、ローパスフィルタ１２に入力され、ここで積
分された信号が電圧制御発振器（ＶＣＯ）１４に入力さ
れている。そして、このＶＣＯ１４の出力がトリガ信号
に同期した信号として出力されると共に、位相比較器１
０にフィードバックされている。このため、位相比較器
１０は入力されてくるトリガ信号とＶＣＯ１４から供給
される信号の位相を比較し、その差についての信号をロ
ーパスフィルタ１２を介し、ＶＣＯ１４に入力する。Ｖ
ＣＯ１４は入力されてくる位相差に応じた電圧により発
振を制御するため、このＶＣＯ１４の出力信号の位相
が、入力トリガ信号にロックすることになる。
いて説明する。図１は、実施例の構成を示す図である。
この例では、トリガ信号としてテレビジョン信号の水平
垂直同期信号（複合同期信号）が使用されており、これ
がＩＣの入力端子８に入力されている。そして、このト
リガ信号に同期した信号を形成するために、フェーズロ
ックループが、設けられている。すなわち、入力端子８
には、位相比較器１０が接続されており、この比較結果
の信号は、ローパスフィルタ１２に入力され、ここで積
分された信号が電圧制御発振器（ＶＣＯ）１４に入力さ
れている。そして、このＶＣＯ１４の出力がトリガ信号
に同期した信号として出力されると共に、位相比較器１
０にフィードバックされている。このため、位相比較器
１０は入力されてくるトリガ信号とＶＣＯ１４から供給
される信号の位相を比較し、その差についての信号をロ
ーパスフィルタ１２を介し、ＶＣＯ１４に入力する。Ｖ
ＣＯ１４は入力されてくる位相差に応じた電圧により発
振を制御するため、このＶＣＯ１４の出力信号の位相
が、入力トリガ信号にロックすることになる。
【００１３】ここで、ローパスフィルタ１２は、ＩＣの
外部に設けられ、位相比較器１０からの出力が接続され
ている端子１６をアースに接続する直列接続されたコン
デンサ１２ａおより抵抗１２ｂと、これらに並列接続さ
れたコンデンサ１２ｃからなっており、位相比較器１０
からの信号に対し所定の積分処理を行う。
外部に設けられ、位相比較器１０からの出力が接続され
ている端子１６をアースに接続する直列接続されたコン
デンサ１２ａおより抵抗１２ｂと、これらに並列接続さ
れたコンデンサ１２ｃからなっており、位相比較器１０
からの信号に対し所定の積分処理を行う。
【００１４】また、このローパスフィルタ１２の出力
は、外部の抵抗１８を介し、ＶＣＯ１４への入力ライン
が接続されている端子２０に接続されている。一方、こ
の端子２０には、ここをアースに接続する外部のタイミ
ング設定用抵抗２２（抵抗値Ｒ）が接続されている。こ
のタイミング設定用抵抗２２は、ＶＣＯ１４におけるタ
イミング回路の定電流値を決定するためものであり、こ
の定電流が、抵抗１８を介し、位相比較器１０から供給
される誤差電圧によって影響され、位相比較器１０に供
給される２つの信号の位相差が解消される。
は、外部の抵抗１８を介し、ＶＣＯ１４への入力ライン
が接続されている端子２０に接続されている。一方、こ
の端子２０には、ここをアースに接続する外部のタイミ
ング設定用抵抗２２（抵抗値Ｒ）が接続されている。こ
のタイミング設定用抵抗２２は、ＶＣＯ１４におけるタ
イミング回路の定電流値を決定するためものであり、こ
の定電流が、抵抗１８を介し、位相比較器１０から供給
される誤差電圧によって影響され、位相比較器１０に供
給される２つの信号の位相差が解消される。
【００１５】また、このタイミング設定回路は、タイミ
ング設定用抵抗２２へ流れる電流に応じた電流が流れる
ダイオード接続されたＰＮＰトランジスタ２４と、この
トランジスタ２４にベースが接続され、カレントミラー
を構成するＰＮＰトランジスタ２６と、このトランジス
タ２６のコレクタをアースに接続するコンデンサ２８か
らなっている。そして、ＶＣＯ１４はトランジスタ２６
に流れる電流量によって、コンデンサ２８を充電し、こ
こに三角波を形成する。
ング設定用抵抗２２へ流れる電流に応じた電流が流れる
ダイオード接続されたＰＮＰトランジスタ２４と、この
トランジスタ２４にベースが接続され、カレントミラー
を構成するＰＮＰトランジスタ２６と、このトランジス
タ２６のコレクタをアースに接続するコンデンサ２８か
らなっている。そして、ＶＣＯ１４はトランジスタ２６
に流れる電流量によって、コンデンサ２８を充電し、こ
こに三角波を形成する。
【００１６】ここで、この三角形の形成は電流Ｉ1 でコ
ンデンサ２８を充電し、規定の高電圧に達したら電流Ｉ
1 でコンデンサ２８から放電し、規定の低電圧まで達し
たら、充電に切り換えることを繰り返すことにより行
う。そして、充放電の電流値が同じなので、コンデンサ
２８の端子電圧は三角波となる。
ンデンサ２８を充電し、規定の高電圧に達したら電流Ｉ
1 でコンデンサ２８から放電し、規定の低電圧まで達し
たら、充電に切り換えることを繰り返すことにより行
う。そして、充放電の電流値が同じなので、コンデンサ
２８の端子電圧は三角波となる。
【００１７】この三角波は、ＶＣＯ１４の出力の周波数
を決定するものであり、この周波数はトリガ信号の周波
数に一致している。すなわち、ＶＣＯ１４は、フェーズ
ロックループを構成しており、ロック状態では、発振周
波数が、入力信号であるトリガ信号に一致する。
を決定するものであり、この周波数はトリガ信号の周波
数に一致している。すなわち、ＶＣＯ１４は、フェーズ
ロックループを構成しており、ロック状態では、発振周
波数が、入力信号であるトリガ信号に一致する。
【００１８】従って、コンデンサ２８の値がばらついて
も、ここに流れる電流Ｉ1 が自動的に調整されて、三角
波の勾配は常に一定のものになる。
も、ここに流れる電流Ｉ1 が自動的に調整されて、三角
波の勾配は常に一定のものになる。
【００１９】そして、本実施例においては、トランジス
タ２４のベースには、ＰＮＰトランジスタ３０のベース
も接続されている。従って、このトランジスタ３０もト
ランジスタ２４、２６と同一の電流Ｉ2 を流す。また、
このトランジスタ３０のコレクタには、アースに接続さ
れたコンデンサ３２が接続されており、このトランジス
タ３０とコンデンサ３２の接続点がモノマルチ１に入力
されている。さらに、このモノマルチ１には、入力端子
８が接続されており、トリガ信号が入力されている。そ
こで、このモノマルチ１は、コンデンサ３２の充電状態
に応じたパルス幅のパルス信号を出力する。すなわち、
このモノマルチ１のしきい値電圧をＶTコンデンサ３２
の容量値をＣ2 とすれば、出力のパルス幅Ｔは、Ｔ＝Ｖ
TH・Ｃ2 ／Ｉ2となる。
タ２４のベースには、ＰＮＰトランジスタ３０のベース
も接続されている。従って、このトランジスタ３０もト
ランジスタ２４、２６と同一の電流Ｉ2 を流す。また、
このトランジスタ３０のコレクタには、アースに接続さ
れたコンデンサ３２が接続されており、このトランジス
タ３０とコンデンサ３２の接続点がモノマルチ１に入力
されている。さらに、このモノマルチ１には、入力端子
８が接続されており、トリガ信号が入力されている。そ
こで、このモノマルチ１は、コンデンサ３２の充電状態
に応じたパルス幅のパルス信号を出力する。すなわち、
このモノマルチ１のしきい値電圧をＶTコンデンサ３２
の容量値をＣ2 とすれば、出力のパルス幅Ｔは、Ｔ＝Ｖ
TH・Ｃ2 ／Ｉ2となる。
【００２０】そして、コンデンサ２８、３２をＩＣ上の
近傍に形成すれば、この特性はほぼ同一になる。すなわ
ち、これらコンデンサ２８、３２の値は同じようにばら
つく。そして、電流Ｉ2 は電流Ｉ1 と同一であり、コン
デンサ３２の上側の電位の勾配をコンデンサ３２の容量
値のばらつきによらず一定にできる。そこで、モノマル
チ１において出力のパルス幅Ｔを常に一定にすることが
できる。
近傍に形成すれば、この特性はほぼ同一になる。すなわ
ち、これらコンデンサ２８、３２の値は同じようにばら
つく。そして、電流Ｉ2 は電流Ｉ1 と同一であり、コン
デンサ３２の上側の電位の勾配をコンデンサ３２の容量
値のばらつきによらず一定にできる。そこで、モノマル
チ１において出力のパルス幅Ｔを常に一定にすることが
できる。
【００２１】また、トランジスタ３２のエミッタ面積を
トランジスタ２６と異なるもの（通常整数倍）とした
り、コンデンサ３２の容量値をコンデンサ２８の容量値
と異なるもの（通常整数倍）にすれば、モノマルチ１の
出力のパルス幅Ｔを任意のものに設定することができ
る。
トランジスタ２６と異なるもの（通常整数倍）とした
り、コンデンサ３２の容量値をコンデンサ２８の容量値
と異なるもの（通常整数倍）にすれば、モノマルチ１の
出力のパルス幅Ｔを任意のものに設定することができ
る。
【００２２】なお、トランジスタ２４、２６、３０のエ
ミッタはそれぞれ調整用の抵抗を介し電源に接続されて
いる。また、これらトランジスタ２４、２６、３０もＩ
Ｃ上の近傍に形成される。
ミッタはそれぞれ調整用の抵抗を介し電源に接続されて
いる。また、これらトランジスタ２４、２６、３０もＩ
Ｃ上の近傍に形成される。
【００２３】次に、図２に、ＶＣＯ１４のタイミング調
整回路の構成例を示す。このように、基準電圧ＶREF が
非反転入力端子に入力されるオペアンプ４０が設けられ
ると共に、トランジスタ２４のコレクタと端子２０と間
にＮＰＮトランジスタ４２および抵抗４４が挿入配置さ
れている。そして、トランジスタ４２のベースにオペア
ンプ４０の出力が接続され、抵抗４４および端子２０が
オペアンプ４０の反転入力端子に接続されている。そし
て、端子２０は、抵抗値Ｒのタイミング設定用抵抗２２
を介しアースに接続されている。
整回路の構成例を示す。このように、基準電圧ＶREF が
非反転入力端子に入力されるオペアンプ４０が設けられ
ると共に、トランジスタ２４のコレクタと端子２０と間
にＮＰＮトランジスタ４２および抵抗４４が挿入配置さ
れている。そして、トランジスタ４２のベースにオペア
ンプ４０の出力が接続され、抵抗４４および端子２０が
オペアンプ４０の反転入力端子に接続されている。そし
て、端子２０は、抵抗値Ｒのタイミング設定用抵抗２２
を介しアースに接続されている。
【００２４】このような構成において、オペアンプ４０
の反転入力端子はイマジナリーショートによりＶREF に
なるため、誤差電圧が０の場合には、トランジスタ２４
に流れる電流Ｉ0 は、 Ｉ0 ＝ＶREF ／Ｒ となる。そして、タイミング設定用抵抗２２の上端に印
加される誤差電圧によって、ここの電位がＶREF になる
ように、電流Ｉ0 が変化する。そこで、電流Ｉ0、Ｉ1
、Ｉ2 がトリガ信号の周波数に応じて自動調整され、
コンデンサ２８、３２のばらつきが電流Ｉ0 、Ｉ1 、Ｉ
2 の大きさによって補償され、コンデンサ２８、３２の
端子電圧の変化の勾配は、常に一定になる。従って、Ｉ
Ｃ内のコンデンサの容量が製造工程の都合上ばらついて
も、一定のパルス幅の信号を得ることができる。また、
外部のタイミング設定用抵抗２２などは、固定でばらつ
きの少ないものを利用できるため、温度によって抵抗値
が変わることがなく、内部のコンデンサ２８、３２の容
量値の変化は、上述の場合と同様に電流量によって補償
される。このため、周囲温度が変化してもパルス幅を一
定に維持することができる。
の反転入力端子はイマジナリーショートによりＶREF に
なるため、誤差電圧が０の場合には、トランジスタ２４
に流れる電流Ｉ0 は、 Ｉ0 ＝ＶREF ／Ｒ となる。そして、タイミング設定用抵抗２２の上端に印
加される誤差電圧によって、ここの電位がＶREF になる
ように、電流Ｉ0 が変化する。そこで、電流Ｉ0、Ｉ1
、Ｉ2 がトリガ信号の周波数に応じて自動調整され、
コンデンサ２８、３２のばらつきが電流Ｉ0 、Ｉ1 、Ｉ
2 の大きさによって補償され、コンデンサ２８、３２の
端子電圧の変化の勾配は、常に一定になる。従って、Ｉ
Ｃ内のコンデンサの容量が製造工程の都合上ばらついて
も、一定のパルス幅の信号を得ることができる。また、
外部のタイミング設定用抵抗２２などは、固定でばらつ
きの少ないものを利用できるため、温度によって抵抗値
が変わることがなく、内部のコンデンサ２８、３２の容
量値の変化は、上述の場合と同様に電流量によって補償
される。このため、周囲温度が変化してもパルス幅を一
定に維持することができる。
【００２５】
【発明の効果】以上説明したように、ＰＬＬ回路におけ
る電圧制御発振器のタイミング回路は、この周波数の三
角波を生成するものであり、第１のコンデンサの端子電
圧の変化の勾配は、第１のコンデンサの容量値のばらつ
きが定電流回路の電流値で補償されて常に一定になる。
そして、第１および第２のコンデンサは半導体集積回路
上の近傍に設けられているため、両方コンデンサの容量
値のばらつきは同様である。そこで、この第２のコンデ
ンサの端子電圧の変化の勾配を一定のものにでき、この
第２のコンデンサの端子電圧の変化を利用して所定幅の
パルス信号を得ることができる。また、周囲温度の変化
に応じてコンデンサの容量値の変化に対しても同様に補
償がなされ、パルス幅の変化を抑制することができる。
る電圧制御発振器のタイミング回路は、この周波数の三
角波を生成するものであり、第１のコンデンサの端子電
圧の変化の勾配は、第１のコンデンサの容量値のばらつ
きが定電流回路の電流値で補償されて常に一定になる。
そして、第１および第２のコンデンサは半導体集積回路
上の近傍に設けられているため、両方コンデンサの容量
値のばらつきは同様である。そこで、この第２のコンデ
ンサの端子電圧の変化の勾配を一定のものにでき、この
第２のコンデンサの端子電圧の変化を利用して所定幅の
パルス信号を得ることができる。また、周囲温度の変化
に応じてコンデンサの容量値の変化に対しても同様に補
償がなされ、パルス幅の変化を抑制することができる。
【図１】実施例の構成を示す図である。
【図２】電圧制御発振器のタイミング回路の構成を示す
図である。
図である。
【図３】従来例の構成を示す図である。
１ モノステーブルマルチバイブレータ（モノマルチ） １０ 位相比較器 １２ ローパスフィルタ １４ 電圧制御発振器（ＶＣＯ） ２２ タイミング設定用抵抗 ２４、２６、３０ トランジスタ ２８、３２ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−87416（ＪＰ，Ａ) 特開 平２−10041（ＪＰ，Ａ) 特開 平５−327428（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 半導体集積回路を利用したパルス発生回
路であって、 入力信号にフェーズロックするフェーズロックループ回
路を構成する電圧制御発振器と、 この電圧制御発振器に設けられ、誤差電圧に応じて定電
流の大きさが変化する定電流を発生する定電流回路と、
この定電流回路の定電流によって充電される第１のコン
デンサを有し、この第１のコンデンサの充電電圧に応じ
た三角波を生成するタイミング回路と、 このタイミング回路の定電流を取り出すカレントミラー
回路と、 このカレントミラー回路により、取り出された定電流に
よって充電される第２のコンデンサと、 この第２のコンデンサの充電電圧に応じたパルス幅のパ
ルス信号を発生するパルス発生回路と、 を有し、 上記第１および第２のコンデンサを半導体集積回路内の
近傍に形成したことを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33836993A JP3299367B2 (ja) | 1993-12-28 | 1993-12-28 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33836993A JP3299367B2 (ja) | 1993-12-28 | 1993-12-28 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202648A JPH07202648A (ja) | 1995-08-04 |
| JP3299367B2 true JP3299367B2 (ja) | 2002-07-08 |
Family
ID=18317509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33836993A Expired - Fee Related JP3299367B2 (ja) | 1993-12-28 | 1993-12-28 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3299367B2 (ja) |
-
1993
- 1993-12-28 JP JP33836993A patent/JP3299367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07202648A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61214615A (ja) | 集積回路 | |
| US5410191A (en) | Monostable multivibrator | |
| US5459755A (en) | PLL circuit | |
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JP3276749B2 (ja) | 周波数変調装置 | |
| US4336508A (en) | Voltage controlled integrated circuit astable multivibrator | |
| US7750741B2 (en) | PLL circuit and semiconductor device | |
| JP3299367B2 (ja) | パルス発生回路 | |
| US6377091B1 (en) | Mechanism for maintaining relatively constant gain in a multi-component apparatus | |
| McLaren et al. | Generation of accurate on-chip time constants and stable transconductances | |
| JP2743133B2 (ja) | 位相検出器 | |
| JP3177025B2 (ja) | Ｐｌｌ回路 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JP3534379B2 (ja) | 振幅制御発振器 | |
| JP3276718B2 (ja) | マイクロコンピュータ | |
| JPH06101677B2 (ja) | タイマ−回路 | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| WO2023247081A1 (en) | Phase-locked loop | |
| JPH09130239A (ja) | フェーズロックドループ回路装置 | |
| US5021752A (en) | Voltage controlled oscillator (VCO) | |
| JP2860177B2 (ja) | 位相同期回路 | |
| JP3560696B2 (ja) | Ｐｌｌ回路 | |
| JPS5951788B2 (ja) | 位相比較装置 | |
| JP2000004155A (ja) | Ｐｌｌ装置 | |
| JPH1188160A (ja) | チャージポンプ回路およびｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |