JPH1188160A

JPH1188160A - チャージポンプ回路およびｐｌｌ回路

Info

Publication number: JPH1188160A
Application number: JP9243961A
Authority: JP
Inventors: Seiichi Nishiyama; 清一西山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-09-09
Filing date: 1997-09-09
Publication date: 1999-03-30

Abstract

(57)【要約】【課題】チャージ動作の切り換えを高速に行うことが
できるチャージポンプ回路を提供する。【解決手段】トランジスタＱ₁₁がオン状態になるとキ
ャパシタに電荷がチャージされる。トランジスタＱ₁₁と
Ｑ₁₁’とはＥＣＬ回路４３を構成し、トランジスタＱ₁₂
とＱ₁₂’とはＥＣＬ回路４６を構成する。電源５２から
ハイレベルの電位がトランジスタＱ₁₅に供給されると、
トランジスタＱ₁₂，Ｑ₁₃がオンになり、トランジスタＱ
₁₁もオンになる。ここで、トランジスタＱ₁₁のベース
は、トランジスタＱ₁₄，抵抗Ｒ₁，Ｒ₂によって低イン
ピーダンスに保たれている。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、チャージポンプ回
路およびＰＬＬ回路に関する。

【０００２】

【従来の技術】図５は、従来のチャージポンプ回路１の
回路図である。図５に示すように、チャージポンプ回路
１は、差動増幅回路２、カレントミラー回路３、ｎｐｎ
型のトランジスタＱ₅およびキャパシタＣを有する。こ
こで、差動増幅回路２は、ｎｐｎ型のトランジスタ
Ｑ₁，Ｑ₂および定電流源Ｉ₀を備えている。また、カ
レントミラー回路３は、ｐｎｐ型のトランジスタＱ₃，
Ｑ₄を備えている。

【０００３】チャージポンプ回路１では、キャパシタＣ
に電荷をチャージするときに、例えば、信号Ｓ０がハイ
レベルになり、それによって、トランジスタＱ₄がオン
状態になる。そして、定電流源Ｉ₀からの定電流ｉ₀が
トランジスタＱ₃，Ｑ₄のエミッタ・コレクタ間を流
れ、この定電流ｉ₀によってキャパシタＣに電荷がチャ
ージされる。一方、チャージポンプ回路１では、キャパ
シタＣから電荷をポンプ（ディスチャージ）するとき
に、信号Ｓ１がハイレベルになり、トランジスタＱ₅が
オン状態になる。そして、キャパシタＣに蓄積されてい
る電荷が、トランジスタＱ₅のコレクタ・エミッタ間を
介して、グランド（ＧＮＤ）に流出される。

【０００４】ところで、一般的に、トランジション周波
数ｆ_Tは、ｐｎｐ型のトランジスタの方がｎｐｎ型のト
ランジスタに比べて１桁程度も低い。また、ベース・エ
ミッタ間に生じるベース蓄積容量Ｃｂは、ｐｎｐ型のト
ランジスタの方がｎｐｎ型のトランジスタに比べて１桁
程度も大きい。そのため、ｐｎｐ型のトランジスタは、
オフ状態からオン状態に切り換わるタイミングは高速で
あるが、ベース蓄積容量Ｃｂが大きいため、オン状態か
らオフ状態に切り換わるときに、コレクタ・エミッタ間
を流れる電流の波形は鈍ったものになってしまう。

【０００５】以下、ｐｎｐ型のトランジスタが、ｎｐｎ
型のトランジスタに比べてトランジション周波数ｆ_Tが
１桁程度も低い理由を述べる。トランジスタは、ベース
・エミッタ間の電圧の変化ｖｉに応じて、ベースに電荷
が蓄積される。ここで、ベースに生じる見かけ上の容量
をベース蓄積容量Ｃｂとすると、下記式（１）が成り立
つ。なお、式（１）において、「τ_F」は順方向のベー
ス走行時間を示し、「ｇ_m」は相互コンダクタンスを示
し、「ｑ」は電荷を示し、Ｉ_Cはコレクタ電流を示し、
「ｋ」はボルツマン定数を示し、Ｔは温度を示してい
る。

【０００６】

【数１】Ｃｂ＝τ_F・ｇ_m＝τ_F・ｑ・Ｉ_C／（ｋＴ） …（１）

【０００７】ところで、τ_Fはｆ_Tに反比例する。すな
わち、ｆ_Tが低いほど、また、トランジスタに流れる電
流が大きいほど、ベース蓄積容量Ｃｂは大きい。チャー
ジポンプ回路１は、約１００μＡの大電流にて、外付け
のキャパシタＣを駆動する。ここで、ｐｎｐ型のトラン
ジスタの単体電流密度がｎｐｎ型に比べてて低いので、
ｐｎｐ型のトランジスタのサイズを大きくする必要があ
り、その分だけ寄生容量が増大する。このような理由か
ら、図５に示すｐｎｐ型のトランジスタＱ₄は、ｎｐｎ
型のトランジスタＱ₅に比べてベース蓄積容量Ｃｂが１
桁以上大きい。従って、トランジスタＱ₃，Ｑ₄のオン
／オフ状態切り換えを高速に行うためには、トランジス
タＱ₃，Ｑ₄のベースに蓄積した電荷を高速に放電する
必要があり、トランジスタＱ₄のベースを低インピーダ
ンスで駆動しなければならない。

【０００８】上述したようなチャージポンプ回路は、Ｐ
ＬＬ(Phase Locked Loop) 回路に組み込まれている。図
６は、ＰＬＬ回路２０の構成図である。図６に示すよう
に、ＰＬＬ回路２０は、チャージポンプ回路２１、ＬＰ
Ｆ(LowPass Filter) ２２、ＶＣＯ(Voltage Control Os
cillator:電圧制御発振器) ２３、分周器２４，２７、
位相比較回路２５およびＯＳＣ(Oscillator:発振器) ２
６を有する。ＰＬＬ回路２０では、位相比較回路２５に
おいて、ＶＣＯ２３から出力されて分周器２４において
分周された出力信号Ｓ２４と、ＯＳＣ２６から出力され
て分周器２７において分周された基準信号Ｓref との位
相が比較される。そして、比較の結果、出力信号Ｓ２４
が基準信号Ｓref 対して位相が遅れている場合には、そ
の遅れ量に応じたパルス幅ｔu を持つＵＰ信号Ｓ２５ａ
が、位相比較回路２５からチャージポンプ回路２１に出
力される。一方、比較の結果、出力信号Ｓ２４が基準信
号Ｓref に対して位相が進んでいる場合には、その進み
量に応じたパルス幅ｔd を持つＤＯＷＮ信号Ｓ２５ｂ
が、位相比較回路２５からチャージポンプ回路２１に出
力される。

【０００９】チャージポンプ回路２１では、ＵＰ信号Ｓ
２５ａがハイレベルのときに、スイッチ３１がオン状態
になり、定電流源３３からの定電流がｐｎｐ型のトラン
ジスタＱ₃，Ｑ₄のエミッタ・コレクタ間を流れる。そ
のによって、キャパシタＣがチャージされ、Ａ点の電位
が上昇する。一方、チャージポンプ回路２１では、ＤＯ
ＷＮ信号Ｓ２５ｂがハイレベルのときに、スイッチ３２
がオン状態になり、それに応じてｎｐｎ型のトランジス
タＱ₅がオン状態になる。その結果、キャパシタＣに蓄
積されていた電荷がトランジスタＱ₅のコレクタ・エミ
ッタ間を介してＧＮＤに流れ（ディスチャージされ）、
Ａ点の電位が下降する。

【００１０】チャージポンプ回路２１では、Ａ点の電位
が信号２１としてＬＰＦ２２を介してＶＣＯ２３にフィ
ードバックされる。そして、出力信号Ｓ２４と基準信号
Ｓref との位相差が零になったとき、ロック状態とな
り、上述したフィードバックループが安定する。ところ
で、出力信号Ｓ２４と基準信号Ｓref との位相差が零に
なったとき、位相比較回路２５からチャージポンプ回路
２１に、図７（Ａ），（Ｂ）に示すように、基準信号Ｓ
ref の周期ｔref よりも大幅に短いパルス幅ｔm だけ同
時にオン状態になるＵＰ信号Ｓ２５ａおよびＤＯＷＮ信
号Ｓ２５ｂが出力される。

【００１１】そして、トランジスタＱ₄，Ｑ₅のエミッ
タ・コレクタ間を流れる電流ｉ₄，ｉ₅は、図７
（Ｃ），（Ｄ）に示すように変化する。これにより、キ
ャパシタＣに流入する電流（ｉ₄−ｉ₅）は、図７
（Ｅ）に示すように変化する。

【００１２】すなわち、チャージポンプ回路２１では、
トランジスタＱ₅として、オン／オフ状態の切り換えが
高速なｎｐｎ型のトランジスタを用いているため、ポン
プ時にトランジスタＱ₅のオン／オフ状態を切り換えた
ときに、図７（Ｄ）に示すように、電流ｉ₅の立ち上が
りおよび立ち下がりは急峻になる。

【００１３】

【発明が解決しようとする課題】ところが、チャージポ
ンプ回路２１では、トランジスタＱ₄として、オン状態
からオフ状態への切り換えが低速なｐｎｐ型のトランジ
スタを用いていることから、図７（Ｃ）に示すように、
チャージ時にトランジスタＱ₄がオン状態に切り換わる
ときには、電流ｉ₄は急峻に立ち上がるが、その後、オ
フ状態に切り換わるときに、ベース蓄積容量Ｃｂの影響
で、電流ｉ₄の立ち下がりは遅れてしまう。

【００１４】そのため、電流ｉ₄から電流ｉ₅を差し引
いた図７（Ｅ）に示す電流（ｉ₄−ｉ₅）がキャパシタ
Ｃに流入し、その影響で、Ａ点の電位が変動してしま
う。このＡ点の電位は、信号２１としてＬＰＦ２２を介
してＶＣＯ２３にフィードバックされるため、図８に示
すように、位相比較回路２５に入力される出力信号Ｓ２
４の周波数ｆref が悪化し、いわゆるリファレンスリー
クの悪化が生じてしまう。すなわち、図７（Ｅ）に示す
電流（ｉ₄− ｉ₅）が零になることが理想的である。
ところで、図７（Ａ），（Ｂ）に示すＵＰ信号Ｓ２５ａ
およびＤＯＷＮ信号Ｓ２５ｂのパルス幅ｔm は、チャー
ジポンプ回路１に不感帯が生じないように数十ｎｓの任
意の幅に決定される。しかしながら、このパルス幅ｔm
を零にして、出力信号Ｓ２４と基準信号Ｓref との位相
差が零になったときに、ＵＰ信号Ｓ２５ａおよびＤＯＷ
Ｎ信号Ｓ２５ｂにパルスが生じないようにすると、リフ
ァレンスリークおよび近傍ノイズが却って悪化する。こ
れは、不感帯の範囲では、ＶＣＯ２３に外乱が印加され
て位相が変動しても位相比較回路２５は誤差信号（補正
信号）を出力できず、ＶＣＯ２３の信号は外乱によって
揺さぶられてしまい、ＰＬＬループ帯域内のサプレス効
果が小さくなってしまうためである。

【００１５】本発明は上述した従来技術の問題点に鑑み
てなされ、チャージ動作の切り換えを高速に行うことが
できるチャージポンプ回路を提供することを目的とす
る。また、本発明は、リファレンスリークを抑えること
ができるＰＬＬ回路を提供することを目的とする。

【００１６】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、本発明の
チャージポンプ回路は、キャパシタの一方の電極に第１
の導電型の第１のトランジスタのコレクタと第２の導電
型の第２のトランジスタのコレクタとを接続し、前記第
１のトランジスタをオン状態にして電源ラインからの電
荷を前記キャパシタにチャージし、前記第２のトランジ
スタをオン状態にして前記キャパシタに蓄積された電荷
を放電するチャージポンプ回路であって、前記第１のト
ランジスタと、当該第１のトランジスタとエミッタ相互
間を接続した第１の導電型の第３のトランジスタとを備
えた第１のＥＣＬ回路と、前記第１のトランジスタとベ
ース相互間を接続した第１の導電型の第４のトランジス
タと、前記第４のトランジスタとエミッタ相互間を結合
し、前記第３のトランジスタとベース相互間を接続した
第１の導電型の第５のトランジスタとを備えた第２のＥ
ＣＬ回路と、一方の差動出力点を前記第４のトランジス
タのコレクタに接続し、他方の差動出力点を前記第５の
トランジスタのコレクタに接続した差動出力回路と、エ
ミッタおよびコレクタが、それぞれ前記第４のトランジ
スタのベースおよびコレクタと接続された第１の導電型
の第６のトランジスタと、エミッタおよびコレクタが、
それぞれ前記第５のトランジスタのベースおよびコレク
タと接続された第１の導電型の第７のトランジスタと、
所定のインピーダンスで、前記電源ラインからの電流
を、前記第４のトランジスタのベースおよび前記第５の
トランジスタのベースに供給する電源手段とを有する。
本発明のチャージポンプ回路では、前記第１の導電型は
ｐｎｐ型であり、前記第２の導電型はｎｐｎ型である。
また、前記第１のインピーダンス素子および前記第２の
インピーダンス素子は、抵抗である。

【００１７】本発明のチャージポンプ回路では、キャパ
シタにチャージを行うときに、差動出力回路によって、
第４のトランジスタおよび第５のトランジスタをオン状
態にし、第１のトランジスタをオン状態にする。これに
よって、電源ラインを介して、キャパシタに電荷が流れ
込む。また、本発明のチャージポンプ回路では、キャパ
シタにチャージを行わないときに、差動出力回路によっ
て、第４のトランジスタおよび第５のトランジスタをオ
フ状態にし、第１のトランジスタをオフ状態にする。こ
のとき、第４のトランジスタは第２のＥＣＬ回路を構成
しており、第１のトランジスタは第１のＥＣＬ回路を構
成している。また、第１のトランジスタのベースを低イ
ンピーダンスにでき、第１のトランジスタおよび第２の
トランジスタのオン／オフ切り換えは高速に行われる。

【００１８】また、本発明のＰＬＬ回路は、電圧制御発
振器からの出力信号と基準信号との位相を位相比較回路
で比較し、その比較結果に基づいて、キャパシタの一方
の電極に第２の導電型の第１のトランジスタのコレクタ
と第１の導電型の第２のトランジスタのコレクタとを接
続したチャージポンプ回路にて、前記第１のトランジス
タをオン状態にして前記キャパシタに蓄積された電荷を
放電し、前記第２のトランジスタをオン状態にして電源
ラインからの電荷を前記キャパシタにチャージし、前記
キャパシタの蓄積電荷に応じた電位をローパスフィルタ
を介して前記電圧制御発振器にフィードバックするＰＬ
Ｌ回路であって、前記チャージポンプ回路は、前記第１
のトランジスタと、当該第１のトランジスタとエミッタ
相互間を接続した第１の導電型の第３のトランジスタと
を備えた第１のＥＣＬ回路と、前記第１のトランジスタ
とベース相互間を接続した第１の導電型の第４のトラン
ジスタと、前記第４のトランジスタとエミッタ相互間を
結合し、前記第３のトランジスタとベース相互間を接続
した第１の導電型の第５のトランジスタとを備えた第２
のＥＣＬ回路と、一方の差動出力点を前記第４のトラン
ジスタのコレクタに接続し、他方の差動出力点を前記第
５のトランジスタのコレクタに接続した差動出力回路
と、エミッタおよびコレクタが、それぞれ前記第４のト
ランジスタのベースおよびコレクタと接続された第１の
導電型の第６のトランジスタと、エミッタおよびコレク
タが、それぞれ前記第５のトランジスタのベースおよび
コレクタと接続された第１の導電型の第７のトランジス
タと、所定のインピーダンスで、前記電源ラインからの
電流を、前記第４のトランジスタのベースおよび前記第
５のトランジスタのベースに供給する電源手段とを有す
る。

【００１９】

【発明の実施の形態】以下、本発明の実施形態に係わる
チャージポンプ回路およびＰＬＬ回路について説明す
る。第１実施形態図１は、本実施形態のチャージポンプ回路４１の回路図
である。チャージポンプ回路４１は、例えば、図６に示
すようなＰＬＬ回路に組み込まれる。具体的には、チャ
ージポンプ回路４１は、図６に示すチャージポンプ回路
２１の代わりに、ＰＬＬ回路に組み込まれる。この場合
に、図６に示す位相比較回路２５が図１に示す電源手段
としての電源５１，５２に対応し、図１に示すＡ点の電
位が、図６に示す信号Ｓ２１としてＬＰＦ２２に出力さ
れる。このとき、位相比較回路２５からのＵＰ信号Ｓ２
５ａがハイレベルおよびローレベルのときに、それぞれ
電源５２からハイレベルおよびローレベルの電位がトラ
ンジスタＱ₁₅，Ｑ₁₅’のベースに供給される。

【００２０】図１に示すように、チャージポンプ回路４
１は、電源ライン４２、第１のＥＣＬ回路としてのＥＣ
Ｌ(Emitter Coupled Logic: エミッタ結合形論理）回路
４３、第２のＥＣＬ回路としてのＥＣＬ回路４６、差動
増幅回路４４，４５、ｐｎｐ型のトランジスタＱ₁₃，Ｑ
₁₃’，Ｑ₁₄，Ｑ₂₀、抵抗Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄および
キャパシタＣによって構成される。

【００２１】ＥＣＬ回路４３は、ｐｎｐ型のトランジス
タＱ₁₁，Ｑ₁₁’によって構成され、そのエミッタ接続点
が抵抗Ｒ₄を介して電源ライン４２に接続されている。
トランジスタＱ₁₁’のコレクタは接地されている。な
お、トランジスタＱ₁₁およびＱ₁₁’は、それぞれ第３の
トランジスタおよび第１のトランジスタに対応してい
る。ここで、抵抗Ｒ₄の抵抗値は「ｒ／ｎ」である。ｎ
は、トランジスタＱ₁₁の電流増幅率である。電源ライン
４２は、電位Ｖ_ccに保持されている。また、トランジス
タＱ₁₁のコレクタは、第２のトランジスタとしてのトラ
ンジスタＱ₂₀のコレクタに接続され、トランジスタＱ₂₀
のエミッタは接地されている。また、トランジスタＱ₁₁
のコレクタとトランジスタＱ₂₀のコレクタとが、キャパ
シタＣの一方の電極に接続され、キャパシタＣの他方の
電極は接地されている。

【００２２】ＥＣＬ回路４６は、ｐｎｐ型のトランジス
タＱ₁₂，Ｑ₁₂’によって構成され、そのエミッタ接続点
が抵抗Ｒ₃を介して電源ライン４２に接続されている。
トランジスタＱ₁₂のベースは、トランジスタＱ₁₁のベー
スおよび第６のトランジスタとしてのトランジスタＱ₁₃
のエミッタに接続されている。また、トランジスタＱ₁₂
のベースは、抵抗Ｒ₂を介してトランジスタＱ₁₄のベー
スおよびコレクタに接続されている。なお、トランジス
タＱ₁₂およびＱ₁₂’は、それぞれ第４のトランジスタお
よび第５のトランジスタに対応している。トランジスタ
Ｑ₁₂’のベースは、トランジスタＱ₁₁’のベースおよび
第７のトランジスタとしてのトランジスタＱ₁₃’のエミ
ッタに接続されている。また、トランジスタＱ₁₂’のベ
ースは、抵抗Ｒ₁を介してトランジスタＱ₁₄のベースお
よびコレクタに接続されている。ここで、抵抗Ｒ₁，Ｒ
₂の抵抗値は共に「ｒ／２」である。また、抵抗Ｒ₃の
抵抗値は「ｒ」である。なお、抵抗Ｒ₁およびＲ₂の両
端に生じる電圧は、それぞれトランジスタＱ₁₃’および
Ｑ₁₃がオン状態のときに、電位Ｖ_ccとトランジスタ
Ｑ₁₃’およびＱ₁₃のエミッタ電位との差分になる。ここ
で、抵抗Ｒ₁およびＲ₂の両端に生じる電圧は、トラン
ジスタＱ₁₁のオン／オフ状態の切り換えに十分な速度を
得るためには、０．２〜０．３Ｖ以上に設定する必要が
ある。

【００２３】差動増幅回路４４は、ｎｐｎ型のトランジ
スタＱ₁₅，Ｑ₁₆、定電流源Ｉ₀および電源５１，５２を
有する。ｎｐｎ型のトランジスタＱ₁₅，Ｑ₁₆は、エミッ
タを相互に接続しており、その接続点からＧＮＤに向か
って定電流ｉ₀を出力する定電流源Ｉ₀が設けられてい
る。トランジスタＱ₁₆のベースには、電源５１から所定
のパルス電位が供給される。トランジスタＱ₁₆のコレク
タは、トランジスタＱ₁₂’のコレクタおよびトランジス
タＱ₁₃’のベースに接続されている。トランジスタＱ₁₅
のベースには、電源５１が供給するパルス電位とは逆相
のパルス電位が、電源５２から供給される。トランジス
タＱ₁₅のコレクタは、トランジスタＱ₁₂のコレクタおよ
びトランジスタＱ₁₃のベースに接続されている。

【００２４】差動増幅回路４５は、ｎｐｎ型のトランジ
スタＱ₁₅’，Ｑ₁₆’、定電流源Ｉ₀および電源５１，５
２を有し、差動増幅回路４４と基本的に同じ構成をして
いる。但し、差動増幅回路４５では、トランジスタ
Ｑ₁₅’のコレクタがトランジスタＱ₁₁，Ｑ₁₂のベースに
接続され、トランジスタＱ₁₆’のコレクタがトランジス
タＱ₁₁’，Ｑ₁₂’のベースに接続されている。

【００２５】以下、チャージポンプ回路４１の動作につ
いて説明する。チャージポンプ回路４１では、トランジ
スタＱ₁₆，Ｑ₁₆’のベースに、電源５１からパルス電位
が印加される。また、トランジスタＱ₁₅，Ｑ₁₅’のベー
スには、トランジスタＱ₁₆，Ｑ₁₆’のベースに印加され
るパルス電位とは逆相のパルス電位が電源５２から印加
される。そのため、トランジスタＱ₁₆，Ｑ₁₆’がオン状
態のとき、トランジスタＱ₁₅，Ｑ₁₅’はオフ状態にな
る。また、トランジスタＱ₁₆，Ｑ₁₆’がオフ状態のと
き、トランジスタＱ₁₅，Ｑ₁₅’はオン状態になる。

【００２６】先ず、電源５１からローレベルの電位がト
ランジスタＱ₁₆，Ｑ₁₆’のベースに供給され、電源５２
からハイレベルの電位がトランジスタＱ₁₅，Ｑ₁₅’のベ
ースに供給された場合を考える。この場合には、図２に
示すように、トランジスタＱ₁₁，Ｑ₁₂，Ｑ₁₃，Ｑ₁₅，Ｑ
₁₅’がオン状態になり、トランジスタＱ₁₂’，Ｑ₁₃’，
Ｑ₁₆，Ｑ₁₆’はオフ状態になる。すなわち、トランジス
タＱ₁₄からの定電流ｉ₀が、抵抗Ｒ₂を介して、トラン
ジスタＱ₁₃のエミッタ・コレクタ間を流れ、グランド
（ＧＮＤ）に流出する。このとき、抵抗Ｒ₂における電
圧降下によって、トランジスタＱ₁₁，Ｑ₁₂がオン状態に
なる。また、トランジスタＱ₁₅’のコレクタ・エミッタ
間には、定電流源Ｉ₁の定電流ｉ₀が流れ、この定電流
ｉ₀がトランジスタＱ₁₁のベースから流出する。そし
て、トランジスタＱ₁₁のエミッタ・コレクタ間には、ｎ
・ｉ₀の電流が流れ、この電流に応じた電荷がキャパシ
タＣにチャージ（蓄積）される。また、定電流源Ｉ₀の
定電流ｉ₀は、電源ライン４２から、抵抗Ｒ₃、トラン
ジスタＱ₁₂，Ｑ₁₅を介して流れる。

【００２７】チャージポンプ回路４１では、トランジス
タＱ₁₄は常に定電流ｉ₀を出力しているため、トランジ
スタＱ₁₄のベースおよびコレクタ側は、低インピーダン
スになっている。また、抵抗Ｒ₂を、電源ライン４２に
直接接続するのではなく、トランジスタＱ₁₄のベースお
よびコレクタに接続することで、トランジスタＱ₁₄のベ
ース・エミッタ間での電圧降下Ｖ_BEだけ電源ライン４２
の電位Ｖ_CCから降下した電位を用いることができ、トラ
ンジスタＱ₁₃，Ｑ₁₃’のコレクタ電流を増大させること
なく、抵抗Ｒ₁，Ｒ₂の抵抗値（ｒ／２）を小さくでき
る。

【００２８】次に、電源５１から供給される電位がロー
レベルからハイレベルに切り換わり、電源５２から供給
される電位がハイレベルからローレベルに切り換わった
場合を考える。この場合には、図３に示すように、トラ
ンジスタＱ₁₁，Ｑ₁₂，Ｑ₁₃，Ｑ₁₅，Ｑ₁₅’がオフ状態に
なり、トランジスタＱ₁₂’，Ｑ₁₃’，Ｑ₁₆，Ｑ₁₆’はオ
ン状態になる。すなわち、トランジスタＱ₁₄からの定電
流ｉ₀が、抵抗Ｒ₁を介して、トランジスタＱ₁₃’のエ
ミッタ・コレクタ間を流れ、グランド（ＧＮＤ）に流出
する。このとき、抵抗Ｒ₁における電圧降下によって、
トランジスタＱ₁₁’，Ｑ₁₂’がオン状態になる。また、
トランジスタＱ₁₆’のコレクタ・エミッタ間には、定電
流源Ｉ₁の定電流ｉ₀が流れ、この定電流ｉ₀がトラン
ジスタＱ₁₁’のベースから流出する。そして、トランジ
スタＱ₁₁’のエミッタ・コレクタ間には、ｎ・ｉ₀の電
流が流れ、グランドに流出する。また、定電流源Ｉ₀の
定電流ｉ₀は、電源ライン４２から、抵抗Ｒ₃、トラン
ジスタＱ₁₂’，Ｑ₁₆を介して流れる。

【００２９】また、トランジスタＱ₂₀のベースにハイレ
ベルの電位が印加されると、トランジスタＱ₂₀がオン状
態になり、キャパシタＣに蓄積されていた電荷が、トラ
ンジスタＱ₂₀のコレクタ・エミッタ間を介してグランド
（ＧＮＤ）に放電される。

【００３０】チャージポンプ回路４１では、トランジス
タＱ₁₁，Ｑ₁₁’がＥＣＬ回路４３を構成すると共に、こ
のトランジスタＱ₁₁，Ｑ₁₁’を駆動するトランジスタＱ
₁₃，Ｑ₁₃’のオン／オフ状態を決めるトランジスタ
Ｑ₁₂，Ｑ₁₂がＥＣＬ回路４６を構成しているため、電源
５１，５２からの電位の切り換わりに応じて、トランジ
スタＱ₁₁のオン／オフ状態を瞬時に切り換えることがで
きる。具体的には、例えば、電源５２から供給される電
位がハイレベルからローレベルに切り換わった後に、ト
ランジスタＱ₁₁のベース・エミッタ間の電圧Ｖ_BEを瞬時
に０．３Ｖ以下にして、トランジスタＱ₁₁をオン状態か
らオフ状態に高速に切り換えることができる。

【００３１】また、チャージポンプ回路４１では、抵抗
Ｒ₁，Ｒ₂の抵抗値を小さくできたため、トランジスタ
Ｑ₁₁がオン状態のときにトランジスタＱ₁₁のベースに蓄
積した電荷が、抵抗Ｒ₂，Ｒ₁およびトランジスタ
Ｑ₁₃’を介して、瞬時に放電できる。また、チャージポ
ンプ回路４１では、前述したように、トランジスタＱ₁₃
のコレクタ電流を抑えることができるので、トランジス
タＱ₁₃の蓄積容量を小さくでき、トランジスタＱ₁₁のス
イッチング速度に悪影響を及ぼすことを適切に回避でき
る。

【００３２】そのため、チャージポンプ回路４１におい
て、図６に示す位相比較回路２５からのＵＰ信号Ｓ２５
ａおよびＤＯＷＮ信号Ｓ２５ｂが同時にパルスを出力す
る場合に、トランジスタＱ₁₁のオン／オフ切り換えタイ
ミングと、トランジスタＱ₂₀のオン／オフ切り換えタイ
ミングとを一致させることができる。そのため、キャパ
シタＣに不要な電流が流れ込むことを効果的の防止で
き、図６に示す信号Ｓ２４に周波数ｆ_refを改善でき
る。

【００３３】第２実施形態図４は、本実施形態のチャージポンプ回路６１の回路図
である。図４に示すように、チャージポンプ回路６１
は、電源ライン７２、ＥＣＬ回路８３，８６、差動増幅
回路８４，８５、ｎｐｎ型のトランジスタＱ₃₃，
Ｑ₃₃’，Ｑ₃₄，Ｑ₄₀、抵抗Ｒ₁₁，Ｒ₁₂，Ｒ₁₃，Ｒ₁₄およ
びキャパシタＣによって構成される。

【００３４】ＥＣＬ回路８３は、ｎｐｎ型のトランジス
タＱ₃₁，Ｑ₃₁’によって構成され、そのエミッタ接続点
が抵抗Ｒ₁₄を介して接地されている。トランジスタ
Ｑ₃₁’のコレクタは電位Ｖ_ccにプルアップされている。
ここで、抵抗Ｒ₁₄の抵抗値は「ｒ／ｎ」である。ｎは、
トランジスタＱ₃₁の電流増幅率である。また、トランジ
スタＱ₃₁のコレクタは、トランジスタＱ₄₀のコレクタに
接続され、トランジスタＱ₄₀のエミッタは電源ライン７
２に接続されている。電源ライン７２は、電位Ｖ_ccに保
持されている。また、トランジスタＱ₃₁のコレクタとト
ランジスタＱ₄₀のコレクタとが、キャパシタＣの一方の
電極に接続され、キャパシタＣの他方の電極は接地され
ている。

【００３５】ＥＣＬ回路８６は、ｎｐｎ型のトランジス
タＱ₃₂，Ｑ₃₂’によって構成され、そのエミッタ接続点
が抵抗Ｒ₁₃を介して接地されている。トランジスタＱ₃₂
のベースは、トランジスタＱ₃₁のベースおよびトランジ
スタＱ₃₃のエミッタに接続されている。また、トランジ
スタＱ₃₂のベースは、抵抗Ｒ₁₂を介してトランジスタＱ
₃₄のベースおよびコレクタに接続されている。トランジ
スタＱ₃₂’のベースは、トランジスタＱ₃₁’のベースお
よびトランジスタＱ₃₃’のエミッタに接続されている。
また、トランジスタＱ₃₂’のベースは、抵抗Ｒ₁₁を介し
てトランジスタＱ₃₄のベースおよびコレクタに接続され
ている。ここで、抵抗Ｒ₁₁，Ｒ₁₂の抵抗値は共に「ｒ／
２」である。また、抵抗Ｒ₁₃の抵抗値は「ｒ」である。

【００３６】差動増幅回路８４は、ｐｎｐ型のトランジ
スタＱ₃₅，Ｑ₃₆、定電流源Ｉ₂および電源７１，７２を
有する。ｐｎｐ型のトランジスタＱ₃₅，Ｑ₃₆は、エミッ
タを相互に接続しており、電源ライン７２から当該接続
点に向かって定電流ｉ₀を出力する定電流源Ｉ₂が設け
られている。トランジスタＱ₃₆のベースには、電源７１
から所定のパルス電位が供給される。トランジスタＱ₃₆
のコレクタは、トランジスタＱ₃₂’のコレクタおよびト
ランジスタＱ₃₃’のベースに接続されている。トランジ
スタＱ₃₅のベースには、電源７１が供給するパルス電位
とは逆相のパルス電位が、電源７２から供給される。ト
ランジスタＱ₃₅のコレクタは、トランジスタＱ₃₂のコレ
クタおよびトランジスタＱ₃₃のベースに接続されてい
る。

【００３７】差動増幅回路８５は、ｐｎｐ型のトランジ
スタＱ₃₅’，Ｑ₃₆’、定電流源Ｉ₃および電源７１，７
２を有し、差動増幅回路８４と基本的に同じ構成をして
いる。但し、差動増幅回路８５では、トランジスタ
Ｑ₃₅’のコレクタがトランジスタＱ₃₁，Ｑ₃₂のベースに
接続され、トランジスタＱ₃₆’のコレクタがトランジス
タＱ₃₁’，Ｑ₃₂’のベースに接続されている。

【００３８】チャージポンプ回路６１では、電源７２か
らローレベルの電位が、トランジスタＱ₃₅，Ｑ₃₅’に供
給されたときに、トランジスタＱ₃₅，Ｑ₃₅’，Ｑ₃₁，Ｑ
₃₂，Ｑ₃₃がオン状態になり、キャパシタＣに蓄積された
電荷が、トランジスタＱ₃₁のコレクタ・エミッタ間を介
して、グランド（ＧＮＤ）に放電される。

【００３９】本発明は上述した実施形態には限定されな
い。例えば、図１に示すチャージポンプ回路４１では、
差動増幅回路４４と４５とで同じ定電流ｉ₀を出力する
定電流源Ｉ₀，Ｉ₁を設けた場合を例示したが、定電流
源Ｉ₀が出力する定電流を、定電流源Ｉ₁が出力する定
電流に比べて、トランジスタＱ₁₁がオン状態のときにト
ランジスタＱ₁₃がオフ状態にならない程度に、大きくし
てもよい。また、上述した実施形態では、抵抗Ｒ₁，Ｒ
₂の抵抗値を、抵抗Ｒ₃の抵抗値の半分に設定したが、
そうでなくてもよい。例えば、抵抗Ｒ₂の抵抗値を、抵
抗Ｒ₁の抵抗値に比べて、大きく設定すれば、消費電流
を削減できる。但し、トランジスタＱ₁₁のオン／オフ状
態の切り換え速度は落ちる。トランジスタＱ₁₁のベス・
エミッタ間の電圧Ｖ_BEが大きくなるためである。

【００４０】

【発明の効果】以上説明したように、本発明のチャージ
ポンプ回路によれば、第１のトランジスタのオン／オフ
切り換えを高速化できる。そのため、ｐｎｐ型の第１の
トランジスタおよびｎｐｎ型の第２のトランジスタを用
いれば、第１のトランジスタと第２のトランジスタとの
オン／オフ切り換えタイミングを合わすことが可能にな
り、キャパシタの蓄積電荷に応じた高精度な出力電位を
得ることができる。また、本発明のＰＬＬ回路によれ
ば、チャージポンプ回路から高精度な出力電位を得るこ
とができるため、リファレンスリークを改善し、高性能
化が図れる。

【図面の簡単な説明】

【図１】図１は、本発明の第１実施形態に係わるチャー
ジポンプ回路の回路図である。

【図２】図２は、図１に示すチャージポンプ回路におい
て、トランジスタＱ₁₆，Ｑ₁₆’のベースにローレベルの
電位が供給され、トランジスタＱ₁₅，Ｑ₁₅’のベースに
ハイレベルの電位が供給された場合の動作を説明するた
めの図である。

【図３】図２は、図１に示すチャージポンプ回路におい
て、トランジスタＱ₁₆，Ｑ₁₆’のベースにハイレベルの
電位が供給され、トランジスタＱ₁₅，Ｑ₁₅’のベースに
ローレベルの電位が供給された場合の動作を説明するた
めの図である。

【図４】図４は、本発明の第２実施形態に係わるチャー
ジポンプ回路の回路図である。

【図５】図５は、従来のチャージポンプ回路の回路図で
ある。

【図６】図６は、従来のＰＬＬ回路の構成図である。

【図７】図７は、図６に示すＰＬＬ回路のチャージポン
プ回路の動作を説明するためのタイミングチャートであ
る。

【図８】図８は、従来のチャージポンプ回路におけるリ
ファレンスリークの影響を説明するための図である。

【符号の説明】

４１…チャージポンプ回路、４２…電源ライン、４３，
４６…ＥＣＬ回路、４４，４５…差動増幅回路、５１，
５２…電源、Ｑ₁₁，Ｑ₁₁’，Ｑ₁₂，Ｑ₁₂’，Ｑ₁₃，
Ｑ₁₃’，Ｑ₁₄…ｐｎｐ型のトランジスタ、Ｑ₁₅，
Ｑ₁₅’，Ｑ₁₆，Ｑ₁₆’，Ｑ₂₀…ｎｐｎ型のトランジス
タ、Ｒ₁，Ｒ₂，Ｒ₃，Ｒ₄…抵抗，Ｃ…キャパシタ，
Ｉ₀，Ｉ₁…定電流源

Claims

【特許請求の範囲】

【請求項１】キャパシタの一方の電極に第１の導電型の
第１のトランジスタのコレクタと第２の導電型の第２の
トランジスタのコレクタとを接続し、前記第１のトラン
ジスタをオン状態にして電源ラインからの電荷を前記キ
ャパシタにチャージし、前記第２のトランジスタをオン
状態にして前記キャパシタに蓄積された電荷を放電する
チャージポンプ回路において、前記第１のトランジスタと、当該第１のトランジスタと
エミッタ相互間を接続した第１の導電型の第３のトラン
ジスタとを備えた第１のＥＣＬ回路と、前記第１のトランジスタとベース相互間を接続した第１
の導電型の第４のトランジスタと、前記第４のトランジ
スタとエミッタ相互間を結合し、前記第３のトランジス
タとベース相互間を接続した第１の導電型の第５のトラ
ンジスタとを備えた第２のＥＣＬ回路と、一方の差動出力点を前記第４のトランジスタのコレクタ
に接続し、他方の差動出力点を前記第５のトランジスタ
のコレクタに接続した差動出力回路と、エミッタおよびコレクタが、それぞれ前記第４のトラン
ジスタのベースおよびコレクタと接続された第１の導電
型の第６のトランジスタと、エミッタおよびコレクタが、それぞれ前記第５のトラン
ジスタのベースおよびコレクタと接続された第１の導電
型の第７のトランジスタと、所定のインピーダンスで、前記電源ラインからの電流
を、前記第４のトランジスタのベースおよび前記第５の
トランジスタのベースに供給する電源手段とを有するチ
ャージポンプ回路。
【請求項２】前記第１の導電型はｐｎｐ型であり、前記
第２の導電型はｎｐｎ型である請求項１に記載のチャー
ジポンプ回路。
【請求項３】前記電源手段は、前記電源ラインからの電
流を、第１の抵抗を介して前記第４のトランジスタのベ
ースに供給し、第２の抵抗を介して前記第５のトランジ
スタのベースに供給する請求項１に記載のチャージポン
プ回路。
【請求項４】一方の差動出力点が前記第１のトランジス
タのベースに接続され、他方の差動出力点を前記第３の
トランジスタのベースに接続された差動出力回路をさら
に有する請求項１に記載のチャージポンプ回路。
【請求項５】前記第２のＥＣＬ回路のエミッタ接続点
は、所定のインピーダンスで、前記電源ラインに接続さ
れている請求項１に記載のチャージポンプ回路。
【請求項６】前記第２のＥＣＬ回路のエミッタ接続点
は、第３の抵抗を介して、前記電源ラインに接続されて
いる請求項５に記載のチャージポンプ回路。
【請求項７】前記電源手段は、エミッタが前記電源ライ
ンに接続され、コレクタおよびベースが、前記第１の抵
抗および前記第２の抵抗に接続された第１の導電型のト
ランジスタを備えている請求項３に記載のチャージポン
プ回路。
【請求項８】前記第１のＥＣＬ回路のエミッタ接続点
は、第４の抵抗を介して、前記電源ラインに接続されて
いる請求項１に記載のチャージポンプ回路。
【請求項９】前記第２のＥＣＬ回路のエミッタ接続点
は、第３の抵抗を介して、前記電源ラインに接続されて
おり、前記第１の抵抗および前記第２の抵抗の抵抗値は、前記
第３の抵抗の抵抗値の略半分である請求項３に記載のチ
ャージポンプ回路。
【請求項１０】電圧制御発振器からの出力信号と基準信
号との位相を位相比較回路で比較し、その比較結果に基
づいて、キャパシタの一方の電極に第２の導電型の第１
のトランジスタのコレクタと第１の導電型の第２のトラ
ンジスタのコレクタとを接続したチャージポンプ回路に
て、前記第１のトランジスタをオン状態にして前記キャ
パシタに蓄積された電荷を放電し、前記第２のトランジ
スタをオン状態にして電源ラインからの電荷を前記キャ
パシタにチャージし、前記キャパシタの蓄積電荷に応じ
た電位をローパスフィルタを介して前記電圧制御発振器
にフィードバックするＰＬＬ回路において、前記チャージポンプ回路は、前記第１のトランジスタと、当該第１のトランジスタと
エミッタ相互間を接続した第１の導電型の第３のトラン
ジスタとを備えた第１のＥＣＬ回路と、前記第１のトランジスタとベース相互間を接続した第１
の導電型の第４のトランジスタと、前記第４のトランジ
スタとエミッタ相互間を結合し、前記第３のトランジス
タとベース相互間を接続した第１の導電型の第５のトラ
ンジスタとを備えた第２のＥＣＬ回路と、一方の差動出力点を前記第４のトランジスタのコレクタ
に接続し、他方の差動出力点を前記第５のトランジスタ
のコレクタに接続した差動出力回路と、エミッタおよびコレクタが、それぞれ前記第４のトラン
ジスタのベースおよびコレクタと接続された第１の導電
型の第６のトランジスタと、エミッタおよびコレクタが、それぞれ前記第５のトラン
ジスタのベースおよびコレクタと接続された第１の導電
型の第７のトランジスタと、所定のインピーダンスで、前記電源ラインからの電流
を、前記第４のトランジスタのベースおよび前記第５の
トランジスタのベースに供給する電源手段とを有するＰ
ＬＬ回路。
【請求項１１】前記第１の導電型はｐｎｐ型であり、前
記第２の導電型はｎｐｎ型である請求項１０に記載のＰ
ＬＬ回路。
【請求項１２】前記電源手段は、前記電源ラインからの
電流を、第１の抵抗を介して前記第４のトランジスタの
ベースに供給し、第２の抵抗を介して前記第５のトラン
ジスタのベースに供給する請求項１０に記載のＰＬＬ回
路。
【請求項１３】前記チャージポンプ回路は、一方の差動出力点が前記第１のトランジスタのベースに
接続され、他方の差動出力点を前記第３のトランジスタ
のベースに接続された差動出力回路をさらに有する請求
項１０に記載のＰＬＬ回路。
【請求項１４】前記チャージポンプ回路では、前記第２のＥＣＬ回路のエミッタ接続点は、所定のイン
ピーダンスで、前記電源ラインに接続されている請求項
１０に記載のＰＬＬ回路。
【請求項１５】前記第２のＥＣＬ回路のエミッタ接続点
は、第３の抵抗を介して、前記電源ラインに接続されて
いる請求項１４に記載のＰＬＬ回路。
【請求項１６】前記チャージポンプ回路では、前記電源手段は、エミッタが前記電源ラインに接続さ
れ、コレクタおよびベースが、前記第１の抵抗および前
記第２の抵抗に接続された第１の導電型のトランジスタ
を備えている請求項１２に記載のＰＬＬ回路。
【請求項１７】前記チャージポンプ回路では、前記第１のＥＣＬ回路のエミッタ接続点は、第４の抵抗
を介して、前記電源ラインに接続されている請求項１０
に記載のＰＬＬ回路。
【請求項１８】前記チャージポンプ回路では、前記第２のＥＣＬ回路のエミッタ接続点は、第３の抵抗
を介して、前記電源ラインに接続されており、前記第１の抵抗および前記第２の抵抗の抵抗値は、前記
第３の抵抗の抵抗値の略半分である請求項１２に記載の
ＰＬＬ回路。