JP2940761B2 - Ｐｌｌ周波数シンセサイザのチャージポンプ回路 - Google Patents
Ｐｌｌ周波数シンセサイザのチャージポンプ回路Info
- Publication number
- JP2940761B2 JP2940761B2 JP5128953A JP12895393A JP2940761B2 JP 2940761 B2 JP2940761 B2 JP 2940761B2 JP 5128953 A JP5128953 A JP 5128953A JP 12895393 A JP12895393 A JP 12895393A JP 2940761 B2 JP2940761 B2 JP 2940761B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- charge pump
- signal
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザに係
わり、特に、位相ロックループを用いた周波数シンセサ
イザのチャージポンプ回路に関する。
わり、特に、位相ロックループを用いた周波数シンセサ
イザのチャージポンプ回路に関する。
【０００２】
【従来の技術】無線通信器あるいは放送受信機器では、
局部発振器としてＰＬＬ（位相ロックループ）を用いた
周波数シンセサイザが用いられている。一般に、これら
の分野で使用されるＰＬＬ周波数シンセサイザ回路は、
外部接続された水晶振動子によって基準信号を発生する
水晶発振器と、この水晶発振器の発振出力を所定の分周
比で分周して基準信号を生成する基準分周器と、電圧制
御発振器（以下、ＶＣＯとも記す）の発振信号を可変の
分周比で分周する比較分周器と、基準分周器の分周出力
と比較分周器の分周出力との位相比較を行い、位相差信
号を出力する位相比較器と、この位相比較器の出力に応
じて３値の信号を出力するチャージポンプ回路と、この
チャージポンプ回路の出力を積分してその位相差に応じ
た電圧でＶＣＯを制御するローパスフィルタ（以下、Ｌ
ＰＦと記す）、とから構成されている。
局部発振器としてＰＬＬ（位相ロックループ）を用いた
周波数シンセサイザが用いられている。一般に、これら
の分野で使用されるＰＬＬ周波数シンセサイザ回路は、
外部接続された水晶振動子によって基準信号を発生する
水晶発振器と、この水晶発振器の発振出力を所定の分周
比で分周して基準信号を生成する基準分周器と、電圧制
御発振器（以下、ＶＣＯとも記す）の発振信号を可変の
分周比で分周する比較分周器と、基準分周器の分周出力
と比較分周器の分周出力との位相比較を行い、位相差信
号を出力する位相比較器と、この位相比較器の出力に応
じて３値の信号を出力するチャージポンプ回路と、この
チャージポンプ回路の出力を積分してその位相差に応じ
た電圧でＶＣＯを制御するローパスフィルタ（以下、Ｌ
ＰＦと記す）、とから構成されている。
【０００３】このようなＰＬＬ周波数シンセサイザ回路
に用いられるチャージポンプ回路は、例えば図４に示す
ように、ＰＭＯＳ型のトランジスタ５１とＮＭＯＳ型の
トランジスタ５２とからなるプッシュプル回路で構成す
ることができる。この回路で、２つの入力端子３１，３
２には、前段の位相比較器からその比較結果に応じて
“Ｈ”または“Ｌ”レベルの信号が入力され、以下のよ
うに動作する。
に用いられるチャージポンプ回路は、例えば図４に示す
ように、ＰＭＯＳ型のトランジスタ５１とＮＭＯＳ型の
トランジスタ５２とからなるプッシュプル回路で構成す
ることができる。この回路で、２つの入力端子３１，３
２には、前段の位相比較器からその比較結果に応じて
“Ｈ”または“Ｌ”レベルの信号が入力され、以下のよ
うに動作する。
【０００４】(1) 上記比較分周器の出力位相が上記基準
分周器の出力位相より遅れている場合には、入力端子３
１，３２の双方に“Ｌ”レベルの信号が入力される。こ
れによりトランジスタ５１がオンしトランジスタ５２が
オフするため、ＶCCからトランジスタ５１を経て出力端
子３９から次段のＬＰＦにプッシュ電流が流れる。これ
によりＬＰＦ内のコンデンサＣがチャージされてＬＰＦ
の出力電圧が増加し、次段のＶＣＯの出力周波数が高く
なり位相差が縮小する。
分周器の出力位相より遅れている場合には、入力端子３
１，３２の双方に“Ｌ”レベルの信号が入力される。こ
れによりトランジスタ５１がオンしトランジスタ５２が
オフするため、ＶCCからトランジスタ５１を経て出力端
子３９から次段のＬＰＦにプッシュ電流が流れる。これ
によりＬＰＦ内のコンデンサＣがチャージされてＬＰＦ
の出力電圧が増加し、次段のＶＣＯの出力周波数が高く
なり位相差が縮小する。
【０００５】(2) 比較分周器の出力位相が基準分周器の
出力位相より進んでいる場合には、入力端子３１，３２
の双方に“Ｈ”レベルの信号が入力される。これにより
トランジスタ５２がオンしトランジスタ５１がオフする
ため、ＬＰＦ内のコンデンサＣから出力端子３９にプル
電流が流入し、トランジスタ５２を経てＧＮＤに流れ
る。この場合には、ＬＰＦ内のコンデンサＣが放電され
てＬＰＦの出力電圧が減少し、次段のＶＣＯの出力周波
数が減少して位相差が縮小する。
出力位相より進んでいる場合には、入力端子３１，３２
の双方に“Ｈ”レベルの信号が入力される。これにより
トランジスタ５２がオンしトランジスタ５１がオフする
ため、ＬＰＦ内のコンデンサＣから出力端子３９にプル
電流が流入し、トランジスタ５２を経てＧＮＤに流れ
る。この場合には、ＬＰＦ内のコンデンサＣが放電され
てＬＰＦの出力電圧が減少し、次段のＶＣＯの出力周波
数が減少して位相差が縮小する。
【０００６】(3) 上記以外の場合、例えば、位相が一致
しているとき、入力端子３１，３２にそれぞれ“Ｈ”及
び“Ｌ”レベルの信号が入力され、トランジスタ５１，
５２はともにオフするため、プッシュ電流もプル電流も
なく、ＬＰＦの出力は以前のレベルに保持される。尚、
図３の信号との一致をとる場合は、入力端子３１にイン
バータを接続すればよい。
しているとき、入力端子３１，３２にそれぞれ“Ｈ”及
び“Ｌ”レベルの信号が入力され、トランジスタ５１，
５２はともにオフするため、プッシュ電流もプル電流も
なく、ＬＰＦの出力は以前のレベルに保持される。尚、
図３の信号との一致をとる場合は、入力端子３１にイン
バータを接続すればよい。
【０００７】
【発明が解決しようとする課題】上記のＭＯＳ型トラン
ジスタを用いた構成のチャージポンプ回路（図４）で
は、トランジスタ５１，５２にＰＮ接合が含まれないた
め、トランジスタがオフした状態でのいわゆるリーク電
流が少ない。このため、例えば上記した(3) の場合のよ
うに、双方のトランジスタがオフした場合でも、リーク
電流によるＶＣＯの誤動作が生じることはほとんどな
く、ＰＬＬのＣ／Ｎ特性は良好である。
ジスタを用いた構成のチャージポンプ回路（図４）で
は、トランジスタ５１，５２にＰＮ接合が含まれないた
め、トランジスタがオフした状態でのいわゆるリーク電
流が少ない。このため、例えば上記した(3) の場合のよ
うに、双方のトランジスタがオフした場合でも、リーク
電流によるＶＣＯの誤動作が生じることはほとんどな
く、ＰＬＬのＣ／Ｎ特性は良好である。
【０００８】しかしながら、このＭＯＳ型の回路は、一
般に動作速度が遅く、ＰＬＬのロック時間が長くなると
いう欠点がある。この欠点は、例えば以下のような場合
に大きな問題となる。
般に動作速度が遅く、ＰＬＬのロック時間が長くなると
いう欠点がある。この欠点は、例えば以下のような場合
に大きな問題となる。
【０００９】一般に、ＰＬＬシンセサイザ回路を有する
コードレス電話や携帯電話等では、電源にバッテリーを
用いているが、消費電力の節約のため間欠駆動を行って
いる。例えば、図６に示すように、子機は所定の周期Ｔ
で親機に対してポーリングを行って着呼信号の受信等を
行う。この場合、子機では、この周期Ｔ（例えば１秒）
ごとに電源を投入してＰＬＬを動作させ、ＰＬＬがロッ
クするのを待ってデータ転送を行うようになっている。
従って、電源を投入している時間はＰＬＬのロックアッ
プタイムｔ1 と実際の通信時間ｔ2 との和（一般には数
十ｍｓ程度）となるため、ＰＬＬのロックアップタイム
ｔ1 が長いと待ち受け時において電源を投入している時
間が長くなり、バッテリーの寿命が短くなってしまうと
いう問題がある。このため、ＰＬＬのロックアップタイ
ムｔ1 をできる限り短縮することが望まれる。
コードレス電話や携帯電話等では、電源にバッテリーを
用いているが、消費電力の節約のため間欠駆動を行って
いる。例えば、図６に示すように、子機は所定の周期Ｔ
で親機に対してポーリングを行って着呼信号の受信等を
行う。この場合、子機では、この周期Ｔ（例えば１秒）
ごとに電源を投入してＰＬＬを動作させ、ＰＬＬがロッ
クするのを待ってデータ転送を行うようになっている。
従って、電源を投入している時間はＰＬＬのロックアッ
プタイムｔ1 と実際の通信時間ｔ2 との和（一般には数
十ｍｓ程度）となるため、ＰＬＬのロックアップタイム
ｔ1 が長いと待ち受け時において電源を投入している時
間が長くなり、バッテリーの寿命が短くなってしまうと
いう問題がある。このため、ＰＬＬのロックアップタイ
ムｔ1 をできる限り短縮することが望まれる。
【００１０】時間の短縮を図るためには、例えば図５に
示すように、バイポーラ型のＰＮＰトランジスタ５３と
ＮＰＮトランジスタ５４によりチャージポンプ回路を構
成する方法が考えられる。この回路では、ＭＯＳ型の場
合に比べて動作速度が速く、ＰＬＬのロックアップタイ
ムの短縮という目的を達成することができる。
示すように、バイポーラ型のＰＮＰトランジスタ５３と
ＮＰＮトランジスタ５４によりチャージポンプ回路を構
成する方法が考えられる。この回路では、ＭＯＳ型の場
合に比べて動作速度が速く、ＰＬＬのロックアップタイ
ムの短縮という目的を達成することができる。
【００１１】しかしながら、この回路では、トランジス
タ５３，５４はＰＮ接合を含むため、リーク電流が多
い。しかも、この場合、両トランジスタの接合のタイプ
が異なるものであるため、製造上両者の特性を均一化す
ることが困難であり、両トランジスタがともにオフの場
合、リーク電流値相互間に無視できない差が生じる。こ
のリーク電流値の差は、出力端子３９からのプッシュ電
流またはプル電流として現れ、ＶＣＯの誤動作の原因と
なる。
タ５３，５４はＰＮ接合を含むため、リーク電流が多
い。しかも、この場合、両トランジスタの接合のタイプ
が異なるものであるため、製造上両者の特性を均一化す
ることが困難であり、両トランジスタがともにオフの場
合、リーク電流値相互間に無視できない差が生じる。こ
のリーク電流値の差は、出力端子３９からのプッシュ電
流またはプル電流として現れ、ＶＣＯの誤動作の原因と
なる。
【００１２】以上説明したように、従来のＰＬＬシンセ
サイザのチャージポンプ回路においては、動作速度の向
上及び動作精度の維持という２つの条件を同時に満たす
ことは困難であった。
サイザのチャージポンプ回路においては、動作速度の向
上及び動作精度の維持という２つの条件を同時に満たす
ことは困難であった。
【００１３】この発明は、係る課題を解決するためにな
されたもので、ＰＬＬの動作特性を良好に維持し、かつ
ロックアップタイムを短縮することができるＰＬＬシン
セサイザのチャージポンプ回路を得ることを目的とす
る。
されたもので、ＰＬＬの動作特性を良好に維持し、かつ
ロックアップタイムを短縮することができるＰＬＬシン
セサイザのチャージポンプ回路を得ることを目的とす
る。
【００１４】
【課題を解決するための手段】この発明に係るＰＬＬ周
波数シンセサイザのチャージポンプ回路は、基準信号を
発生する水晶発振器と、この水晶発振器の出力を分周し
てＰＬＬの基準周波数信号を生成する基準分周器と、印
加される電圧によって発振周波数が制御される電圧制御
発振器と、この電圧制御発振器の出力信号を分周する比
較分周器と、この比較分周器の分周出力と前記基準分周
器の分周出力の位相とを比較し、その位相差に応じた幅
のパルスを出力する位相比較器と、この位相比較器の出
力に応じて３値の信号を出力するチャージポンプ回路
と、このチャージポンプ回路の出力に基づき、前記電圧
制御発振器を制御するための電圧を発生するローパスフ
ィルタと、を有するＰＬＬ周波数シンセサイザにおい
て、前記チャージポンプ回路は、（１）同一接合型の一
対のバイポーラトランジスタから構成され、該一対のバ
イポーラトランジスタには前記位相比較器の２つの出力
信号がそれぞれ供給される差動回路と、（２）同一接合
型のバイポーラトランジスタ対からなるカレントミラー
回路を含み、前記差動回路の差動出力に応じてプッシュ
プル動作を行うプッシュプル回路と、を有することを特
徴とする。
波数シンセサイザのチャージポンプ回路は、基準信号を
発生する水晶発振器と、この水晶発振器の出力を分周し
てＰＬＬの基準周波数信号を生成する基準分周器と、印
加される電圧によって発振周波数が制御される電圧制御
発振器と、この電圧制御発振器の出力信号を分周する比
較分周器と、この比較分周器の分周出力と前記基準分周
器の分周出力の位相とを比較し、その位相差に応じた幅
のパルスを出力する位相比較器と、この位相比較器の出
力に応じて３値の信号を出力するチャージポンプ回路
と、このチャージポンプ回路の出力に基づき、前記電圧
制御発振器を制御するための電圧を発生するローパスフ
ィルタと、を有するＰＬＬ周波数シンセサイザにおい
て、前記チャージポンプ回路は、（１）同一接合型の一
対のバイポーラトランジスタから構成され、該一対のバ
イポーラトランジスタには前記位相比較器の２つの出力
信号がそれぞれ供給される差動回路と、（２）同一接合
型のバイポーラトランジスタ対からなるカレントミラー
回路を含み、前記差動回路の差動出力に応じてプッシュ
プル動作を行うプッシュプル回路と、を有することを特
徴とする。
【００１５】
【作用】この発明に係るＰＬＬシンセサイザのチャージ
ポンプ回路では、比較分周器の分周出力と基準分周器の
分周出力との位相差に応じて位相比較器から出力される
２つの出力は、チャージポンプ回路の差動回路の差動入
力端に入力され、この差動回路の差動出力に応じたプッ
シュプル回路のプッシュプル動作により３値出力が行わ
れる。
ポンプ回路では、比較分周器の分周出力と基準分周器の
分周出力との位相差に応じて位相比較器から出力される
２つの出力は、チャージポンプ回路の差動回路の差動入
力端に入力され、この差動回路の差動出力に応じたプッ
シュプル回路のプッシュプル動作により３値出力が行わ
れる。
【００１６】
【実施例】以下図面に基づき本発明を詳細に説明する。
【００１７】図１は、本発明の一実施例におけるＰＬＬ
シンセサイザの全体構成を表わしたものである。この図
に示す回路は、例えばコードレス電話や携帯電話等の移
動体通信機器あるいは放送受信機器に用いられるＰＬＬ
シンセサイザ回路であって、外部接続された水晶振動子
（図示せず）によって基準信号を発生する基準発振器１
１と、この基準発振器１１の発振出力を所定の分周比で
分周して基準信号を生成する基準分周器１２と、ＶＣＯ
１３の発振信号を可変の分周比で分周する比較分周器１
４と、基準分周器１２の分周出力と比較分周器１４の分
周出力との位相比較を行って２つの位相差信号１８，１
９を出力する位相比較器１５と、この位相比較器１５の
出力に応じて３値の信号２０を出力するチャージポンプ
回路１６と、このチャージポンプ回路１６の出力を積分
してその位相差に応じた電圧でＶＣＯ１３を制御するＬ
ＰＦ１７とから構成されている。
シンセサイザの全体構成を表わしたものである。この図
に示す回路は、例えばコードレス電話や携帯電話等の移
動体通信機器あるいは放送受信機器に用いられるＰＬＬ
シンセサイザ回路であって、外部接続された水晶振動子
（図示せず）によって基準信号を発生する基準発振器１
１と、この基準発振器１１の発振出力を所定の分周比で
分周して基準信号を生成する基準分周器１２と、ＶＣＯ
１３の発振信号を可変の分周比で分周する比較分周器１
４と、基準分周器１２の分周出力と比較分周器１４の分
周出力との位相比較を行って２つの位相差信号１８，１
９を出力する位相比較器１５と、この位相比較器１５の
出力に応じて３値の信号２０を出力するチャージポンプ
回路１６と、このチャージポンプ回路１６の出力を積分
してその位相差に応じた電圧でＶＣＯ１３を制御するＬ
ＰＦ１７とから構成されている。
【００１８】次に、このような構成のＰＬＬシンセサイ
ザ回路の動作の概要を説明する。
ザ回路の動作の概要を説明する。
【００１９】この回路では、基準分周器１２によって図
３（ａ）に示すような一定周波数の基準周波数信号Ａが
生成される一方、比較分周器１４によって、ＶＣＯ１３
の発振信号を所定の分周比で分周した分周出力Ｂ（同図
（ｂ））が得られる。そして、位相比較器１５によっ
て、比較分周器１４の分周出力Ｂと基準分周器１２から
の基準周波数信号Ａの位相が比較され、同図（ｃ）及び
（ｄ）に示すように、両者の位相差に応じたパルス幅を
有する位相差信号１８または１９が出力される。ここで
は、分周出力Ｂの位相が基準周波数信号Ａより進んだ場
合は、その位相差に応じたパルス幅の位相差信号１８
（同図（ｃ））が出力され、逆に分周出力Ｂの位相が基
準周波数信号Ａより遅れた場合は、その位相差に応じた
パルス幅の位相差信号１９（同図（ｄ））が出力される
ようになっている。
３（ａ）に示すような一定周波数の基準周波数信号Ａが
生成される一方、比較分周器１４によって、ＶＣＯ１３
の発振信号を所定の分周比で分周した分周出力Ｂ（同図
（ｂ））が得られる。そして、位相比較器１５によっ
て、比較分周器１４の分周出力Ｂと基準分周器１２から
の基準周波数信号Ａの位相が比較され、同図（ｃ）及び
（ｄ）に示すように、両者の位相差に応じたパルス幅を
有する位相差信号１８または１９が出力される。ここで
は、分周出力Ｂの位相が基準周波数信号Ａより進んだ場
合は、その位相差に応じたパルス幅の位相差信号１８
（同図（ｃ））が出力され、逆に分周出力Ｂの位相が基
準周波数信号Ａより遅れた場合は、その位相差に応じた
パルス幅の位相差信号１９（同図（ｄ））が出力される
ようになっている。
【００２０】これらの位相差信号は、チャージポンプ回
路１６によって３値信号に変換され、さらにＬＰＦ１７
で積分されてＶＣＯ１３を制御する制御電圧Ｖo が得ら
れる。ＶＣＯ１３は、この制御電圧Ｖo に応じた周波数
の発振信号を出力し、比較分周器１４に入力する。この
ようにして、基準周波数信号Ａの整数倍の周波数の発振
信号がＶＣＯ１３により得られ、これが外部出力周波数
信号ｆo となる。この信号は、例えば局部発振周波数信
号として用いられることとなるが、その周波数は比較分
周器１４の分周比を変えることで変化させることができ
る。
路１６によって３値信号に変換され、さらにＬＰＦ１７
で積分されてＶＣＯ１３を制御する制御電圧Ｖo が得ら
れる。ＶＣＯ１３は、この制御電圧Ｖo に応じた周波数
の発振信号を出力し、比較分周器１４に入力する。この
ようにして、基準周波数信号Ａの整数倍の周波数の発振
信号がＶＣＯ１３により得られ、これが外部出力周波数
信号ｆo となる。この信号は、例えば局部発振周波数信
号として用いられることとなるが、その周波数は比較分
周器１４の分周比を変えることで変化させることができ
る。
【００２１】次に、図１におけるチャージポンプ回路１
６の構成及び動作について説明する。
６の構成及び動作について説明する。
【００２２】図２は、チャージポンプ回路の一構成例を
表したものである。この回路には、位相比較器１５から
の位相差信号１８，１９をそれぞれ入力するための入力
端子３１，３２が備えられている。このうち第１の入力
端子３１は、抵抗３４を介して、差動回路を構成する第
１のトランジスタＱ１のベースに接続されるとともに、
ダイオード３５を介して接地へと接続されている。一
方、第２の入力端子３２は、抵抗３６を介して、差動回
路を構成する第２のトランジスタＱ２のベースに接続さ
れるとともに、ダイオード３７を介して接地へと接続さ
れている。
表したものである。この回路には、位相比較器１５から
の位相差信号１８，１９をそれぞれ入力するための入力
端子３１，３２が備えられている。このうち第１の入力
端子３１は、抵抗３４を介して、差動回路を構成する第
１のトランジスタＱ１のベースに接続されるとともに、
ダイオード３５を介して接地へと接続されている。一
方、第２の入力端子３２は、抵抗３６を介して、差動回
路を構成する第２のトランジスタＱ２のベースに接続さ
れるとともに、ダイオード３７を介して接地へと接続さ
れている。
【００２３】トランジスタＱ１及びＱ２のエミッタは、
相互に接続され、さらに定電流源としての抵抗３８を介
して接地に接続されている。トランジスタＱ１のコレク
タは、トランジスタＱ３及びＱ５のベース同士を相互接
続してなる第１のカレントミラー回路のトランジスタＱ
３のコレクタに接続され、トランジスタＱ２のコレクタ
は、トランジスタＱ４及びＱ６のベース同士を相互接続
してなる第２のカレントミラー回路のトランジスタＱ４
のコレクタに接続されている。トランジスタＱ３及びＱ
４は、ベース・コレクタ間がそれぞれ直接接続され、各
エミッタは電源ＶCCに接続されている。
相互に接続され、さらに定電流源としての抵抗３８を介
して接地に接続されている。トランジスタＱ１のコレク
タは、トランジスタＱ３及びＱ５のベース同士を相互接
続してなる第１のカレントミラー回路のトランジスタＱ
３のコレクタに接続され、トランジスタＱ２のコレクタ
は、トランジスタＱ４及びＱ６のベース同士を相互接続
してなる第２のカレントミラー回路のトランジスタＱ４
のコレクタに接続されている。トランジスタＱ３及びＱ
４は、ベース・コレクタ間がそれぞれ直接接続され、各
エミッタは電源ＶCCに接続されている。
【００２４】第１のカレントミラー回路を構成するトラ
ンジスタＱ５のコレクタ及び第２のカレントミラー回路
を構成するトランジスタＱ６のコレクタは、トランジス
タＱ７及びＱ８のベース同士を接続してなる第３のカレ
ントミラー回路のトランジスタＱ７のコレクタ及びトラ
ンジスタＱ８のコレクタにそれぞれ対応して接続されて
いる。トランジスタＱ５及びＱ６のエミッタはＶCCに接
続されている。
ンジスタＱ５のコレクタ及び第２のカレントミラー回路
を構成するトランジスタＱ６のコレクタは、トランジス
タＱ７及びＱ８のベース同士を接続してなる第３のカレ
ントミラー回路のトランジスタＱ７のコレクタ及びトラ
ンジスタＱ８のコレクタにそれぞれ対応して接続されて
いる。トランジスタＱ５及びＱ６のエミッタはＶCCに接
続されている。
【００２５】第３のカレントミラー回路のトランジスタ
Ｑ７のコレクタには、エミッタをトランジスタＱ７及び
Ｑ８のベースに接続したベース電流補正用のトランジス
タＱ９のベースが接続されている。このトランジスタＱ
９のコレクタはＶCCに接続されている。また、トランジ
スタＱ８のコレクタは出力端子３９にも接続されてい
る。トランジスタＱ７及びＱ８のエミッタはともに接地
接続されている。
Ｑ７のコレクタには、エミッタをトランジスタＱ７及び
Ｑ８のベースに接続したベース電流補正用のトランジス
タＱ９のベースが接続されている。このトランジスタＱ
９のコレクタはＶCCに接続されている。また、トランジ
スタＱ８のコレクタは出力端子３９にも接続されてい
る。トランジスタＱ７及びＱ８のエミッタはともに接地
接続されている。
【００２６】以上のような構成のチャージポンプ回路の
動作を図３とともに説明する。
動作を図３とともに説明する。
【００２７】位相比較器１５から入力端子３１，３２
に、図３（ｃ），（ｄ）に示したような位相差信号１
８，１９が入力されると、これらはそれぞれ、差動回路
のトランジスタＱ１，Ｑ２のベースに印加される。この
チャージポンプ回路は、トランジスタＱ１，Ｑ２のベー
スへの印加電圧の組合せに応じて以下のように動作す
る。
に、図３（ｃ），（ｄ）に示したような位相差信号１
８，１９が入力されると、これらはそれぞれ、差動回路
のトランジスタＱ１，Ｑ２のベースに印加される。この
チャージポンプ回路は、トランジスタＱ１，Ｑ２のベー
スへの印加電圧の組合せに応じて以下のように動作す
る。
【００２８】(I)位相進み状態の場合 図３（ａ），（ｂ）において、分周出力Ｂの位相が基準
周波数信号Ａより進んでいる場合は、その位相差に応じ
たパルス幅の位相差信号１８（同図（ｃ））が出力され
る。このとき、チャージポンプ回路１６の入力端子３
１，３２には、それぞれ、“Ｈ”，“Ｌ”レベルの信号
が入力されるため、トランジスタＱ１のみがオンとな
り、ＶCCから電流Ｉ１がトランジスタＱ３を経てトラン
ジスタＱ１に流れる一方、トランジスタＱ２には電流が
流れない。これにより、第１のカレントミラー回路のト
ランジスタＱ５にも電流Ｉ１が流れ、第３のカレントミ
ラー回路のトランジスタＱ７及びＱ８にも同じ電流Ｉ１
が流れる。このとき、第２のカレントミラー回路のトラ
ンジスタＱ４には電流が流れないので、トランジスタＱ
６にも電流は流れない。従って、トランジスタＱ８に
は、出力端子３９から流入した電流Ｉ１が流れることと
なる。この電流は次段のＬＰＦ１７（図１）のコンデン
サの放電電流であり、ＬＰＦ１７の出力電圧Ｖo を減少
させる。
周波数信号Ａより進んでいる場合は、その位相差に応じ
たパルス幅の位相差信号１８（同図（ｃ））が出力され
る。このとき、チャージポンプ回路１６の入力端子３
１，３２には、それぞれ、“Ｈ”，“Ｌ”レベルの信号
が入力されるため、トランジスタＱ１のみがオンとな
り、ＶCCから電流Ｉ１がトランジスタＱ３を経てトラン
ジスタＱ１に流れる一方、トランジスタＱ２には電流が
流れない。これにより、第１のカレントミラー回路のト
ランジスタＱ５にも電流Ｉ１が流れ、第３のカレントミ
ラー回路のトランジスタＱ７及びＱ８にも同じ電流Ｉ１
が流れる。このとき、第２のカレントミラー回路のトラ
ンジスタＱ４には電流が流れないので、トランジスタＱ
６にも電流は流れない。従って、トランジスタＱ８に
は、出力端子３９から流入した電流Ｉ１が流れることと
なる。この電流は次段のＬＰＦ１７（図１）のコンデン
サの放電電流であり、ＬＰＦ１７の出力電圧Ｖo を減少
させる。
【００２９】ＬＰＦ１７の出力電圧Ｖo が減少すると、
ＶＣＯ１３の発振周波数（ｆo ）が低下するため、比較
分周器１４の分周出力Ｂの位相を遅らせる方向に制御さ
れ、基準周波数信号Ａとの位相差が縮小する。
ＶＣＯ１３の発振周波数（ｆo ）が低下するため、比較
分周器１４の分周出力Ｂの位相を遅らせる方向に制御さ
れ、基準周波数信号Ａとの位相差が縮小する。
【００３０】(II) 位相遅れ状態の場合 図３（ａ），（ｂ）において、分周出力Ｂの位相が基準
周波数信号Ａより遅れている場合は、その位相差に応じ
たパルス幅の位相差信号１９（同図（ｄ））が出力され
る。このとき、チャージポンプ回路１６の入力端子３
１，３２には、それぞれ、“Ｌ”，“Ｈ”レベルの信号
が入力されるため、トランジスタＱ２のみがオンとな
り、ＶCCから電流Ｉ２がトランジスタＱ４を経てトラン
ジスタＱ２に流れる一方、トランジスタＱ１には電流が
流れない。これにより、第２のカレントミラー回路のト
ランジスタＱ６にも電流Ｉ２が流れる。このとき、第１
のカレントミラー回路のトランジスタＱ５には電流が流
れないので、トランジスタＱ７及びＱ８には電流が流れ
ない。従って、トランジスタＱ６を流れた電流Ｉ２は、
出力端子３９から流出することとなる。この電流は次段
のＬＰＦ１７（図１）のコンデンサの充電電流となり、
ＬＰＦ１７の出力電圧を増加させる。ＬＰＦ１７の出力
電圧Ｖo が増加すると、ＶＣＯ１３の発振周波数
（ｆo ）が増加するため、比較分周器１４の分周出力Ｂ
の位相が進む方向に制御され、基準周波数信号Ａとの位
相差が縮小する。
周波数信号Ａより遅れている場合は、その位相差に応じ
たパルス幅の位相差信号１９（同図（ｄ））が出力され
る。このとき、チャージポンプ回路１６の入力端子３
１，３２には、それぞれ、“Ｌ”，“Ｈ”レベルの信号
が入力されるため、トランジスタＱ２のみがオンとな
り、ＶCCから電流Ｉ２がトランジスタＱ４を経てトラン
ジスタＱ２に流れる一方、トランジスタＱ１には電流が
流れない。これにより、第２のカレントミラー回路のト
ランジスタＱ６にも電流Ｉ２が流れる。このとき、第１
のカレントミラー回路のトランジスタＱ５には電流が流
れないので、トランジスタＱ７及びＱ８には電流が流れ
ない。従って、トランジスタＱ６を流れた電流Ｉ２は、
出力端子３９から流出することとなる。この電流は次段
のＬＰＦ１７（図１）のコンデンサの充電電流となり、
ＬＰＦ１７の出力電圧を増加させる。ＬＰＦ１７の出力
電圧Ｖo が増加すると、ＶＣＯ１３の発振周波数
（ｆo ）が増加するため、比較分周器１４の分周出力Ｂ
の位相が進む方向に制御され、基準周波数信号Ａとの位
相差が縮小する。
【００３１】一方、位相比較器１５は、不感帯（すなわ
ち、位相差があるにもかかわらず、入力端子３１，３２
のいずれにもパルスが入力されない状態）を有する。こ
の場合、トランジスタＱ１及びＱ２のベース電圧はとも
に“Ｌ”レベルとなるため、これらのトランジスタはと
もにオフとなって原則として電流は流れない。しかしな
がら、従来技術の説明において記載したように、これら
のトランジスタＱ１，Ｑ２はバイポーラ型であるため、
それぞれを流れるリーク電流ＩL1及びＩL2が比較的大き
く、実際には、第１及び第２のカレントミラー回路のト
ランジスタＱ５及びＱ６にも、それぞれ同一の電流が流
れることとなる。
ち、位相差があるにもかかわらず、入力端子３１，３２
のいずれにもパルスが入力されない状態）を有する。こ
の場合、トランジスタＱ１及びＱ２のベース電圧はとも
に“Ｌ”レベルとなるため、これらのトランジスタはと
もにオフとなって原則として電流は流れない。しかしな
がら、従来技術の説明において記載したように、これら
のトランジスタＱ１，Ｑ２はバイポーラ型であるため、
それぞれを流れるリーク電流ＩL1及びＩL2が比較的大き
く、実際には、第１及び第２のカレントミラー回路のト
ランジスタＱ５及びＱ６にも、それぞれ同一の電流が流
れることとなる。
【００３２】ところが、差動回路を構成する２つのトラ
ンジスタＱ１及びＱ２は、ともに同一接合型のＮＰＮト
ランジスタであるため、製造工程上、両者の特性を高精
度に一致させることが可能であり、リーク電流ＩL1とＩ
L2を等しくすることは容易である。また、第１のカレン
トミラー回路を構成する２つのトランジスタＱ３，Ｑ
５、及び第２のカレントミラー回路を構成する２つのト
ランジスタＱ４，Ｑ６はともに、同一接合型のＰＮＰト
ランジスタであるため、トランジスタＱ５，Ｑ６を流れ
る電流は、それぞれ、トランジスタＱ３，Ｑ４を流れる
電流ＩL1，ＩL2と高精度に一致し、結局、トランジスタ
Ｑ５，Ｑ６をそれぞれ流れる電流ＩL1及びＩL2は高精度
に一致する。同様に、第３のカレントミラー回路におい
ても、トランジスタＱ７，Ｑ８の特性が高精度に一致す
るよう製造可能であるため、それぞれを流れる電流も高
精度に一致する。従って、トランジスタＱ５，Ｑ６をそ
れぞれ流れる電流ＩL1，ＩL2は、そのまますべてトラン
ジスタＱ７，Ｑ８を流れることとなり、出力端子３９を
介して次段のＬＰＦ１７のコンデンサとの間に電流の出
入りが生じることはなくなる。あるいは、生じたとして
も、従来回路（図５）の場合に比べて極めて小さくな
る。このため、無用のプッシュまたはプル電流によって
ＶＣＯ１３が誤動作することがない。
ンジスタＱ１及びＱ２は、ともに同一接合型のＮＰＮト
ランジスタであるため、製造工程上、両者の特性を高精
度に一致させることが可能であり、リーク電流ＩL1とＩ
L2を等しくすることは容易である。また、第１のカレン
トミラー回路を構成する２つのトランジスタＱ３，Ｑ
５、及び第２のカレントミラー回路を構成する２つのト
ランジスタＱ４，Ｑ６はともに、同一接合型のＰＮＰト
ランジスタであるため、トランジスタＱ５，Ｑ６を流れ
る電流は、それぞれ、トランジスタＱ３，Ｑ４を流れる
電流ＩL1，ＩL2と高精度に一致し、結局、トランジスタ
Ｑ５，Ｑ６をそれぞれ流れる電流ＩL1及びＩL2は高精度
に一致する。同様に、第３のカレントミラー回路におい
ても、トランジスタＱ７，Ｑ８の特性が高精度に一致す
るよう製造可能であるため、それぞれを流れる電流も高
精度に一致する。従って、トランジスタＱ５，Ｑ６をそ
れぞれ流れる電流ＩL1，ＩL2は、そのまますべてトラン
ジスタＱ７，Ｑ８を流れることとなり、出力端子３９を
介して次段のＬＰＦ１７のコンデンサとの間に電流の出
入りが生じることはなくなる。あるいは、生じたとして
も、従来回路（図５）の場合に比べて極めて小さくな
る。このため、無用のプッシュまたはプル電流によって
ＶＣＯ１３が誤動作することがない。
【００３３】また、分周出力Ｂと基準周波数信号Ａの位
相が一致した場合には、図３（ｃ），（ｄ）に示すよう
に、本来は望ましくない鋭い瞬間的パルスが入力端子３
１，３２の双方に入力される場合がある。この場合、ト
ランジスタＱ１，Ｑ２のベースにはともに“Ｈ”レベル
の電圧が印加されるため、両トランジスタともにオンと
なって、それぞれに電流ＩS1，ＩS2が流れる。この場合
にも、上記した理由と同様、トランジスタＱ１，Ｑ２の
特性の同一性により、電流ＩS1とＩS2は高精度に一致す
る。さらに、それ以降の動作、すなわち第１，第２及び
第３のカレントミラー回路の動作においても、各カレン
トミラー回路を流れる電流の高精度の対称性により、ト
ランジスタＱ５，Ｑ６をそれぞれ流れる電流ＩS1，ＩS2
は、それぞれ、そのまますべてトランジスタＱ７，Ｑ８
を流れることとなり、出力端子３９を介して次段のＬＰ
Ｆ１７のコンデンサとの間に電流の出入りが生じること
はほとんどなくなる。このため、無用のプッシュまたは
プル電流によってＶＣＯ１３が誤動作することがない。
相が一致した場合には、図３（ｃ），（ｄ）に示すよう
に、本来は望ましくない鋭い瞬間的パルスが入力端子３
１，３２の双方に入力される場合がある。この場合、ト
ランジスタＱ１，Ｑ２のベースにはともに“Ｈ”レベル
の電圧が印加されるため、両トランジスタともにオンと
なって、それぞれに電流ＩS1，ＩS2が流れる。この場合
にも、上記した理由と同様、トランジスタＱ１，Ｑ２の
特性の同一性により、電流ＩS1とＩS2は高精度に一致す
る。さらに、それ以降の動作、すなわち第１，第２及び
第３のカレントミラー回路の動作においても、各カレン
トミラー回路を流れる電流の高精度の対称性により、ト
ランジスタＱ５，Ｑ６をそれぞれ流れる電流ＩS1，ＩS2
は、それぞれ、そのまますべてトランジスタＱ７，Ｑ８
を流れることとなり、出力端子３９を介して次段のＬＰ
Ｆ１７のコンデンサとの間に電流の出入りが生じること
はほとんどなくなる。このため、無用のプッシュまたは
プル電流によってＶＣＯ１３が誤動作することがない。
【００３４】なお、上記回路はすべてバイポーラトラン
ジスタで構成されているため、その動作速度は従来回路
（図４）に比べて高速であり、ＰＬＬのロックアップタ
イムが短くなる。
ジスタで構成されているため、その動作速度は従来回路
（図４）に比べて高速であり、ＰＬＬのロックアップタ
イムが短くなる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
チャージポンプ回路を、同一接合型の一対のバイポーラ
トランジスタから構成された差動回路と、同一接合型の
バイポーラトランジスタ対からなるカレントミラー回路
を用いたプッシュプル回路とにより構成し、位相比較器
の２つの信号を差動回路の入力端に入力して差動動作さ
せるとともに、差動回路の差動出力に応じてプッシュプ
ル動作を行うこととしたので、バイポーラトランジスタ
のオフリーク電流による次段回路への影響を極めて少な
くしつつ、高速動作を維持することができる。
チャージポンプ回路を、同一接合型の一対のバイポーラ
トランジスタから構成された差動回路と、同一接合型の
バイポーラトランジスタ対からなるカレントミラー回路
を用いたプッシュプル回路とにより構成し、位相比較器
の２つの信号を差動回路の入力端に入力して差動動作さ
せるとともに、差動回路の差動出力に応じてプッシュプ
ル動作を行うこととしたので、バイポーラトランジスタ
のオフリーク電流による次段回路への影響を極めて少な
くしつつ、高速動作を維持することができる。
【図１】一般的なＰＬＬシンセサイザの概略構成図であ
る。
る。
【図２】本発明の一実施例におけるＰＬＬシンセサイザ
のチャージポンプ回路を示す回路図である。
のチャージポンプ回路を示す回路図である。
【図３】図１のＰＬＬシンセサイザの概略動作を示すタ
イミング図である。
イミング図である。
【図４】従来のチャージポンプ回路の一例を示す回路図
である。
である。
【図５】従来のチャージポンプ回路の他の例を示す回路
図である。
図である。
【図６】コードレス電話または移動電話における通信方
式を説明するための説明図である。
式を説明するための説明図である。
１１ 基準発振器 １２ 基準分周器 １３ ＶＣＯ １４ 比較分周器 １５ 位相比較器 １６ チャージポンプ回路 １７ ＬＰＦ ３１，３２ 入力端子 ３９ 出力端子 Ｑ１，Ｑ２ ＮＰＮトランジスタ（差動回路） Ｑ３，Ｑ５ ＰＮＰトランジスタ（第１のカレントミラ
ー回路） Ｑ４，Ｑ６ ＰＮＰトランジスタ（第２のカレントミラ
ー回路） Ｑ７，Ｑ８ ＮＰＮトランジスタ（第３のカレントミラ
ー回路）
ー回路） Ｑ４，Ｑ６ ＰＮＰトランジスタ（第２のカレントミラ
ー回路） Ｑ７，Ｑ８ ＮＰＮトランジスタ（第３のカレントミラ
ー回路）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/06 - 7/18
Claims (1)
- 【請求項１】 基準信号を発生する水晶発振器と、 この水晶発振器の出力を分周してＰＬＬの基準周波数信
号を生成する基準分周器と、 印加される電圧によって発振周波数が制御される電圧制
御発振器と、 この電圧制御発振器の出力信号を分周する比較分周器
と、 この比較分周器の分周出力と前記基準分周器の分周出力
の位相とを比較し、その位相差に応じた幅のパルスを出
力する位相比較器と、 この位相比較器の出力に応じて３値の信号を出力するチ
ャージポンプ回路と、 このチャージポンプ回路の出力に基づき、前記電圧制御
発振器を制御するための電圧を発生するローパスフィル
タと、 を有するＰＬＬ周波数シンセサイザにおいて、 前記チャージポンプ回路は、 同一接合型の一対のバイポーラトランジスタから構成さ
れ、該一対のバイポーラトランジスタには前記位相比較
器の２つの出力信号がそれぞれ供給される差動回路と、 同一接合型のバイポーラトランジスタ対からなるカレン
トミラー回路を含み、前記差動回路の差動出力に応じて
プッシュプル動作を行うプッシュプル回路と、 を具備することを特徴とするＰＬＬ周波数シンセサイザ
のチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128953A JP2940761B2 (ja) | 1993-05-31 | 1993-05-31 | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128953A JP2940761B2 (ja) | 1993-05-31 | 1993-05-31 | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338787A JPH06338787A (ja) | 1994-12-06 |
| JP2940761B2 true JP2940761B2 (ja) | 1999-08-25 |
Family
ID=14997497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5128953A Expired - Fee Related JP2940761B2 (ja) | 1993-05-31 | 1993-05-31 | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940761B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106849646B (zh) * | 2017-03-30 | 2019-09-10 | 中国人民解放军国防科学技术大学 | 一种具有抗辐照特性的低抖动电荷泵 |
-
1993
- 1993-05-31 JP JP5128953A patent/JP2940761B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338787A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3415304B2 (ja) | クロック発生回路とプロセッサ | |
| US5359727A (en) | Clock generator using PLL and information processing system using the clock generator | |
| US6295328B1 (en) | Frequency multiplier using delayed lock loop (DLL) | |
| JP2000174616A (ja) | 半導体集積回路 | |
| US4546330A (en) | Phase-locked loop circuit | |
| JPS639409B2 (ja) | ||
| JP3313998B2 (ja) | 位相同期回路 | |
| JP2914310B2 (ja) | チャージポンプ回路及びそれを用いたｐｌｌ回路 | |
| EP0952669A1 (en) | Phase comparison circuit | |
| JPH07143002A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US6111469A (en) | Charge pumping circuit and PLL frequency synthesizer | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| JPH10224212A (ja) | フェイズロックループ回路 | |
| JP2001127631A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| US6979990B2 (en) | Reference voltage generator for frequency divider and method thereof | |
| JP2940761B2 (ja) | Ｐｌｌ周波数シンセサイザのチャージポンプ回路 | |
| US6304147B1 (en) | Method and circuit for reduced power consumption in a charge pump circuit | |
| JP2002237750A (ja) | 時間的遅延の短い周波数比較装置 | |
| US4278903A (en) | Phase comparison circuit | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JPH09172371A (ja) | Ｐｌｌ回路に設けたチャージポンプの制御方法及びｐｌｌ回路 | |
| CN114244353B (zh) | 一种基于二次注入及锁相环技术的快速启动晶体振荡器 | |
| US20020003443A1 (en) | Toggle flip-flop circuit, prescaler, and PLL circuit | |
| JP2001144608A (ja) | 位相同期回路 | |
| JP3080389B2 (ja) | クロツク発生回路及び本回路を用いた情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |