JP2001144608A

JP2001144608A - 位相同期回路

Info

Publication number: JP2001144608A
Application number: JP32329199A
Authority: JP
Inventors: Sadami Umeda; 定美梅田; Yuji Segawa; 裕司瀬川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-11-12
Filing date: 1999-11-12
Publication date: 2001-05-25
Anticipated expiration: 2019-11-12
Also published as: JP3597428B2

Abstract

(57)【要約】【課題】低電圧化及び高速化に対応することができ
て、ＰＬＬ回路に使用したときに確実にフェーズロック
する位相同期回路を提供する。【解決手段】フィルタ部１のロジック回路１３は、進
み信号/PU 、遅れ信号/PV 及びＶＣＯ２の出力信号OUT
から位相進み信号PF及び位相遅れ信号PDを生成する。Ｖ
ＣＯ２のチャージポンプ２８は、フィルタ部１の出力電
圧ＶＬに応じた電流をコンデンサ３４に流し込み、又は
コンデンサ３４から引き抜く。また、チャージポンプ３
３は位相進み信号PF及び位相遅れ信号PDに応じた電流を
コンデンサ３４に流し込み、又はコンデンサ３４から引
き抜く。コンデンサ３４はコンパレータ３６に接続され
ており、このコンパレータ３６はコンデンサ３４の電圧
Ｖｆに応じた周波数で発振する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フィルタ部及び電
圧制御発振部（voltage controlled oscillator：以
下、「ＶＣＯ」という）により構成され、主にＰＬＬ
（Phase Locked Loop)回路に使用される位相同期回路に
関する。

【０００２】

【従来の技術】ＰＬＬ回路は、周波数同調回路、検波回
路、データ再生回路及びクロック再生回路などの回路に
組み込まれて、携帯電話、自動車電話及びコードレス電
話などの携帯無線機器や、有線又は無線用モデムなど、
多くの電子機器に使用されている。

【０００３】図５はＰＬＬ回路の一般的な構成を示すブ
ロック図である。ＰＬＬ回路は、位相比較回路１１１、
位相同期回路１１２及び分周器１１５により構成されて
いる。また、位相同期回路１１２は、フィルタ部１１３
及びＶＣＯ１１４により構成されている。位相比較回路
１１１は、基準周波数と分周器１１５の出力とを比較
し、両者の位相差に応じて進み信号/PU 又は遅れ信号/P
V を出力する。フィルタ部１１３は、位相比較部１１１
から進み信号/PU 又は遅れ信号/PV を入力し、位相の進
み又は遅れに応じた電圧を出力する。ＶＣＯ１１４は、
フィルタ部１１３から出力される電圧に応じた周波数の
信号OUT を生成して出力する。分周器１１５は、ＶＣＯ
１１４から出力された信号をｎ（ｎは整数）分周して位
相比較器１１１に出力する。

【０００４】図６は、位相同期回路１１２を構成するフ
ィルタ部１１３及びＶＣＯ１１４を示す回路図である。
フィルタ部１１３は、端子１２１，１２２，１３５と、
電流源１２３，１２４及びスイッチ１２５，１２６によ
り構成されるチャージポンプ１２７と、インバータ１２
８，１２９，１３０及びコンデンサ１３１，１３２によ
り構成される位相シフト回路１３３と、コンデンサ１３
４とにより構成されている。そして、端子１２１には進
み信号/PU が入力され、端子１２２には遅れ信号/PV が
入力される。

【０００５】チャージポンプ１２７の電流源１２３及び
スイッチ１２５は、高電位側電源ライン（ＶDD）と端子
１３５との間に直列接続されている。また、電流源１２
４及びスイッチ１２６は、低電位側電源ライン（接地）
と端子１３５との間に直列接続されている。位相シフト
回路１３３のインバータ１２８及びコンデンサ１３１
は、端子１２１と端子１３５との間に直列接続されてい
る。また、インバータ１２９，１３０及びコンデンサ１
３２は、端子１２２と端子１３５との間に直列接続され
ている。更に、端子１３５と低電位側電源ラインとの間
にはコンデンサ１３４が接続されている。

【０００６】チャージポンプ１２７のスイッチ１２５
は、進み信号/PU が“Ｌ”の期間だけオンになり、その
他の期間はオフとなる。また、チャージポンプ１２７の
スイッチ１２６は、遅れ信号/PV が“Ｌ”の期間だけオ
ンになり、その他の期間はオフになる。電流源１２３
は、スイッチ１２５がオンになるとコンデンサ１３４に
電流を流し込み、電流源１２４は、スイッチ１２６がオ
ンになるとコンデンサ１３４から電流を引き抜く。

【０００７】ＶＣＯ１１４は、電圧−電流変換部１３６
と、電流源１３７，１３８及びスイッチ１３９，１４０
により構成されるチャージポンプ１４１と、コンデンサ
１４２と、コンパレータ１４３と、スイッチ１４４とに
より構成されている。チャージポンプ１４１の電流源１
３７及びスイッチ１３９は、高電位側電源ライン（ＶD
D）とコンパレータ１４３の非反転入力端（＋）との間
に直列接続されている。また、電流源１３８及びスイッ
チ１４０は、低電位側電源ライン（接地）とコンパレー
タ１４３の非反転入力端（＋）との間に直列接続されて
いる。更に、低電位側電源ラインとコンパレータ１４３
の非反転入力端（＋）との間には、コンデンサ１４２が
接続されている。

【０００８】チャージポンプ１４１内のスイッチ１３
９，１４０はコンパレータ１４３の出力に応じてオンー
オフする。また、電圧−電流変換部１３６は、フィルタ
部１１３から出力される電圧に応じた電流を生成し、チ
ャージポンプ１４１は電圧−電流変換部１３６から出力
される電流に応じた電流をコンデンサ１４２に流し込
み、又はコンデンサ１４２から引き抜く。

【０００９】コンパレータ１４３の反転入力端（−）は
スイッチ１４４に接続されている。スイッチ１４４はコ
ンパレータ１４３の出力信号OUT により制御され、コン
パレータ１４３の反転入力端（−）の電圧を低電位側基
準電圧VRL 又は高電位側基準電圧VRH に切り替える。図
７は、図６に示す位相同期回路の動作を示すタイミング
チャートである。

【００１０】端子１３５の電圧が一定であり、スイッチ
１４４が基準電圧VRL 側に接続しているとする。また、
進み信号/PU 及び遅れ信号/PV はいずれも“Ｈ”である
とする。更に、スイッチ１４０がオン、スイッチ１３９
がオフであるとする。このとき、電流源１３８は端子１
３５の電圧に応じた電流をコンデンサ１４２から引き抜
き、したがってコンパレータ１４３の非反転入力端
（＋）の電圧Ｖf が時間とともに低下していく。電圧Ｖ
f が減少して基準電圧VRL に一致すると、コンパレータ
１４３の出力信号OUT が反転し、それにともなってスイ
ッチ１４４が基準電圧VRH 側に切り替わるとともに、ス
イッチ１３９がオン、スイッチ１４０がオフになる。こ
れにより、電流源１３７は端子１３５の電圧に応じた電
流をコンデンサ１４２に流し込み、コンデンサ１４２の
非反転入力端（＋）の電圧Ｖf が上昇し始める。

【００１１】その後、コンパレータ１４３の非反転入力
端（＋）の電圧Ｖf が基準電圧VRHに到達すると、コン
パレータ１４３の出力信号OUT が反転し、それにともな
ってスイッチ１４４が基準電圧VRL 側に切り替わり、ス
イッチ１３９がオフ、スイッチ１４０がオンになる。こ
れにより、電流源１３８はコンデンサ１４２から電流の
引き抜きを開始し、電圧Ｖf が低下していく。

【００１２】このようにして、チャージポンプ１４１に
よる電流の引き抜き及び流し込みが交互に繰り返され、
それに伴ってコンパレータ１４３の出力信号OUT が反転
する。端子１３５の電圧が一定であるとすると、コンデ
ンサ１４２から引き抜く電流及びコンデンサ１４２に流
し込む電流が一定であるので、コンパレータ１４２は一
定の周波数で発振する。すなわち、コンパレータ１４２
から出力される信号の周波数は、端子１３５の電圧ＶＬ
により決定される。

【００１３】ここで、図７の時刻ｔ1 で進み信号/PU が
“Ｌ”に変化したとする。端子１２１に入力された進み
信号/PU はインバータ１２８で反転され、コンデンサ１
３１に伝達される。これにより、端子１３５の電圧ＶＬ
がＶa だけ瞬間的に上昇する。また、進み信号/PU によ
りスイッチ１２５がオンになり、電流源１２３からコン
デンサ１３４に電流が流し込まれる。従って、端子１３
５の電圧ＶＬは時間とともに上昇する。

【００１４】その後、時刻ｔ2 で進み信号/PU が“Ｈ”
になると、スイッチ１２５がオフになってコンデンサ１
３４への電流の流し込みが停止するとともに、インバー
タ１２８の出力側が“Ｌ”になって、端子１３５の電圧
ＬＶがＶa だけ瞬間的に減少し、その後一定の電圧とな
る。時刻ｔ1 からｔ2 までの間は、端子１３５の電圧Ｖ
Ｌが一時的に高くなるので、ＶＣＯ１１４ではコンデン
サ１４２へ流し込む電流が増大し、コンパレータ１４３
の非反転入力端（＋）の電圧Ｖf の上昇速度が速くな
り、電圧Ｖf が基準電圧VRH に到達するまでの時間が短
くなる。従って、コンパレータ１４３から出力される信
号の位相が進む。また、時刻ｔ2 からｔ3 までの間は、
電子電圧ＶＬが一定であるので、コンパレータ１４２は
一定の周波数で発振する。

【００１５】時刻ｔ3 で遅れ信号/PV が“Ｌ”に変化し
たとする。端子１２２に入力された遅れ信号/PV はイン
バータ１２９，１３０を介してコンデンサ１３２に伝達
される。これにより端子１３５の電圧ＶL がＶb だけ瞬
間的に下降する。また、遅れ信号/PV によりスイッチ１
２６がオンになり、電流源１２４によりコンデンサ１３
４から電流が引き抜かれる。従って、端子１３５の電圧
ＶＬは時間とともに下降する。

【００１６】時刻ｔ4 で遅れ信号/PV が“Ｈ”になる
と、スイッチ１２６がオフになってコンデンサ１３４か
らの電流の引き抜きが停止するとともに、インバータ１
２９の出力側が“Ｈ”になって、端子１３５の電圧ＶＬ
がＶb だけ瞬間的に上昇し、その後一定の電圧となる。
その後、時刻ｔ3 からｔ4 までの間は、端子１３５の電
圧が一時的に低くなるので、ＶＣＯ１１４ではコンデン
サ１４２から引き抜く電流が小さくなり、コンパレータ
１４３の非反転入力端（＋）の電圧Ｖf の降下速度が遅
くなって、電圧Ｖf が基準電圧VRL に到達するまでの時
間が長くなる。従って、コンパレータ１４３の出力信号
OUT の位相が遅れる。

【００１７】上述したように、進み信号/PU による電圧
ＶL の上昇分Ｖa 、及び遅れ信号/PV による電圧ＶL の
下降分Ｖb より位相が変化するので、電圧Ｖa ，Ｖb を
位相成分という。また、端子１３５に与えられる電圧に
よりＶＣＯ１１４の発振周波数が決まるので、端子１３
５の電圧Ｖｆから位相成分を差し引いた電圧を周波数成
分という。

【００１８】

【発明が解決しようとする課題】近年、ＬＳＩ等の電子
回路の低電圧化及び高速化が進み、それに伴ってＰＬＬ
回路ではフェーズロックしなくなったり、ジッターが多
くなるという問題が発生している。図８（ａ），（ｂ）
は横軸にＶＣＯ１１４への入力電圧をとり、縦軸にＶＣ
Ｏ１１４から出力される信号の周波数をとって、両者の
関係を示す図である。上述した従来の位相同期回路で
は、周波数成分と位相成分とを重畳した電圧がＶＣＯ１
１４に入力される。駆動電圧が高い場合は、図８（ａ）
に示すように入力電圧の範囲Ｖ1 〜Ｖ2 が大きく、入力
電圧を大きく変化させて周波数を大きく変化させること
ができる。しかし、図８（ｂ）に示すように、駆動電圧
が低い場合は、入力電圧Ｖ1 〜Ｖ2 の範囲が狭くなるた
め、周波数を大きく変化させることが困難になる。周波
数を大きく変化させるためにはＶＣＯ１１４のゲインを
図８（ｂ）に破線で示すように大きくする必要がある
が、そうするとわずかな電圧の変化により周波数が大き
く変化して、フェーズロックしなくなったり、ジッター
が多くなるという問題が発生する。

【００１９】また、電子回路の高速化により、図９に示
すように、フィルタ部１２の出力（ＶL ）の歪みが大き
くなる。このため、位相成分が小さくなって位相シフト
が困難になり、ＰＬＬ回路に使用したときにＰＬＬ回路
がフェーズロックしなくなったり、ジッターが多くなる
という問題が発生する。以上から本発明は、低電圧化及
び高速化に対応することができて、ＰＬＬ回路に使用し
たときに確実にフェーズロックする位相同期回路を提供
することを目的とする。

【００２０】

【課題を解決するための手段】上記した課題は、図１に
例示するように、進み信号/PU 及び遅れ信号/PV を入力
し、前記進み信号/PU 及び前記遅れ信号/PV に応じて出
力電圧ＶＬを変化させるフィルタ部１と、前記フィルタ
部１の出力電圧ＶＬに応じた周波数の信号を出力する電
圧制御発振部（ＶＣＯ）２とにより構成される位相同期
回路において、前記フィルタ部１は、前記進み信号/PU
及び前記遅れ信号/PV から位相成分を抽出して前記電圧
制御発振部２に出力する位相成分抽出部１３を有し、前
記電圧制御発振部２は、コンデンサ３４と、前記フィル
タ部１の出力電圧ＶＬに応じた電流で前記コンデンサ３
４に電流を流し込み、又は前記コンデンサ３４から電流
を引き抜く第１のチャージポンプ２８と、前記位相成分
抽出部１３からの信号PF，PDに応じて前記コンデンサ３
４に電流を流し込み、又は前記コンデンサ３４から電流
を引き抜く第２のチャージポンプ３３と、前記コンデン
サ３４の一端側電圧Ｖｆに応じた周波数で発振する発振
部３６とを有することを特徴とする位相同期回路により
解決する。

【００２１】本発明においては、フィルタ部１の出力電
圧ＶＬにより第１のチャージポンプ２８を駆動し、この
第１のチャージポンプ２８によりコンデンサ３４に電流
を流し込み、又はコンデンサ３４から電流を引き抜く。
また、本発明においては、フィルタ部１の位相成分抽出
部１３により進み信号/PU 及び遅れ信号/PV から位相成
分PF，PDを抽出する。そして、この位相成分抽出部１３
からの信号PF，PVにより第２のチャージポンプ３３を駆
動させて、コンデンサ３４に電流を流し込み、又はコン
デンサ３４から電流を引き抜く。

【００２２】このように、本発明においては、フィルタ
部１の位相成分抽出部１３で位相成分を抽出し、電圧制
御発振部２内のコンデンサ３４に直接位相成分に相当す
る電流を流し込み、又はコンデンサ３４から電流を引き
抜くので、位相の進み又は遅れに応じてコンデンサ３４
の電圧を制御することができる。これにより、駆動電圧
が低く、動作周波数が高くなっても、発振部３６から出
力される信号OUT の周波数及び位相を確実に制御でき
る。

【００２３】位相成分抽出部１３による位相成分の抽出
は、例えば進み信号/PU 、遅れ信号/PV と電圧制御発振
部２の出力信号OUT との排他的論理和を演算することに
より実現することができる。また、発振部３６は、例え
ば電圧制御発振部２の出力信号OUT を切換え信号として
高電位側基準電圧VRH 及び低電位側基準電圧VRL のいず
れか一方を出力する基準電圧切換え部３５と、一方の入
力端（−）がコンデンサ３４に接続され、他方の入力端
（＋）が基準電圧切換え部３５に接続されたコンパレー
タとにより構成することができる。

【００２４】また、上記の問題点は、図３に例示するよ
うに、進み信号/PU 及び遅れ信号/PV を入力し、前記進
み信号/PU 及び前記遅れ信号/PV に応じて出力電圧ＶＬ
を変化させるフィルタ部３と、前記フィルタ部３の出力
電圧ＶＬに応じた周波数の信号OUT を出力する電圧制御
発振部（ＶＣＯ）４とにより構成される位相同期回路に
おいて、前記電圧制御発振部４は、コンデンサ６５と、
前記コンデンサ６５に電流を流し込み、又は前記コンデ
ンサ６５から電流を引き抜くチャージポンプ６４と、前
記フィルタ部３の出力電圧ＶＬと前記進み信号/PU と前
記遅れ信号/PVとに応じて前記チャージポンプ６４に流
れる電流を決定する電流決定部５７とを有することを特
徴とする位相同期回路により解決する。

【００２５】本発明においては、電圧制御発振部４の電
流決定部５７において、フィルタ部３の出力電圧ＶＬ
と、進み信号/PU 及び遅れ信号/PV とに応じてチャージ
ポンプ６４に流れる電流を決定する。そして、チャージ
ポンプ６４は電流決定部５７で決定された電流によりコ
ンデンサ６４に電流を流し込み、又はコンデンサ６４か
ら電流を引き抜く。これにより、位相の進み又は遅れに
応じた電流をコンデンサ６４に流し込み、又はコンデン
サ６４から引き抜くことが確実にできるので、発振部６
７から出力される信号OUT の周波数及び位相を確実に制
御することができる。

【００２６】電流決定部５７は、例えば並列接続された
３個のトランジスタ５１〜５３により構成することがで
きる。この場合、第２のトランジスタ５２は前記進み信
号/PU によりオン−オフ制御し、第３のトランジスタ５
３は前記遅れ信号/PV によりオン−オフ制御する。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。（第１の実施の形態）図１は本発明の第１の実施の形態
の位相同期回路の構成を示す回路図である。本実施の形
態の位相同期回路のフィルタ部１は、端子１１，１２、
２０と、ロジック回路１３と、電流源１４，１５及びス
イッチ１６，１７により構成されるチャージポンプ１８
と、コンデンサ１９とにより構成されている。また、Ｖ
ＣＯ２は、アンプ２１と、トランジスタ２２と、抵抗２
３と、電流源２４，２５及びスイッチ２６，２７により
構成されるチャージポンプ２８と、電流源２９，３０及
びスイッチ３１，３２により構成されるチャージポンプ
３３と、コンデンサ３４と、スイッチ３５と、コンパレ
ータ３６とにより構成されている。

【００２８】端子１１には進み信号/PU が入力され、端
子１２には遅れ信号/PV が入力される。これらの信号/P
U ，/PV はいずれもロジック回路１３に入力される。ロ
ジック回路１３は、進み信号/PU が“Ｌ”、且つコンパ
レータ３６の出力信号OUT が“Ｈ”のとき、及び遅れ信
号/PV が“Ｌ”、且つコンパレータ３６の出力信号OUT
が“Ｌ”のときに“Ｈ”で、それ以外のときは“Ｌ”と
なる位相進み信号PFと、進み信号/PU が“Ｌ”、且つコ
ンパレータ３６の出力信号OUT が“Ｌ”のとき、及び遅
れ信号/PV が“Ｌ”、且つコンパレータ３６の出力が
“Ｈ”のときに“Ｈ”で、それ以外のときは“Ｌ”とな
る位相遅れ信号PDを出力する。

【００２９】チャージポンプ１８の電流源１４及びスイ
ッチ１６は、高電位側電源ライン（ＶDD）と端子２０と
の間に直列接続されている。また、チャージポンプ１８
の電流源１５及びスイッチ１７は、低電位側電源ライン
（接地）と端子２０との間に直列接続されている。スイ
ッチ１６は進み信号/PU が“Ｌ”の期間だけオンにな
り、その他のときはオフになる。また、スイッチ１７
は、遅れ信号/PV が“Ｌ”の期間だけオンになり、その
他のときはオフになる。更に、低電位側電源ラインと端
子２０との間には、コンデンサ１９が接続されている。
このチャージポンプ回路１８は、周波数を決定するため
の電圧ＶＬを、進み信号/PU 及び遅れ信号/PV に基づい
て生成する。

【００３０】アンプ２１の反転入力端（−）は端子２０
に接続されている。また、アンプ２１の出力端はトラン
ジスタ２２のゲートに接続されている。トランジスタ２
２のソースは高電位側電源ライン（ＶDD）に接続され、
ドレインはアンプ２１の非反転入力端（＋）に接続され
ている。またコンパレータ２２の非反転入力端（＋）と
低電位側電源ライン（接地）との間には抵抗２３が接続
されている。アンプ２１、トランジスタ２２及び抵抗２
３で構成された電圧−電流（Ｖ→Ｉ）変換回路では、電
流源２４，２５の電流値を決定する。ここで、電流源２
４，２５の電流Ｉ₂₄，Ｉ₂₅は、ＶＬ／Ｒ₂₃となる。

【００３１】チャージポンプ２８の電流源２４及びスイ
ッチ２６は、高電位側電源ラインとコンパレータ３６の
反転入力端（−）との間に直列接続されている。また、
チャージポンプ２８の電流源２５及びスイッチ２７は、
低電位側電源ラインとコンパレータ３６の反転入力端
（−）との間に直列接続されている。電流源２４及び電
流源２５に流れる電流は、アンプ２１の出力により決定
される。また、スイッチ２６，２７は、コンパレータ３
６の出力信号OUT によりオンーオフ制御される。

【００３２】チャージポンプ３３の電流源２９及びスイ
ッチ３１も、高電位側電源ラインとコンパレータ３６の
反転入力端（−）との間に直列接続されている。また、
チャージポンプ３３の電流源３０及びスイッチ３２は、
低電位側電源ラインとコンパレータ３６の反転入力端
（−）との間に直列接続されている。スイッチ３１は位
相進み信号PFが“Ｈ”の期間だけオンとなり、その他の
ときはオフとなる。また、スイッチ３２は位相遅れ信号
PDが“Ｈ”の期間だけオンとなり、その他のときはオフ
となる。

【００３３】更に、コンデンサ３４は、コンパレータ３
６の反転入力端（−）と低電位側電源ラインとの間に接
続されている。また、コンパレータ３６の非反転入力端
（＋）はスイッチ３５に接続されている。スイッチ３５
はコンパレータ３６の出力信号OUT により制御され、コ
ンパレータ３６の非反転入力端（＋）の電圧を低電位側
基準電圧VRL 又は高電位側基準電圧ＶRHに切り替える。

【００３４】電流源２４，２５、スイッチ２６，２７及
びコンデンサ３４で構成されるチャージポンプ回路２８
と、コンパレータ３６と、スイッチ３５とで構成される
発振回路は、スイッチ２６，２７，３５を出力信号OUT
でコントロールし、周波数を決定する。なお，周波数ｆ
は、ｆ＝１／Ｔとなる。ここで、Ｔ＝（Ｃ₃₄（VRH −VR
L ））／Ｉ24，Ｉ25となる。

【００３５】また、電流源２９，３０及びスイッチ３
１，３２で構成された位相分補正回路で基本周波数と位
相とを合わせる。その際、ロジック回路１３から出力さ
れる信号PF，PDでスイッチ３１，３２を制御する。以
下、本実施の形態の動作について説明する。図２は上述
の位相同期回路の動作を示すタイミングチャートであ
る。但し、Ｉ₂₄＝−Ｉ₂₅＝ＶＬ／Ｒ₂₃、Ｖｆ＝（Ｉ₂₄・
ｔ）／Ｃ₃₄＝（ＶＬ−ｔ）／Ｒ₂₃・Ｃ₃₄である。

【００３６】まず、初期状態において、端子２０の電圧
ＶＬが一定であるとする。また、進み信号/PU 及び遅れ
信号/PV がいずれも“Ｈ”であり、したがってスイッチ
３１，３２はいずれもオフであるとする。更に、スイッ
チ３５が低電位側基準電圧VRL 側に接続しており、スイ
ッチ２７がオン、スイッチ２６がオフであるとする。こ
のとき、電流源２５は端子２０の電圧ＶＬに応じた電流
をコンデンサ３４から引き抜き、したがってコンパレー
タ３６の反転入力端（−）の電圧Ｖｆが時間とともに低
下していく。そして、電圧Ｖｆが低電位側基準電圧VRL
に到達すると、コンパレータ３６の出力信号OUT が反転
し、それに伴ってスイッチ３５が高電位側基準電圧VRH
側に切り替わるとともに、スイッチ２６がオンになり、
スイッチ２７がオフになる。これにより、電流源２４は
端子２０の電圧ＶＬに応じた電流をコンデンサ３４に流
し込み、コンパレータ３６の反転入力端（−）の電圧Ｖ
ｆが上昇し始める。

【００３７】電圧Ｖｆが高電位側基準電圧VRH に到達す
ると、コンパレータ３６の出力信号OUT が反転し、それ
にともなってスイッチ３５が低電位側基準電圧VRL に切
り替わり、スイッチ２４がオフ、スイッチ２７がオンに
なる。このようにして、電流源２４，２５による電流の
引き抜き及び流し込みが交互に繰り返され、それにとも
なってコンパレータ３６の出力信号OUT が反転する。端
子２０の電圧ＶＬが一定であるとすると、コンデンサ３
４から引き抜く電流及びコンデンサ３４に流し込む電流
が一定であるので、コンパレータ３６は一定の周波数で
発振する。すなわち、コンパレータ３６から出力される
信号の周波数は、端子２０の電圧ＶＬにより決定され
る。

【００３８】ここで、進み信号/PU が“Ｌ”に変化した
とする。進み信号/PU が“Ｌ”になるタイミングが出力
信号OUT が“Ｈ”になるタイミングと一致しているとき
は、ロジック回路１３から出力される位相進み信号PFが
“Ｌ”のままである。この場合、進み信号/PU が“Ｌ”
の期間だけスイッチ１６がオンになり、電流源１４から
コンデンサ１９に電流が流し込まれる。これにより、端
子２０の電圧ＶＬが上昇し、電流源２４，２５に流れる
電流が多くなる。従って、コンパレータ３６の反転入力
端（−）の電圧Ｖf が基準電圧VRH 又は基準電圧VRL に
到達するまでの時間が短縮され、コンパレータ３６の出
力信号OUT の周波数が高くなる。

【００３９】進み信号/PU が“Ｌ”になるタイミングと
コンパレータ３６の出力信号OUT が“Ｈ”になるタイミ
ングがずれている場合は、両者の信号がいずれも“Ｌ”
の期間だけ位相進み信号PFが“Ｈ”になり、その期間だ
けスイッチ３１がオンになる。これにより、電流源２９
からコンデンサ３４に電流が流れ込み、コンパレータ３
６の反転入力端（−）の電圧Ｖｆの上昇速度が速くな
る。従って、反転入力端（−）の電圧Ｖｆが基準電圧VR
H に到達するまでの時間が短縮され、コンパレータ３６
の出力信号OUT の位相が進む。

【００４０】一方、遅れ信号/PV が“Ｌ”に変化したと
する。遅れ信号/PV が“Ｌ”になるタイミングが出力信
号OUT が“Ｈ”になるタイミングと一致しているとき
は、ロジック回路１３から出力される位相遅れ信号PDが
“Ｌ”のままである。この場合、遅れ信号/PV が“Ｌ”
の期間だけスイッチ１７がオンになり、電流源１５はコ
ンデンサ１９から電流を引き抜く。これにより、端子２
０の電圧ＶＬが低下し、電流源２４，２５に流れる電流
が少なくなる。従って、コンパレータ３６の反転入力端
（−）の電圧Ｖｆが基準電圧VRH 又は基準電圧VRL に到
達するまでの時間が長くなり、その結果コンパレータ３
６の出力信号OUT の周波数が低くなる。

【００４１】遅れ信号/PV が“Ｌ”になるタイミングと
コンパレータ３６の出力信号OUT が“Ｈ”になるタイミ
ングがずれているときは、両者の信号がいずれも“Ｌ”
の期間だけ位相遅れ信号PDが“Ｈ”になり、その期間だ
けスイッチ３２がオンになる。これにより、電流源３０
がコンデンサ３４から電流を引き抜き、コンパレータ３
６の反転入力端子（−）の電圧Ｖｆの下降速度が遅くな
る。従って、電圧Ｖｆが基準電圧VRH に到達するまでの
時間が長くなり、コンパレータ３６の出力信号OUT の位
相が遅れる。

【００４２】本実施の形態においては、ロジック回路１
３により出力信号OUT と進み信号/PU 又は遅れ信号/PV
との位相差に応じて位相進み信号PF又は位相遅れ信号PD
を生成して、これらの位相進み信号PF及び位相遅れ信号
PDによりチャージポンプ３３を制御してコンパレータ３
６の反転入力端（−）の電圧Ｖｆを変化させる。この場
合、コンパレータ３６の反転入力端（−）の電圧Ｖｆは
位相進み信号PF又は位相遅れ信号PDが“Ｈ”の期間だけ
電圧上昇速度又は電圧下降速度が変化する。これによ
り、ＶＣＯ２の入力範囲が広がり、適切なＶＣＯゲイン
設定ができる。また、位相進み信号PF及び位相遅れ信号
PDにより直接チャージポンプ３３を駆動するので、高速
動作時においてもＰＬＬを確実にロックすることがで
き、ジッターの発生を抑制できる。これらにより、更に
低電圧で駆動する位相制御回路の設計が可能になる。

【００４３】（第２の実施の形態）図３は本発明の第２
の実施の形態の位相同期回路の構成を示す回路図であ
る。本実施の形態の位相同期回路のフィルタ部３は、端
子４１，４２，４９と、電流源４３，４４及びスイッチ
４５，４６により構成されるチャージポンプ４７と、コ
ンデンサ４８とにより構成されている。また、ＶＣＯ４
は、コンパレータ５０、トランジスタ５１〜５３、スイ
ッチ５４，５５及び抵抗５６により構成される電流決定
部５７と、トランジスタ５８〜６１及びスイッチ６２，
６３により構成されるチャージポンプ６４と、コンデン
サ６５と、スイッチ６６と、コンパレータ６７とにより
構成されている。

【００４４】端子４１には進み信号/PU が入力され、端
子４２には遅れ信号/PV が入力される。チャージポンプ
４７の電流源４３及びスイッチ４５は、高電位側電源ラ
イン（ＶDD）と端子４９との間に直列接続されている。
また、チャージポンプ４７の電流源４４及びスイッチ４
６は、低電位側電源ライン（接地）と端子４９との間に
直列接続されている。コンデンサ４８は、端子４９と低
電位側電源ライン（接地）との間に接続されている。

【００４５】スイッチ４５は進み信号/PU が“Ｌ”の期
間だけオンになり、その他のときはオフとなる。また、
スイッチ４６は遅れ信号/PV が“Ｌ”の期間だけオンと
なり、その他のときはオフとなる。コンパレータ５０の
反転入力端（−）は端子４９に接続されており、出力端
はトランジスタ５１のゲートに接続されている。トラン
ジスタ５１〜５３，５８，５９のソースはいずれも高電
位側電源ライン（ＶDD）に接続されている。そして、ト
ランジスタ５１〜５３のドレインはいずれもコンパレー
タ５０の非反転入力端（＋）に接続されている。また、
コンパレータ５０の非反転入力端（＋）と低電位側電源
ライン（接地）との間には、抵抗５６が接続されてい
る。

【００４６】トランジスタ５２のゲートはスイッチ５４
の一端側に接続され、スイッチ５４の他端側はコンパレ
ータ５０の出力端に接続されている。また、トランジス
タ５５３のゲートはスイッチ５５の一端側に接続され、
他端側はコンパレータ５０の出力端に接続されている。
スイッチ５４は進み信号/PU が“Ｌ”の期間だけオフと
なり、その他のときはオンとなる。スイッチ５５は遅れ
信号/PV が“Ｌ”の期間だけオンとなり、その他の期間
はオフとなる。

【００４７】チャージポンプ６４のトランジスタ５８，
５９のゲートはいずれもコンパレータ５０の出力端に直
接接続されている。トランジスタ５８のドレインはトラ
ンジスタ６０のドレイン、及びトランジスタ６０，６１
のゲートに接続されている。また、トランジスタ５９の
ドレインとトランジスタ６１のドレインとの間にはスイ
ッチ６２，６３が直列に接続されている。トランジスタ
６０，６１のソースはいずれも低電位側電源ライン（接
地）に接続されている。

【００４８】スイッチ６２，６３の相互接続点はコンパ
レータ６７の反転入力端（−）に接続されている。ま
た、コンパレータ６７の反転入力端（−）と低電位側電
源ライン（接地）との間にはコンデンサ６５が接続され
ている。コンパレータ６７の非反転入力端（＋）はスイ
ッチ６６に接続されている。このスイッチ６６はコンパ
レータ６７の出力信号OUT により制御され、コンパレー
タ６７の非反転入力端（＋）の電圧を低電位側基準電圧
VRL 又は高電位側基準電圧VRH に切り替える。また、ス
イッチ６２，６３もコンパレータ６７の出力信号OUT に
よりオン−オフ制御される。

【００４９】以下、本実施の形態の動作について、図４
のタイミングチャートを参照して説明する。但し、以下
の例では、トランジスタ５１（Ｔｒ５１）、トランジス
タ５２（Ｔｒ５２）、トランジスタ５３（Ｔｒ５３）及
びトランジスタ５８（Ｔｒ５８）のサイズの比が、Ｔｒ
５１：Ｔｒ５２：Ｔｒ５３：Ｔｒ５８＝１：２：３：１
であるとする。

【００５０】まず、初期状態において、進み信号/PU 及
び遅れ信号/PV がいずれも“Ｈ”であり、端子４９の電
圧ＶＬが一定であるとする。また、スイッチ６６が低電
位側基準電圧VRL に接続しており、スイッチ５４，６３
がオン、スイッチ４５，４６，５５，６２がいずれもオ
フであるとする。このとき、チャージポンプ６４のトラ
ンジスタ５８，６０，６１にはトランジスタ５１，５２
に流れる電流と等しい一定の電流が流れ、その電流がコ
ンデンサ６５から引き抜かれる。このため、コンパレー
タ６７の反転入力端（−）の電圧Ｖｆが時間とともに低
下していく。そして、コンパレータ６７の反転入力端
（−）の電圧Ｖｆが低電位側基準電圧VRL と等しくなる
と、コンパレータ６５の出力信号OUT が反転し、それに
ともなってスイッチ６６が高電位側基準電圧VRH 側に切
り替わるとともに、スイッチ６２がオン、スイッチ６３
がオフになる。

【００５１】これにより、トランジスタ５１，５２に流
れる電流と等しい電流がトランジスタ５９に流れ、その
電流がコンデンサ６５に流し込まれる。このため、コン
パレータ６７の反転入力端（−）の電圧Ｖｆが上昇し始
める。その後、反転入力端子（−）の電圧Ｖｆが高電圧
側基準電圧VRH に到達すると、コンパレータ６７の出力
信号OUT が反転し、それにともなってスイッチ６６が低
電位側基準電圧VRL に切り替わり、スイッチ６２がオ
フ、スイッチ６３がオンになる。

【００５２】このようにして、トランジスタ５９，６１
による電流の引き抜き及び流し込みが交互に繰り返さ
れ、それにともなってコンパレータ６７の出力信号OUT
が反転する。コンパレータ６７の出力信号OUT の反転周
期は端子４９の電圧ＶＬにより決まる。ここで、時刻ｔ
1 で進み信号/PU が“Ｌ”に変化したとする。これによ
りスイッチ４５がオンになり、電流源４３からコンデン
サ４８に電流が流し込まれて、端子４９の電圧ＶＬが上
昇する。従って、コンパレータ６７の出力信号OUT の周
波数が高くなる。また、進み信号/PU が“Ｌ”の期間だ
けスイッチ５４がオフになり、トランジスタ５８，６０
に流れる電流が増加する。これにより、スイッチ６２が
オンのときにトランジスタ５９によりコンデンサ６５に
流し込む電流、及びスイッチ６３がオンのときにトラン
ジスタ６１によりコンデンサ６５から引き抜く電流が増
加し、コンパレータ６７の出力信号OUT の位相が進む。

【００５３】時刻ｔ2 で進み信号/PU が“Ｈ”に変化す
ると、スイッチ５４がオンになって初期状態に戻り、コ
ンパレータ６５は端子４９の電圧ＶＬに応じた周波数で
発振する。時刻ｔ3 が遅れ信号/PV が“Ｌ”に変化する
と、スイッチ４６がオンになり、電流源４４によりコン
デンサ４８から電流が引き抜かれて、端子４９の電圧が
低下する。従って、コンパレータ６７の出力信号OUT の
周波数が低くなる。また、遅れ信号/PV によりスイッチ
５５がオンになり、トランジスタ５８，６０に流れる電
流が減少する。これにより、スイッチ６２がオンのとき
にトランジスタ５９によりコンデンサ６５に流し込む電
流、及びスイッチ６３がオンのときにトランジスタ６１
によりコンデンサ６５から引き抜く電流が減少し、コン
パレータ６７の出力信号OUT の位相が遅れる。

【００５４】時刻ｔ4 で遅れ信号/PV が“Ｈ”に変化す
ると、、スイッチ５５がオフになって初期状態に戻り、
コンパレータ６７は端子４９の電圧ＶＬに応じた周波数
で発振する。本実施の形態においては、進み信号/PU 及
び遅れ信号/PV によりスイッチ５４，５５を制御し、こ
れらのスイッチ５４，５５によりチャージポンプ６４に
流れる電流を制御して位相を進ませ、又は位相を遅らせ
る。従って、ＶＣＯ４の入力範囲が広がり、適切なＶＣ
Ｏゲイン設定ができる。また、ＰＬＬが確実にロック
し、ジッターが少なくなる。別に高速な位相シフトの効
果が確実にかかり、ＰＬＬがロックし、ジッターが少な
くなる。その結果、より低電圧で駆動できるＶＣＯの設
計が可能となる。

【００５５】

【発明の効果】以上説明したように、本発明によれば、
フィルタ部の位相成分抽出部で位相成分を抽出し、その
位相成分に基づき、電圧制御発振部内のコンデンサに直
接位相成分に相当する電流を流し込み、又は電流を引き
抜くので、位相の進み又は遅れに応じてコンデンサの電
圧を確実に制御することができる。これにより、電圧制
御発振部から出力される信号の周波数及び位相を確実に
制御できる。

【００５６】また、本発明によれば、電圧制御発振部の
電流決定部において、フィルタ部の出力電圧と、進み信
号及び遅れ信号とに応じてチャージポンプに流れる電流
を決定し、その決定された電流によりコンデンサに電流
を流し込み、又はコンデンサから電流を引き抜くので、
電圧制御発振部から出力される信号の周波数及び位相を
確実に制御できる。

【図面の簡単な説明】

【図１】図１は、本発明の第１の実施の形態の位相同期
回路の構成を示す回路図である。

【図２】図２は、第１の実施の形態の位相同期回路の動
作を示すタイミングチャートである。

【図３】図３は、本発明の第２の実施の形態の位相同期
回路の構成を示す回路図である。

【図４】図４は、第２の実施の形態の動作を示すタイミ
ングチャートである。

【図５】図５は、ＰＬＬ回路の一般的な構成を示すブロ
ック図である。

【図６】図６は、従来の位相同期回路を構成を示す回路
図である。

【図７】図７は、従来の位相同期回路の動作を示すタイ
ミングチャートである。

【図８】図８は従来の問題点を示す図（その１）であ
り、図８（ａ）は入力電圧範囲が大きい場合の電圧と周
波数との関係を示す図、図８（ｂ）は入力電圧範囲が小
さい場合の電圧と周波数との関係を示す図である。

【図９】従来の問題点（その２）を示す図である。

【符号の説明】

１，３，１１３フィルタ部、２，４，１１４ＶＣＯ（電圧制御発振部）、１１，１２，２０，４１，４２，４９，１２１，１２
２，１３５端子、１３ロジック回路、１４，１５，２４，２５，２９，３０，４３，４４，１
２３，１２４，１３７，１３８電流源、１６，１７，２６，２７，３１，３２，４５，４６，５
４，５５，６２，６３，６６，１２５，１２６，１３
９，１４０，１４４スイッチ、１８，２８，３３，４７，６４，１２７，１３３，１４
１チャージポンプ、１９，３４，３５，４８，６５コンデンサ、２１アンプ、３６，５０，６７，１４３コンパレータ、５７電流決定部、１１１位相比較部、１１２位相同期回路、１１５分周器。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J106 AA04 CC01 CC24 CC41 CC52 GG01 GG15 HH03 JJ01 JJ04 JJ08 KK03 KK25

Claims

【特許請求の範囲】

【請求項１】進み信号及び遅れ信号を入力し、前記進
み信号及び前記遅れ信号に応じて出力電圧を変化させる
フィルタ部と、前記フィルタ部の出力電圧に応じた周波
数の信号を出力する電圧制御発振部とにより構成される
位相同期回路において、前記フィルタ部は、前記進み信号及び前記遅れ信号から
位相成分を抽出して前記電圧制御発振部に出力する位相
成分抽出部を有し、前記電圧制御発振部は、コンデンサと、前記フィルタ部の出力電圧に応じた電流で前記コンデン
サに電流を流し込み、又は前記コンデンサから電流を引
き抜く第１のチャージポンプと、前記位相成分抽出部からの信号に応じて前記コンデンサ
に電流を流し込み、又は前記コンデンサから電流を引き
抜く第２のチャージポンプと、前記コンデンサの一端側電圧に応じた周波数で発振する
発振部とを有することを特徴とする位相同期回路。
【請求項２】前記フィルタ部の前記位相成分抽出部
は、前記進み信号及び前記遅れ信号と前記電圧制御発振
部の出力信号とを論理演算して前記位相成分を抽出する
ことを特徴とする請求項１に記載の位相同期回路。
【請求項３】前記電圧制御発振部は、切換え信号に応
じて高電位側基準電圧及び低電位側基準電圧のいずれか
一方を出力する基準電圧切換え部と、一方の入力端が前記コンデンサに接続され、他方の入力
端が前記基準電圧切換え部に接続されたコンパレータと
を有し、前記基準電圧切換え部は前記コンパレータの出
力を前記切換え信号として入力することを特徴とする請
求項１に記載の位相同期回路。
【請求項４】進み信号及び遅れ信号を入力し、前記進
み信号及び前記遅れ信号に応じて出力電圧を変化させる
フィルタ部と、前記フィルタ部の出力電圧に応じた周波
数の信号を出力する電圧制御発振部とにより構成される
位相同期回路において、前記電圧制御発振部は、コンデンサと、前記コンデンサに電流を流し込み、又は前記コンデンサ
から電流を引き抜くチャージポンプと、前記フィルタ部の出力電圧と前記進み信号と前記遅れ信
号とに応じて前記チャージポンプに流れる電流を決定す
る電流決定部とを有することを特徴とする位相同期回
路。
【請求項５】前記電流決定部は、並列接続された第１
のトランジスタ、第２のトランジスタ及び第３のトラン
ジスタを有し、前記第２のトランジスタは前記進み信号
により制御され、前記第３のトランジスタは前記遅れ信
号により制御されることを特徴とする請求項４に記載の
位相同期回路。
【請求項６】前記電圧制御発振部は、切換え信号に応
じて高電位側基準電圧及び低電位側基準電圧のいずれか
一方を出力する基準電圧切換え部と、一方の入力端が前記コンデンサに接続され、他方の入力
端が前記基準電圧切換え部に接続されたコンパレータと
を有し、前記基準電圧切換え部は前記コンパレータの出
力を前記切換え信号として入力することを特徴とする請
求項４に記載の位相同期回路。