KR100843200B1 - 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치 - Google Patents

전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치 Download PDF

Info

Publication number
KR100843200B1
KR100843200B1 KR1020060079466A KR20060079466A KR100843200B1 KR 100843200 B1 KR100843200 B1 KR 100843200B1 KR 1020060079466 A KR1020060079466 A KR 1020060079466A KR 20060079466 A KR20060079466 A KR 20060079466A KR 100843200 B1 KR100843200 B1 KR 100843200B1
Authority
KR
South Korea
Prior art keywords
current
charge pump
voltage
transistor
locked loop
Prior art date
Application number
KR1020060079466A
Other languages
English (en)
Other versions
KR20080017802A (ko
Inventor
김병철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060079466A priority Critical patent/KR100843200B1/ko
Priority to US11/826,901 priority patent/US7646226B2/en
Publication of KR20080017802A publication Critical patent/KR20080017802A/ko
Application granted granted Critical
Publication of KR100843200B1 publication Critical patent/KR100843200B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정 루프 장치가 개시된다. 본 발명의 실시예에 따른 위상 고정 루프 장치(Phase Locked Loop)는 위상 주파수 검출기(Phase Frequency Detector), 펄스-전압 변환기 및 오실레이터(Oscillator)를 구비한다. 위상 주파수 검출기는 출력 주파수를 소정수로 분주한 주파수와 기준 주파수의 차이에 대응되는 폭과 부호를 갖는 비교 펄스(pulse)를 출력한다. 펄스-전압 변환기는 상기 비교 펄스에 응답하여 제어 전압을 생성한다. 오실레이터는 상기 제어 전압에 대응되는 출력 주파수를 생성한다. 상기 펄스-전압 변환기는, 상기 제어 전압에 대응되는 제어 전류의 제곱의 형태를 갖는 차지 펌프 전류(charge pump current)에 의한 전하를 공급 또는 방출하여, 상기 제어 전압을 생성한다. 본 발명에 따른 적응적 대역폭 위상 고정 루프 장치는 제어 전류의 제곱 형태를 갖는 차지 펌프 전류를 생성하는 전류 부스팅 회로를 구비하여 주파수에 무관하게 일정한 성능을 가짐으로써, 안정적으로 동작할 수 있는 장점이 있다.
적응적 대역폭 위상 고정 루프, 전류 부스팅, PLL

Description

전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정 루프 장치{Adaptive bandwidth PLL with current boosting circuit}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 적응적 대역폭 위상 고정 루프 장치(adaptive bandwidth PLL)의 특징을 나타내는 그래프이다.
도 2a 및 도 2b는 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 문제점을 나타내는 그래프이다.
도 3은 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 동작 주파수에 따른 컨덕턴스의 변화율을 나타내는 그래프이다.
도 4는 본 발명의 실시예에 따른 위상 고정 루프 장치를 개략적으로 나타내는 블럭도이다.
도 5는 도 4의 비교 펄스를 나타내는 타이밍도이다.
도 6은 도 4의 펄스-전압 변환기를 보다 자세히 나타내는 도면이다.
도 7a 및 도 7b는 도 4의 펄스-전압 변환기의 동작을 개략적으로 나타내는 도면이다.
도 8은 도 6, 도 7a 및 도 7b의 차지 펌프를 보다 자세히 나타내는 회로도이 다.
도 9는 도 8의 전류 부스팅 회로의 동작을 설명하기 위한 회로도이다.
본 발명은 위상 고정 루프 장치(PLL : Phase Locked Loop)에 관한 것으로서, 특히 전류 부스팅 차지 펌프(current boosting circuit)를 구비하여 동작 주파수 내에서 일정한 루프 대역폭(loop bandwidth) 및 댐핑 팩터(damping factor)를 갖을 수 있는 적응적 대역폭 위상 고정 루프 장치(Adaptive Bandwidth PLL)에 관한 것이다.
일반적으로 디지털 시스템에서, 낮은 주파수의 입력 클럭 신호를 이용하여 고주파수의 동작 클럭을 생성하기 위해, 위상 고정 루프 장치(PLL)가 널리 사용되고 있다. 고성능 디지털 시스템(digital system)의 동작 주파수는 나날이 증가되고 있는데, 이에 따라 외부 노이즈(noise) 등에 대하여 최소한의 지터(jitter) 및 빠른 클럭 리커버리 타임(clock recovery time)을 갖는 위상 고정 루프 장치의 설계가 중요시되고 있다.
외부 노이즈에 대하여 최소한의 지터 및 빠른 클럭 리커버리 타임을 갖기 위해서는 루프 대역폭이 가능한 크게 설계되어야 한다. 그러나 루프 대역폭을 크게 설정하는 경우, 안정성 문제가 야기된다. 즉, 입력 클럭과 동작 클럭의 정확하고 안정적인 동기화를 보장할 수 없는 문제가 발생한다. 이러한 문제를 해결하기 위 해, 적응적 대역폭 위상 고정 루프 장치(Adaptive Bandwidth PLL)가 제시되고 있다.
도 1은 적응적 대역폭 위상 고정 루프 장치(adaptive bandwidth PLL)의 특징을 나타내는 그래프이다.
도 1을 참조하면, 안정성 문제로 인하여, 고정 대역폭 위상 고정 루프 장치(fixed bandwidth PLL)는 가장 낮은 동작 주파수에 맞추어 설계되어야 한다. 이러한 제한은 고주파수 영역에서의 시스템 성능을 열화시킨다. 이에 반해, 적응적 대역폭 위상 고정 루프 장치는, 동작 주파수에 적응적으로 루프 대역폭을 설정함으로써, 동작 주파수에 무관하게 동일한 성능을 유지할 수 있다.
이렇게 적응적 대역폭 위상 고정 루프 장치가 동작 주파수(출력 주파수)에 독립적으로 최상의 성능을 유지할 수 있는 것은, 적응적 대역폭 위상 고정 루프 장치의 루프 대역폭의(loop bandwidth)의 입력 주파수(기준 주파수)에 대한 비율 및 댐핑 팩터(damping factor)가 동작 주파수에 독립적으로 일정한 값을 갖기 때문이다.
따라서, 적응적 대역폭 위상 고정 루프 장치는 고주파수에 대하여도 최상의 성능을 유지할 수 있다. 그러나, 실제적인 적응적 대역폭 위상 고정 루프 장치는 일정한 루프 대역폭의 입력 주파수에 대한 비율 및 댐핑 팩터 값을 갖지 못한다.
도 2a 및 도 2b는 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 문제점을 나타내는 그래프이다.
도 2a 및 도 2b를 참조하면, 종래 기술에 따른 적응적 대역폭 위상 고정 루 프 장치의 루프 대역폭의 입력 주파수에 대한 비율 및 댐핑 팩터 값이, 제어 전압에 따라 변화되는 것을 알 수 있다. 이때, 동작 주파수(출력 주파수)는 제어 전압에 비례한다. 제어 전압에 대한 보다 자세한 설명은 후술한다.
이하, 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 루프 대역폭의 입력 주파수에 대한 비율 및 댐핑 팩터 값이, 제어 전압에 따라 변화되는 이유를 알아본다.
적응적 대역폭 위상 고정 루프 장치의 동작 주파수를 구하는 수학식은 다음의 수학식 1과 같다.
Figure 112006059822589-pat00001
Figure 112006059822589-pat00002
이때, ωvco는 동작 주파수를, Icp는 차지 펌프 전류(charge pump current)를, CLOAD 및 RSYS는 각각 루프 필터(loop filter)의 커패시턴스(capacitance) 및 레지스턴스(resistance)를 나타낸다. 또한 VSWING은 제어 전압의 스윙(swing) 폭을 나타낸다.
적응적 대역폭 위상 고정 루프 장치의 동작 주파수와 입력 주파수의 관계는, 입력 주파수가 동작 주파수의 N배가 되므로, 다음의 수학식 2와 같이 나타낼 수 있다.
Figure 112006059822589-pat00003
Figure 112006059822589-pat00004
이때, ωREF는 입력 주파수를, N은 소정의 상수 값을 나타낸다.
수학식 1 및 수학식 2로부터 적응적 대역폭 위상 고정 루프 장치의 루프 대역폭은 다음의 수학식 3과 같이 구할 수 있다.
Figure 112006059822589-pat00005
수학식 3을 참조하면, √(KVCO/2*π*N*CCP)는 소정의 상수로 나타낼 수 있으므로, 루프 대역폭(ωn)은 차지 펌프 전류(Icp)의 루트(root) 값에 비례하는 것을 알 수 있다. 즉, 입력 주파수(ωREF) 및 루프 대역폭(ωn)은 각각 차지 펌프 전류(Icp) 및 차지 펌프 전류(Icp)의 루트(root) 값에 비례하는 것을 알 수 있다.
또한, 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 댐핑 팩터 다음의 수학식 4와 같다.
Figure 112006059822589-pat00006
이때, R은 루프 필터(loop filter)의 컨덕턴스(conductance)의 역수를 나타낸다. 수학식 4를 참조하면, (1/2) * √(KVCO/2*π*N*CCP)는 소정의 상수로 나타낼 수 있으므로, 댐핑 팩터 또한 루프 대역폭(ωn)과 마찬가지로 차지 펌프 전류(Icp)의 루트 값에 비례하는 것을 알 수 있다.
그런데, 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 차지 펌프 전류는 다음의 수학식 5에 나타난 바와 같이, 두 컨덕턴스들을 이용하여 나타낼 수 있다.
1/ICP ∝ K * (gm, sym * Rsym -1)
이때, gm, sym 은 루프 필터의 컨덕턴스이고, 1/Rsym은 VCO(Voltage Controlled Oscillator)의 컨덕턴스를 나타낸다.
도 3은 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 동작 주파수에 따른 컨덕턴스의 변화율을 나타내는 그래프이다.
도 3을 참조하면, 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치의 두 컨덕턴스(conductance)들은 제어 전압에 따라 변화한다. 특히, 1/Rsym은 제어 전 압이 낮을수록 큰 변화율을 나타낸다.
다시 말해, 종래 기술에 따른 적응적 대역폭 위상 고정 루프 장치는 동작 주파수가 변화함에 따라 컨덕턴스 및 차지 펌프 전류가 변화하고, 이에 따라 루프 대역폭의 입력 주파수에 대한 비율 및 댐핑 팩터 값이 변화함으로써, 안정적인 클럭 동기화를 이룰 수 없는 문제를 발생시킨다.
본 발명이 이루고자하는 기술적 과제는 주파수에 무관하게 일정한 루프 대역폭 대 입력 주파수 비 및 댐핑 팩터 값을 갖는 안정적인 적응적 대역폭 위상 고정 루프 장치를 제공하는데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 위상 고정 루프 장치(Phase Locked Loop)는 위상 주파수 검출기(Phase Frequency Detector), 펄스-전압 변환기 및 오실레이터(Oscillator)를 구비한다.
위상 주파수 검출기는 출력 주파수를 소정수로 분주한 주파수와 기준 주파수의 차이에 대응되는 폭과 부호를 갖는 비교 펄스(pulse)를 출력한다. 펄스-전압 변환기는 상기 비교 펄스에 응답하여 제어 전압을 생성한다. 오실레이터는 상기 제어 전압에 대응되는 출력 주파수를 생성한다.
상기 펄스-전압 변환기는, 상기 제어 전압에 대응되는 제어 전류의 제곱의 형태를 갖는 차지 펌프 전류(charge pump current)에 의한 전하를 공급 또는 방출하여, 상기 제어 전압을 생성한다.
상기 펄스-전압 변환기는 차지 펌프(Charge Pump) 및 루프 필터(Loop Filter)를 구비한다. 차지 펌프는 상기 차지 펌프 전류를 생성한다. 루프 필터는 상기 차지 펌프 전류에 의해 상기 전하를 공급 또는 방출하여 상기 제어 전압을 가변시킨다.
상기 차지 펌프는 전류 부스팅 회로(Current Boosting Circuit) 및 차지 펌프 전류 공급/유출부를 구비한다. 전류 부스팅 회로는 상기 제어 전류를 상기 차지 펌프 전류로서 생성한다. 상기 차지 펌프 전류 공급/유출부는 상기 비교 펄스에 응답하여 상기 차지 펌프 전류를 공급(source) 또는 유출(sink)한다.
상기 전류 부스팅 회로는 상기 제어 전압에 응답하여 상기 제어 전류를 생성하는 전류 미러(Current Mirror), 상기 제어 전류에 의해 소정의 전압이 걸리는 저항 및 상기 저항에 걸리는 전압을 이용하여 상기 차지 펌프 전류를 생성하는 증폭 트랜지스터(Transistor)를 구비한다. 바람직하게는 상기 증폭 트랜지스터는 엔모스 트랜지스터일 수 있다.
상기 전류 미러는 제 1 내지 제 4 트랜지스터를 구비한다. 제 1 트랜지스터는 상기 제어 전압을 게이트(gate) 전압으로 하고 일단이 접지 전압에 연결된다. 제 2 트랜지스터는 일단이 상기 제 1 트랜지스터에 연결되고, 게이트가 상기 일단에 연결된다. 제 3 트랜지스터는 게이트가 상기 제 2 트랜지스터에 연결되고 일단이 상기 저항에 연결된다. 제 4 트랜지스터는 일단이 상기 저항에 연결되고 게이트가 상기 일단에 연결되며 타단이 접지 전압에 연결된다.
바람직하게는 상기 제 1 및 제 4 트랜지스터는 앤모스 트랜지스터(NMOS transistor)이고, 상기 제 2 및 제 3 트랜지스터는 피모스 트랜지스터(PMOS transistor)일 수 있다.
상기 차지 펌프 전류 공급/유출부는, 상기 비교 펄스가 제 1 값을 갖는 구간에서는 상기 차지 펌프 전류를 공급(source)하고, 상기 비교 펄스의 제 2 값을 갖는 구간에서는 상기 차지 펌프 전류를 유출(sink)시킨다. 상기 루프 필터는, 커패시터(Capacitor)가 병렬적으로 연결되는 저역 통과 필터(Low Pass Filter)이다.
바람직하게는 상기 위상 고정 루프 장치는 상기 기준 주파수를 생성하는 기준 주파수 생성기를 더 구비할 수 있다. 또한 상기 위상 고정 루프 장치는 상기 출력 주파수를 1/n(n은 자연수)로 낮추는 분주기(Frequency Divider)를 더 구비할 수 있다.
상기 위상 고정 루프 장치는 적응적 대역폭 위상 고정 루프 장치(Adaptive Bandwidth PLL)이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 실시예에 따른 위상 고정 루프 장치를 개략적으로 나타내는 블럭도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 위상 고정 루프 장치(100)는 위상 주파수 검출기(110), 펄스-전압 변환기(120) 및 오실레이터(130)를 구비한다. 본 발명의 실시예에 따른 위상 고정 루프 장치(100)는 특히, 적응적 대역폭 위상 고정 루프 장치(Adaptive Bandwidth PLL)이다.
위상 주파수 검출기(110)는 비교 펄스(CPLS)를 출력한다. 비교 펄스(CPLS)는 출력 주파수(FOUT)를 소정수로 분주한 주파수(FOUT/n)와 기준 주파수(FREF)의 차이에 대응되는 폭과 부호를 갖는 펄스이다. 본 발명의 실시예에 따른 위상 고정 루프 장치(100)는 기준 주파수(FREF)를 생성하는 기준 주파수 생성기(140)를 더 구비할 수 있다.
일반적으로 기준 주파수(FREF)는 안정적인 저주파수로서 생성된다. 반면, 출력 주파수(FOUT)는 시스템(미도시)이 요구하는 고주파수로서 생성된다. 따라서, 위상 주파수 검출기(110)에 의한 양자의 비교를 위해, 본 발명의 실시예에 따른 위상 고정 루프 장치(100)는 분주기(150)를 더 구비한다. 분주기(150)는 출력 주파수(FOUT)를 1/n(n은 자연수)로 분주하여(FOUT/n), 위상 주파수 검출기(110)로 전달한다.
이때, 출력 주파수(FOUT)는 오실레이터(130)에 의하여 생성된다. 오실레이터(VCO: Voltage Controlled Oscillator)는 제어 전압(Vctrl)에 대응되는 출력 주파수(FOUT)를 생성한다. 위상 고정 루프 장치의 오실레이터의 동작은 당업자가 용이하게 이해할 수 있는 것이므로, 이에 대한 보다 자세한 설명은 생략한다.
도 5는 도 4의 비교 펄스를 나타내는 타이밍도이다.
도 5를 참조하면, 외부 클럭(EXCLK)의 위상이 내부 클럭(INCLK)의 위상보다 앞서는 구간에서, 비교 펄스(CPLS)는 양의 값을 갖는다. 반면, 내부 클럭(INCLK)의 위상이 외부 클럭(EXCLK)의 위상보다 앞서는 구간에서, 비교 펄스(CPLS)는 음의 값을 갖는다. 이때, 도 4의 기준 주파수(FREF)는 외부 클럭(EXCLK)에 대한 주파수이고, 출력 주파수(FOUT)를 1/n로 분주한 주파수(FOUT/n)는 내부 클럭(INCLK)에 대한 주파수이다.
다시 도 4를 참조하면, 펄스-전압 변환기(120)는 비교 펄스(CPLS) 및 피드백되는 제어 전업(Vctrl)에 응답하여 제어 전압(Vctrl)을 생성한다. 특히, 본 발명의 실시예에 따른 펄스-전압 변환기(120)는 제어 전압(Vctrl)에 대응되는 제어 전류의 제곱의 형태를 갖는 차지 펌프 전류에 의한 전하를 공급 또는 방출함으로써, 제어 전압(Vctrl)을 생성한다. 이하, 펄스-전압 변환기(120)에 대하여 보다 자세히 설명한다.
도 6은 도 4의 펄스-전압 변환기를 보다 자세히 나타내는 도면이다.
도 4 및 도 6을 참조하면, 펄스-전압 변환기(120)는 차지 펌프(122) 및 루프 필터(124)를 구비한다. 차지 펌프(122)는 상기 차지 펌프 전류를 생성한다. 루프 필터(124)는 상기 차지 펌프 전류에 의해 상기 전하를 공급 또는 방출하여 제어 전압(Vctrl)을 가변시킨다.
루프 필터(124)는 커패시터(C)가 병렬적으로 연결되는 저역 통과 필터이다. 도 5의 루프 필터(124)는 특히 2차 루프 필터로서 도시된다. 상기 차지 펌프 전류는 비교 펄스(CPLS)에 대응되는 전하를 루프 필터(124)에 공급 또는 루프 필터(124)로부터 방출한다.
도 7a 및 도 7b는 도 4의 펄스-전압 변환기의 동작을 개략적으로 나타내는 도면이다.
도 7a를 참조하면, 차지 펌프(122)는 비교 펄스(CPLS)가 양의 값을 갖는 구간에서는 상기 차지 펌프 전류를 루프 필터(124)로 출력한다. 따라서, 커패시터(C)에 전하가 공급된다(화살표 방향). 따라서, 제어 전압(Vctrl)은 상승한다. 도 5에서 설명한 바와 같이, 비교 펄스(CPLS)는 외부 클럭(EXCLK)의 위상이 내부 클럭(INCLK)의 위상보다 앞서는 구간에서, 양의 값을 가질 수 있다.
반면, 도 7b를 참조하면, 비교 펄스(CPLS)가 음의 값을 갖는 구간에서, 커패시터(C)에 충전되어 있던 전하가 방출된다(화살표 방향). 따라서, 제어 전압(Vctrl)은 하강한다.
도 8은 도 6, 도 7a 및 도 7b의 차지 펌프를 보다 자세히 나타내는 회로도이다.
도 8을 참조하면, 차지 펌프(122)는 전류 부스팅 회로(122a) 및 차지 펌프 전류 공급/유출부(122b)를 구비한다. 전류 부스팅 회로(122a)는 제어 전류(Icp)를 차지 펌프 전류(Icp2)로서 생성한다. 차지 펌프 전류 공급/유출부(122b)는 비교 펄스(CPLS)에 응답하여 차지 펌프 전류(Icp2)를 공급(source) 또는 유출(sink)한다.
도 9는 도 8의 전류 부스팅 회로의 동작을 설명하기 위한 회로도이다.
전류 부스팅 회로(122a)는 제 1 내지 제 4 트랜지스터(N1, P2, P3, N4), 저항(R) 및 증폭 트랜지스터(AN)를 구비한다. 이때, 제 1 내지 제 4 트랜지스터(N1, P2, P3, N4) 및 증폭 트랜지스터(AN)의 사이즈 및 문턱 전압(Vth)은 동일한 것으로 전제한다. 또한, 제 1 및 제 4 트랜지스터(N1, N4)는 앤모스 트랜지스터(NMOS transistor)이고, 제 2 및 제 3 트랜지스터(P2, P3)는 피모스 트랜지스터(PMOS transistor)임을 전제한다.
제 1 트랜지스터(N1)는 제어 전압(Vctrl)을 게이트 전압으로 하고 일단이 접지 전압에 연결된다. 제 1 트랜지스터(N1)는 제어 전압(Vctrl)에 의해 턴-온됨으로써, 제어 전압(Vctrl)에 대응되는 제어 전류(Icp)를 생성한다.
제 2 트랜지스터(P2) 및 제 3 트랜지스터(P3)의 게이트는 제 1 트랜지스터(N1)에 연결된다. 또한, 제 3 트랜지스터(N3)의 일단은 저항(R)과 연결된다. 따라서, 저항(R)에는 제어 전류(Icp)가 흐르게 된다.
제 4 트랜지스터(N4)는 게이트 및 일단이 저항(R)에 연결되고 타단이 접지 전압에 연결된다. 그러므로, 저항(R)과 제 3 트랜지스터(P3)가 연결되는 노드의 노드 전압(Vn)은 다음의 수학식 6과 같다.
Vn = VR + Vth1
= R * Id + Vth1
이때, Vth1는 제 4 트랜지스터(N4)의 문턱 전압이다.
증폭 트랜지스터(AN)는 차지 펌프 전류(Icp2)를 생성한다. 증폭 트랜지스터(AN)의 게이트는 상기 노드에 연결되고, 소스는 접지 전압에 연결된다. 바람직하 게는 증폭 트랜지스터(AN)는 엔모스 트랜지스터일 수 있다. 증폭 트랜지스터(AN)의 포화 전류(saturation current)(Id')는 게이트-소스 전압(Vgs)의 제곱이 된다.
증폭 트랜지스터(AN)는 노드 전압(Vn)을 게이트 전압으로 하고, 소스 전압을 접지 전압으로 하므로, 증폭 트랜지스터(AN)의 포화 전류(Id')는 다음의 수학식 7과 같이 나타낼 수 있다.
Id' = β * (Vn - Vth2)2
이때, Vth2는 증폭 트랜지스터(AN)의 문턱 전압이다. 수학식 7을 수학식 6을 대입하면, 다음의 수학식 8과 같다.
Id' = β * (Vn - Vth2)2
= β * ((R * Id + Vth1) - Vth2)2
그런데, Vth1과 Vth2는 같은 값을 갖는 것으로 전제하였으므로, 증폭 트랜지스터(AN)의 포화 전류(Id')는 다음의 수학식 9와 같이 나타낼 수 있다.
Id' = β * (R * Id)2
수학식 9를 참조하면, 증폭 트랜지스터(AN)의 포화 전류(Id')는 제어 전류(Icp)의 제곱의 형태를 갖는 것을 알 수 있다. 이때, 증폭 트랜지스터(AN)의 포 화 전류(Id')는 도 8의 차지 펌프 전류(Icp2)와 같다. 따라서, 전술한 바와 같이, 증폭 트랜지스터(AN)는 제어 전류(Icp)의 제곱의 형태를 갖는 차지 펌프 전류(Icp2)를 생성한다.
수학식 3에 제곱 형태를 갖는 차지 펌프 전류(Icp2)를 대입하면, 즉 다음의 수학식 10을 수학식 3에 대입하면, 본 발명의 실시예에 따른 적응적 대역폭 위상 고정 루프 장치의 루프 대역폭은 다음의 수학식 11과 같이 나타낼 수 있다.
Figure 112006059822589-pat00007
ωn ∝ Icp / M
이때, M은 소정의 상수이다. 수학식 2 및 수학식 11을 참조하면, 입력 주파수(ωREF) 또한 차지 펌프 전류(Icp)에 비례하므로, 본 발명의 실시예에 따른 전류 부스팅 회로를 구비하는 위상 고정 루프 장치의 루프 대역폭 대 입력 주파수의 비(ωn/ωREF)는 주파수에 무관하게 일정한 값을 갖는 것을 알 수 있다.
마찬가지로, 수학식 4에 제곱 형태를 갖는 차지 펌프 전류(Icp2)를 대입하면, 즉 수학식 10을 수학식 4에 대입하면, 본 발명의 실시예에 따른 적응적 대역폭 위상 고정 루프 장치의 댐핑 팩터는 다음의 수학식 12와 같이 나타낼 수 있다.
Figure 112006059822589-pat00008
Figure 112006059822589-pat00009
Figure 112006059822589-pat00010
이때, K는 소정의 상수이다. 그런데, R은 루프 필터의 컨덕턴스의 역수이므로 R은 다음의 수학식 13과 같이 나타낼 수 있다.
Figure 112006059822589-pat00011
따라서, 본 발명의 실시예에 따른 적응적 대역폭 위상 고정 루프 장치의 댐핑 팩터 또한 다음의 수학식 14와 같이, 주파수에 무관하게 일정한 값을 갖는다.
Figure 112006059822589-pat00012
도 7 및 도 8을 참조하면, 차지 펌프 전류 공급/유출부(122b)는, 비교 펄스(CPLS)가 양의 값을 갖는 구간(/UP가 인에이블 되는 구간)에서는 차지 펌프 전류(Icp2)를 루프 필터(124)에 공급(source)하고, 비교 펄스(CPLS)가 음의 값을 갖는 구간(/DN이 인에이블 되는 구간)에서는 차지 펌프 전류(Icp2)를 루프 필터(124)로부터 유출(sink)한다. 차지 펌프 전류 공급/유출부(122b)의 동작은 도 7a 및 도 7b의 커패시터(C)에 전하를 공급 또는 방출하는 동작과 동일하므로, 이에 대한 보다 자세한 설명은 생략한다.
이렇게, 본 발명의 실시예에 따른 적응적 대역폭 위상 고정 루프 장치는 비 교 펄스(CPLS)에 응답하여, 제어 전류(Icp)의 제곱 형태를 갖는 차지 펌프 전류(Icp2)를 생성하는 전류 부스팅 회로를 구비함으로써, 주파수에 무관하게 일정한 성능을 가질 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 적응적 대역폭 위상 고정 루프 장치는 제어 전류의 제곱 형태를 갖는 차지 펌프 전류를 생성하는 전류 부스팅 회로를 구비하여 주파수에 무관하게 일정한 성능을 가짐으로써, 안정적으로 동작할 수 있는 장점이 있다.

Claims (20)

  1. 출력 주파수를 소정수로 분주한 주파수와 기준 주파수의 차이에 대응되는 폭과 부호를 갖는 비교 펄스(pulse)를 생성하는 위상 주파수 검출기(Phase Frequency Detector);
    상기 비교 펄스 및 피드백되는 제어 전압에 응답하여 제어 전압을 생성하는 펄스-전압 변환기; 및
    상기 제어 전압에 대응되는 상기 출력 주파수를 생성하는 오실레이터(Oscillator)를 구비하고,
    상기 펄스-전압 변환기는,
    상기 제어 전압에 대응되는 제어 전류의 제곱의 형태를 갖는 차지 펌프 전류 (charge pump current)에 의한 전하를 공급 또는 방출하여, 상기 제어 전압을 생성하는 것을 특징으로 하는 위상 고정 루프 장치(Phase Locked Loop).
  2. 제 1 항에 있어서, 상기 펄스-전압 변환기는,
    상기 차지 펌프 전류를 생성하는 차지 펌프(Charge Pump); 및
    상기 차지 펌프 전류에 의해 상기 전하를 공급 또는 방출하여 상기 제어 전압을 가변시키는 루프 필터(Loop Filter)를 구비하는 것을 특징으로 하는 위상 고정 루프 장치.
  3. 제 2 항에 있어서, 상기 차지 펌프는,
    상기 제어 전류를 상기 차지 펌프 전류로서 생성하는 전류 부스팅 회로(Current Boosting Circuit); 및
    상기 비교 펄스에 응답하여 상기 차지 펌프 전류를 공급(source) 또는 유출(sink)하는 차지 펌프 전류 공급/유출부를 구비하는 것을 특징으로 하는 위상 고정 루프 장치.
  4. 제 3 항에 있어서, 상기 전류 부스팅 회로는,
    상기 제어 전압에 응답하여 상기 제어 전류를 생성하는 전류 미러(Current Mirror);
    상기 제어 전류에 의해 소정의 전압이 걸리는 저항; 및
    상기 저항에 걸리는 전압을 이용하여, 상기 차지 펌프 전류를 생성하는 증폭 트랜지스터(Transistor)를 구비하는 것을 특징으로 하는 위상 고정 루프 장치.
  5. 제 4 항에 있어서, 상기 전류 미러는,
    상기 제어 전압을 게이트(gate) 전압으로 하고 일단이 접지 전압에 연결되는 제 1 트랜지스터;
    게이트 및 일단이 상기 제 1 트랜지스터에 연결되는 제 2 트랜지스터;
    게이트가 상기 제 2 트랜지스터에 연결되고 일단이 상기 저항에 연결되는 제 3 트랜지스터; 및
    게이트 및 일단이 상기 저항에 연결되고 타단이 접지 전압에 연결되는 제 4 트랜지스터를 구비하는 것을 특징으로 하는 위상 고정 루프 장치.
  6. 제 5 항에 있어서,
    상기 제 1 트랜지스터 및 제 4 트랜지스터는 앤모스 트랜지스터(NMOS transistor)이고,
    상기 제 2 트랜지스터 및 제 3 트랜지스터는 피모스 트랜지스터(PMOS transistor)인 것을 특징으로 하는 위상 고정 루프 장치.
  7. 제 4 항에 있어서, 상기 증폭 트랜지스터는,
    엔모스 트랜지스터인 것을 특징으로 하는 위상 고정 루프 장치.
  8. 제 3 항에 있어서, 상기 차지 펌프 전류 공급/유출부는,
    상기 비교 펄스가 제 1 값을 갖는 구간에서는 상기 차지 펌프 전류를 공급(source)하고, 상기 비교 펄스가 제 1 값을 갖는 구간에서는 상기 차지 펌프 전류를 유출(sink)시키는 것을 특징으로 하는 위상 고정 루프 장치.
  9. 제 2 항에 있어서, 상기 루프 필터는,
    커패시터(Capacitor)가 병렬적으로 연결되는 저역 통과 필터(Low Pass Filter)인 것을 특징으로 하는 위상 고정 루프 장치.
  10. 제 1 항에 있어서, 상기 위상 고정 루프 장치는,
    상기 기준 주파수를 생성하는 기준 주파수 생성기를 더 구비하는 것을 특징으로 하는 위상 고정 루프 장치.
  11. 제 1 항에 있어서, 상기 위상 고정 루프 장치는,
    상기 출력 주파수를 1/n(n은 자연수)로 낮추는 분주기(Frequency Divider)를 더 구비하는 것을 특징으로 하는 위상 고정 루프 장치.
  12. 제 1 항에 있어서, 상기 위상 고정 루프 장치는,
    적응적 대역폭 위상 고정 루프 장치(Adaptive Bandwidth PLL)인 것을 특징으로 하는 위상 고정 루프 장치.
  13. 위상 고정 루프 장치(Phase Locked Loop)의 제어 전압의 가변에 사용되는 전하량을 조절하는 차지 펌프(Charge Pump)에 있어서,
    상기 제어 전압에 대응되는 제어 전류의 제곱의 형태를 갖는 차지 펌프 전류(charge pump current)를 생성하는 전류 부스팅 회로(current boosting curcuit); 및
    출력 주파수를 소정수로 분주한 주파수와 기준 주파수의 차이를 나타내는 비교 펄스(pulse)에 응답하여 상기 차지 펌프 전류를 공급(source) 또는 유출(sink)하는 차지 펌프 전류 공급/유출부를 구비하는 것을 특징으로 하는 차지 펌프.
  14. 제 13 항에 있어서, 상기 전류 부스팅 회로는,
    상기 제어 전압에 응답하여 상기 제어 전류를 생성하는 전류 미러(current mirror);
    상기 제어 전류에 의해 소정의 전압이 걸리는 저항; 및
    상기 저항에 걸리는 전압을 이용하여, 상기 차지 펌프 전류를 생성하는 증폭 트랜지스터(transistor)를 구비하는 것을 특징으로 하는 차지 펌프.
  15. 제 13 항에 있어서, 상기 차지 펌프 전류 공급/유출부는,
    상기 비교 펄스가 제 1 값을 갖는 구간에서는 상기 차지 펌프 전류를 공급(source)하고, 상기 비교 펄스가 제 2 값을 갖는 구간에서는 상기 차지 펌프 전류를 유출(sink)시키는 것을 특징으로 하는 차지 펌프.
  16. 제 13 항에 있어서, 상기 위상 고정 루프 장치는,
    적응적 대역폭 위상 고정 루프 장치(Adaptive Bandwidth PLL)인 것을 특징으로 하는 차지 펌프.
  17. 제 1 전류의 제곱값을 갖는 제 2 전류를 생성하는 것을 특징으로 하는 전류 부스팅 회로(Current Boosting Circuit)에 있어서,
    소정의 전압에 응답하여 상기 제 1 전류를 생성하는 전류 미러(current mirror);
    상기 제어 전류에 의해 소정의 전압이 걸리는 저항; 및
    상기 저항에 걸리는 전압을 이용하여, 상기 제 2 전류를 생성하는 증폭 트랜지스터(transistor)를 구비하는 것을 특징으로 하는 전류 부스팅 회로.
  18. 제 17 항에 있어서, 상기 전류 미러는,
    상기 소정의 전압을 게이트(gate) 전압으로 하고 일단이 접지 전압에 연결되는 제 1 트랜지스터;
    게이트 및 일단이 상기 제 1 트랜지스터에 연결되는 제 2 트랜지스터;
    게이트가 상기 제 2 트랜지스터에 연결되고 일단이 상기 저항에 연결되는 제 3 트랜지스터; 및
    게이트 및 일단이 상기 저항에 연결되고 타단이 접지 전압에 연결되는 제 4 트랜지스터를 구비하는 것을 특징으로 하는 전류 부스팅 회로.
  19. 제 18 항에 있어서,
    상기 제 1 및 제 4 트랜지스터는 앤모스 트랜지스터(NMOS transistor)이고,
    상기 제 2 및 제 3 트랜지스터는 피모스 트랜지스터(PMOS transistor)인 것을 특징으로 하는 전류 부스팅 회로.
  20. 제 17 항에 있어서, 상기 증폭 트랜지스터는,
    엔모스 트랜지스터인 것을 특징으로 하는 전류 부스팅 회로.
KR1020060079466A 2006-08-22 2006-08-22 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치 KR100843200B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060079466A KR100843200B1 (ko) 2006-08-22 2006-08-22 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치
US11/826,901 US7646226B2 (en) 2006-08-22 2007-07-19 Adaptive bandwidth phase locked loops with current boosting circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060079466A KR100843200B1 (ko) 2006-08-22 2006-08-22 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치

Publications (2)

Publication Number Publication Date
KR20080017802A KR20080017802A (ko) 2008-02-27
KR100843200B1 true KR100843200B1 (ko) 2008-07-02

Family

ID=39112800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079466A KR100843200B1 (ko) 2006-08-22 2006-08-22 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치

Country Status (2)

Country Link
US (1) US7646226B2 (ko)
KR (1) KR100843200B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007391B1 (ko) 2009-06-15 2011-01-13 삼성탈레스 주식회사 위상 고정 루프의 위상 잡음 개선 장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825719B2 (en) * 2008-12-29 2010-11-02 Advanced Energy Industries, Inc. System and method for wideband phase-adjustable common excitation
KR102298158B1 (ko) 2014-08-25 2021-09-03 삼성전자주식회사 반도체 장치와 이를 포함하는 위상 동기 회로
US10284205B2 (en) 2016-10-21 2019-05-07 Infineon Technologies Ag Adaptive bandwidth systems and methods
TWI668965B (zh) * 2018-06-05 2019-08-11 円星科技股份有限公司 時脈產生電路及時脈產生方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196444A (ja) 1998-12-25 2000-07-14 Mitsubishi Electric Corp Ｐｌｌ回路およびｄｌｌ回路
JP2001144608A (ja) 1999-11-12 2001-05-25 Fujitsu Ltd 位相同期回路
KR20030056452A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 차지 펌프 회로
KR20030067038A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반도체장치의 차지펌프 회로 및 차지펌핑 방법
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144156A (en) * 1990-06-15 1992-09-01 Seiko Epson Corporation Phase synchronizing circuit with feedback to control charge pump
JP3481051B2 (ja) * 1996-06-19 2003-12-22 富士通株式会社 チャージポンプ回路、および、該チャージポンプ回路を有するｐｌｌ回路並びに半導体集積回路
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth
KR100429127B1 (ko) * 2000-06-05 2004-04-28 미쓰비시덴키 가부시키가이샤 클럭 동기 장치
KR100499276B1 (ko) 2002-11-06 2005-07-01 학교법인 포항공과대학교 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
US7148757B2 (en) * 2003-06-02 2006-12-12 National Semiconductor Corporation Charge pump-based PLL having dynamic loop gain
KR100900864B1 (ko) * 2003-12-11 2009-06-04 모사이드 테크놀로지스, 인코포레이티드 Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프
JP2005252930A (ja) 2004-03-08 2005-09-15 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2005260445A (ja) 2004-03-10 2005-09-22 Seiko Epson Corp Ｐｌｌ回路並びにその製造方法及び使用方法
US7327195B2 (en) * 2004-08-27 2008-02-05 Matsushita Electric Industrial Co., Ltd. PLL frequency synthesizer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196444A (ja) 1998-12-25 2000-07-14 Mitsubishi Electric Corp Ｐｌｌ回路およびｄｌｌ回路
JP2001144608A (ja) 1999-11-12 2001-05-25 Fujitsu Ltd 位相同期回路
KR20030056452A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 차지 펌프 회로
KR20030067038A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 반도체장치의 차지펌프 회로 및 차지펌핑 방법
JP2004274673A (ja) 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd Ｐｌｌ周波数シンセサイザ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007391B1 (ko) 2009-06-15 2011-01-13 삼성탈레스 주식회사 위상 고정 루프의 위상 잡음 개선 장치 및 방법

Also Published As

Publication number Publication date
KR20080017802A (ko) 2008-02-27
US20080048741A1 (en) 2008-02-28
US7646226B2 (en) 2010-01-12

Similar Documents

Publication Publication Date Title
JP5448870B2 (ja) Ｐｌｌ回路
EP2259428B1 (en) Automatic control of clock duty cycle
US7719331B2 (en) PLL circuit
KR100843200B1 (ko) 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치
JP4270339B2 (ja) Ｐｌｌ回路及びこれに用いられる自動バイアス調整回路
US9419632B1 (en) Charge pump for use in phase-locked loop
US20050093634A1 (en) Clock generator and related biasing circuit
Ko et al. Reference spur reduction techniques for a phase-locked loop
US8786334B2 (en) Lock detection circuit and phase-locked loop circuit including the same
KR100905440B1 (ko) 클럭 동기화 회로와 그의 구동 방법
US7015766B1 (en) CMOS voltage-controlled oscillator (VCO) with a current-adaptive resistor for improved linearity
US7038509B1 (en) Method and system for providing a phase-locked loop with reduced spurious tones
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
US20230163769A1 (en) Low noise phase lock loop (pll) circuit
KR100929825B1 (ko) 클럭 동기화 회로와 그의 구동 방법
JP4991385B2 (ja) Ｐｌｌ回路
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
JP5975066B2 (ja) チャージポンプ回路及びｐｌｌ回路
US20090189650A1 (en) PLL circuit including voltage controlled oscillator having voltage-current conversion circuit
US6573769B1 (en) Phase-locked loop (PLL) with mixer for subtracting outer-band phase noise
KR100905444B1 (ko) 광대역 위상 고정 루프 장치
JP2016208156A (ja) 発振回路及び位相同期回路
Dietl et al. A new low power and area efficient semi-digital pll architecture for low bandwidth applications
KR101136426B1 (ko) 차지 펌프 회로 및 이를 이용한 위상 고정 루프
KR20160082447A (ko) 전압 제어 지연 회로 및 이를 포함하는 전압 제어 오실레이터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee