KR20030067038A - 반도체장치의 차지펌프 회로 및 차지펌핑 방법 - Google Patents

반도체장치의 차지펌프 회로 및 차지펌핑 방법 Download PDF

Info

Publication number
KR20030067038A
KR20030067038A KR1020020006835A KR20020006835A KR20030067038A KR 20030067038 A KR20030067038 A KR 20030067038A KR 1020020006835 A KR1020020006835 A KR 1020020006835A KR 20020006835 A KR20020006835 A KR 20020006835A KR 20030067038 A KR20030067038 A KR 20030067038A
Authority
KR
South Korea
Prior art keywords
boosting
node
voltage level
circuit
semiconductor device
Prior art date
Application number
KR1020020006835A
Other languages
English (en)
Inventor
이재구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020006835A priority Critical patent/KR20030067038A/ko
Publication of KR20030067038A publication Critical patent/KR20030067038A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

부스팅 노드의 부스팅 전압레벨을 필요 이상으로 높게 하지 않아도 안정적인 부스팅 전압레벨을 유지할 수 있는 반도체장치의 차지펌프 회로 및 이의 차지펌핑 방법이 개시된다. 상기 차지펌프 회로는, 부스팅 노드의 전압레벨을 부스팅시키는 부스팅 회로, 및 반도체장치의 액티브 상태 동안 부스팅 노드의 전하를 출력노드로 전달하는 전달회로를 구비한다. 특히 부스팅 회로는 반도체장치의 스탠바이 상태 동안에 부스팅 노드를 미리 소정의 전압레벨로 부스팅시킨다. 또한 부스팅 회로는 액티브 상태가 지난 후 부스팅 노드를 소정의 전압레벨로 다시 부스팅시킨다. 따라서 상기 차지펌프 회로에서는 반도체장치의 스탠바이 상태 동안에 부스팅 노드가 미리 소정의 전압레벨로 부스팅되므로, 반도체장치의 액티브 동작에 의해 출력노드의 전하가 소모되더라도 부스팅 노드로부터 출력노드로 전하가 계속 공급되며 이에 따라 출력노드의 전압레벨이 떨어지지 않게 된다. 따라서 부스팅 노드의 부스팅 전압레벨을 필요 이상으로 높게 하지 않아도 되며 결국 전류소모를 줄일 수 있는 장점이 있다.

Description

반도체장치의 차지펌프 회로 및 차지펌핑 방법{Charge pump circuit for semiconductor device and charge pumping method thereof}
본 발명은 반도체 장치에 관한 것으로, 특히 차지펌프(Charge pump) 회로 및 차지펌핑 방법에 관한 것이다.
반도체 장치, 특히 반도체 메모리장치에서는 전원전압보다 높은 전압, 즉 부스팅(Boosting) 전압이 필요한 경우가 있으며 부스팅 전압을 생성하기 위하여 차지펌프 회로가 사용된다.
도 1은 종래의 차지펌프 회로를 나타내는 블록도이고 도 2는 도 1에 도시된 종래의 차지펌프 회로의 동작 파형도이다. 도 1을 참조하면, 종래의 차지펌프 회로는 액티브 신호(ACT)에 응답하여 부스팅 노드(BST)의 전압레벨을 부스팅시키는 부스팅 회로(11), 전달 제어회로(15), 및 전달 제어회로(15)의 출력신호에 응답하여 부스팅 노드(BST)의 전하를 출력노드(VBOOST)로 전달하는 전달회로(13)를 구비한다. 부스팅 회로(11)는 펄스 발생기(111)와 다수개의 부스팅 스테이지(Stage)를 포함하여 구성되며 부스팅 스테이지의 개수는 목표(Target) 부스팅 전압레벨에 따라 결정된다.
여기에서 액티브 신호(ACT)는 차지펌프 회로가 반도체 메모리장치에 사용될 경우 반도체 메모리장치의 액티브 상태를 알리는 신호에 해당된다.
상기 종래의 차지펌프 회로에서는 도 2의 파형도에 도시된 바와 같이, 반도체 메모리장치의 액티브 상태동안 즉 ACT가 논리"하이"인 구간 동안(T2) 부스팅 노드(BST)가 부스팅 회로(11)에 의해 소정의 전압레벨까지 부스팅된다. 다음에 부스팅 동작이 끝난 시점부터 다시말해 반도체 메모리장치의 액티브 동작이 끝난 후 ACT가 논리"로우"인 구간 동안(T3) 부스팅 노드(BST)의 전하가 전달회로(13)를 통해 출력노드(VBOOST)로 전달된다.
이와 같이 부스팅 노드(BST)로부터 출력노드(VBOOST)로 전달되는 전하가 없는 상태에서(T2 구간) 반도체 메모리장치의 액티브 동작이 이루어 지므로 출력노드(VBOOST)의 전압레벨이 점차 낮아지게 된다. 이로 인하여 상기와 같은 종래의 차지펌프 회로를 사용하는 반도체 메모리장치에서는 첫 번째 액티브 동작에서 특성저하가 발생될 수 있다. 따라서 이러한 특성저하를 방지하기 위해서는 부스팅 노드(BST)의 부스팅 전압레벨을 필요 이상으로 높게 해야하며, 이러한 경우 전류소모가 증가되는 단점이 있다.
본 발명이 이루고자하는 기술적 과제는, 부스팅 노드의 부스팅 전압레벨을 필요 이상으로 높게 하지 않아도 안정적인 부스팅 전압레벨을 유지할 수 있는 반도체장치의 차지펌프 회로를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 반도체장치에서 부스팅 노드의 부스팅 전압레벨을 필요 이상으로 높게 하지 않아도 안정적인 부스팅 전압레벨을 유지할 수 있는 차지펌핑 방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 차지펌프 회로를 나타내는 블록도이다.
도 2는 도 1에 도시된 종래의 차지펌프 회로의 동작 파형도이다.
도 3은 본 발명의 바람직한 일실시예에 따른 차지펌프 회로를 나타내는 블록도이다.
도 4는 도 3에 도시된 본 발명의 일실시예에 따른 차지펌프 회로의 동작 파형도이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체장치의 차지펌프 회로는, 부스팅 노드의 전압레벨을 부스팅시키는 부스팅 회로, 및 상기 반도체장치의 액티브 상태 동안 상기 부스팅 노드의 전하를 출력노드로 전달하는 전달회로를 구비하고, 특히 상기 부스팅 회로는 상기 반도체장치의 스탠바이 상태 동안에 상기 부스팅 노드를 미리 소정의 전압레벨로 부스팅시키고 상기 액티브 상태가 지난 후 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 것을 특징으로 한다.
바람직한 일실시예에 따르면 상기 부스팅 회로는, 검출기, 펄스발생 회로,및 부스팅 부를 포함한다. 상기 검출기는 상기 스탠바이 상태 동안 상기 부스팅 노드의 레벨이 소정의 기준전압 레벨이하로 떨어지는지를 검출한다. 상기 펄스발생 회로는 상기 검출기에 의한 검출결과 상기 부스팅 노드의 레벨이 상기 기준전압 레벨이하로 떨어지면 펄스를 발생한다. 상기 부스팅 부는, 상기 스탠바이 상태 동안에는 상기 펄스에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시키고, 상기 액티브 상태가 지난 후에는 액티브 신호에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시킨다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 반도체장치에서의 차지펌핑 방법은, 상기 반도체장치의 스탠바이 상태 동안 부스팅 노드를 미리 소정의 전압레벨로 부스팅시키는 제1단계, 상기 반도체장치의 액티브 상태 동안 상기 부스팅 노드의 전하를 출력노드로 전달하는 제2단계, 및 상기 반도체장치의 액티브 상태가 지난 후 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 제3단계를 구비하는 것을 특징으로 한다.
바람직한 일실시예에 따르면 상기 제1단계는, 상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시키는 단계, 상기 부스팅 노드의 레벨이 소정의 기준전압 레벨이하로 떨어지는지를 검출하는 단계, 및 검출결과 상기 부스팅 노드의 레벨이 상기 기준전압 레벨이하로 떨어지면 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 단계를 포함한다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 바람직한 일실시예에 따른 차지펌프 회로를 나타내는 블록도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 차지펌프 회로는, 액티브 신호(ACT) 및 스탠바이 신호(STB)에 응답하여 부스팅 노드(BST)의 전압레벨을 부스팅시키는 부스팅 회로(31), 전달 제어회로(35), 및 전달 제어회로(35)의 출력신호에 응답하여 부스팅 노드(BST)의 전하를 출력노드(VBOOST)로 전달하는 전달회로(33)를 구비한다.
액티브 신호(ACT)는 차지펌프 회로가 반도체 메모리장치에 사용될 경우 반도체 메모리장치의 액티브 상태를 알리는 신호에 해당되고 스탠바이 신호(STB)는 반도체 메모리장치의 스탠바이 상태를 알리는 신호에 해당된다.
부스팅 회로(31)는 스탠바이 신호(STB)에 응답하는 검출기(311), 검출기(311)의 출력신호에 응답하는 제1펄스 발생기(313), 및 부스팅 부(315)를 포함하여 구성된다. 부스팅 부(315)는 액티브 신호(ACT)에 응답하는 제2펄스 발생기(315a) 및 제2펄스 발생기(315a)의 출력신호와 제1펄스 발생기(313)의 출력신호(PCH)에 응답하는 다수개의 부스팅 스테이지들(315b 내지 315d)을 포함하여 구성된다. 부스팅 스테이지의 개수는 목표(Target) 부스팅 전압레벨에 따라 결정된다.
도 4는 도 3에 도시된 본 발명의 일실시예에 따른 차지펌프 회로의 동작 파형도이다. 이를 참조하여 본 발명의 일실시예에 따른 차지펌프 회로의 동작 및 차지펌핑 방법이 상세히 설명된다.
부스팅 회로(31)는 도 4의 파형도에 도시된 바와 같이 액티브 상태 전의 스탠바이 상태 동안(T4 구간)에 스탠바이 신호(STB)의 활성화에 응답하여 부스팅 노드(BST)를 미리 소정의 전압레벨로 부스팅시킨다. 다음에 반도체 메모리장치가 액티브 상태가 되면(T5 구간) 전달회로(33)가 전달 제어회로(35)의 출력신호에 응답하여 부스팅 노드(BST)의 전하를 출력노드(VBOOST)로 전달한다. 액티브 상태(T5 구간)가 지난 후에는 다음 액티브 상태 전까지(T6 구간) 부스팅 회로(31)가 부스팅 노드(BST)를 상기 소정의 전압레벨로 다시 부스팅시킨다.
좀더 상세하게는, 검출기(311)는 비교기로 구성되며 스탠바이 신호(STB)의 활성화에 응답하여 즉 스탠바이 상태 동안(T4 구간) 부스팅 노드(BST)의 레벨이 소정의 기준전압(REF) 레벨이하로 떨어지는지를 검출한다. 제1펄스 발생기(313)는 검출기(311)에 의한 검출결과 부스팅 노드(BST)의 레벨이 기준전압 레벨(REF)이하로 떨어지면 펄스(PCH)를 발생한다.
부스팅 부(315)는 제1펄스 발생기(313)의 출력신호인 펄스(PCH)에 응답하여 부스팅 노드(BST)를 상기 소정의 전압레벨로 다시 부스팅시킨다. 다시 말해 부스팅 부(315)는 스탠바이 상태 동안(T4 구간) 부스팅 노드(BST)의 레벨이 기준전압(REF) 레벨이하로 떨어지면 부스팅 노드(BST)를 상기 소정의 전압레벨로 다시 부스팅시킨다. 이와 같이 동작시키는 이유는 부스팅 노드(BST)에서 누설전류가 발생되어 부스팅 노드(BST)의 전압레벨이 떨어질 수 있으며 이러한 누설전류에 기인하는 레벨다운을 보상하기 위해서이다.
전달회로(33)는 엔모스 트랜지스터로 구성되며 액티브 상태(T5 구간) 동안 전달 제어회로(35)의 출력신호에 응답하여 부스팅 노드(BST)의 전하를 출력노드(VBOOST)로 전달한다. 여기에서는 전달회로(33)가 엔모스 트랜지스터로 구성된 경우가 도시되었으나 피모스 트랜지스터 또는 씨모스 트랜스미션 게이트로 구성될 수도 있다.
또한 부스팅 부(315)는 액티브 상태(T5 구간)가 지난 후에는 다음 액티브 상태 전까지(T6 구간) 액티브 신호(ACT)의 비활성화에 응답하여 부스팅 노드(BST)를 상기 소정의 전압레벨로 다시 부스팅시킨다.
스탠바이 상태(T4 구간) 동안에 누설전류에 기인하는 레벨다운을 보상할 때는 다수개의 부스팅 스테이지들(315b 내지 315d)중 일부, 예컨대 1개 또는 2개가 동작한다. 액티브 상태(T5 구간) 동안에는 즉 전달구간 동안에는 부스팅 스테이지들(315b 내지 315d)이 모두 동작하지 않으며 액티브 상태(T5 구간)가 지난 후 다음 액티브 상태 전까지는(T6 구간) 부스팅 스테이지들(315b 내지 315d)이 모두 동작한다.
이상에서 설명한 바와 같이 본 발명에 따른 차지펌프 회로 및 차지펌핑 방법에서는, 스탠바이 상태(T4 구간) 동안에 부스팅 노드(BST)가 미리 소정의 전압레벨로 부스팅된 다음에 액티브 상태(T5 구간) 동안에 부스팅 노드(BST)의 전하가 출력노드(VBOOST)로 전달된다. 따라서 액티브 상태(T5 구간) 동안에 반도체 메모리장치의 액티브 동작에 의해 출력노드(VBOOST)의 전하가 소모되더라도 부스팅 노드(BST)로부터 출력노드(VBOOST)로 전하가 계속 공급되므로 출력노드(VBOOST)의 전압레벨이 떨어지지 않게 된다. 이에 따라 부스팅 노드(BST)의 부스팅 전압레벨을 필요 이상으로 높게 하지 않아도 되며 결국 전류소모를 줄일 수 있는 장점이 있다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 차지펌프 회로 및 차지펌핑 방법은 부스팅 노드의 부스팅 전압레벨을 필요 이상으로 높게 하지 않아도 되며 결국 전류소모를 줄일 수 있는 장점이 있다.

Claims (14)

  1. 반도체장치의 차지펌프 회로에 있어서,
    부스팅 노드;
    출력 노드;
    상기 부스팅 노드의 전압레벨을 부스팅시키는 부스팅 회로; 및
    상기 반도체장치의 액티브 상태 동안 상기 부스팅 노드의 전하를 출력노드로 전달하는 전달회로를 구비하고,
    상기 부스팅 회로는, 상기 반도체장치의 스탠바이 상태 동안에 상기 부스팅 노드를 미리 소정의 전압레벨로 부스팅시키고, 상기 액티브 상태가 지난 후 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 것을 특징으로 하는 차지펌프 회로.
  2. 제1항에 있어서, 상기 부스팅 회로는,
    상기 스탠바이 상태 동안 상기 부스팅 노드의 레벨이 소정의 기준전압 레벨이하로 떨어지는지를 검출하는 검출기;
    상기 검출기에 의한 검출결과 상기 부스팅 노드의 레벨이 상기 기준전압 레벨이하로 떨어지면 펄스를 발생하는 펄스발생 회로; 및
    상기 스탠바이 상태 동안에는 상기 펄스에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시키고, 상기 액티브 상태가 지난 후에는 액티브 신호에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시키는 부스팅 부를 구비하는 것을 특징으로 하는 차지펌프 회로.
  3. 제2항에 있어서, 상기 부스팅 부는 다수개의 부스팅 스테이지들을 포함하고,상기 스탠바이 상태 동안에는 상기 다수개의 부스팅 스테이지들중 일부가 동작하는 것을 특징으로 하는 차지펌프 회로.
  4. 제3항에 있어서, 상기 액티브 상태 동안에는 상기 다수개의 부스팅 스테이지들이 모두 동작하지 않는 것을 특징으로 하는 차지펌프 회로.
  5. 제3항에 있어서, 상기 액티브 상태가 지난 후에는 상기 다수개의 부스팅 스테이지들이 모두 동작하는 것을 특징으로 하는 차지펌프 회로.
  6. 반도체장치의 차지펌프 회로에 있어서,
    부스팅 노드;
    출력 노드;
    제1제어신호의 활성화에 응답하여 상기 부스팅 노드의 전하를 출력노드로 전달하는 전달회로; 및
    상기 제1제어신호의 활성화 전에 제2제어신호의 활성화에 응답하여 상기 부스팅 노드를 미리 소정의 전압레벨로 부스팅시키고, 상기 제1제어신호의 비활성화에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 부스팅 회로를 구비하는 것을 특징으로 하는 차지펌프 회로.
  7. 제6항에 있어서, 상기 부스팅 회로는,
    상기 제2제어신호의 활성화에 응답하여 상기 부스팅 노드의 레벨이 소정의 기준전압 레벨이하로 떨어지는지를 검출하는 검출기;
    상기 검출기에 의한 검출결과 상기 부스팅 노드의 레벨이 상기 기준전압 레벨이하로 떨어지면 펄스를 발생하는 펄스발생 회로; 및
    상기 펄스에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키고, 상기 제1제어신호의 비활성화에 응답하여 상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시키는 부스팅 부를 구비하는 것을 특징으로 하는 차지펌프 회로.
  8. 제7항에 있어서, 상기 부스팅 부는 다수개의 부스팅 스테이지들을 포함하고, 상기 펄스 구간 동안에는 상기 다수개의 부스팅 스테이지들중 일부가 동작하는 것을 특징으로 하는 차지펌프 회로.
  9. 제8항에 있어서, 상기 제1제어신호의 활성화 구간 동안에는 상기 다수개의 부스팅 스테이지들이 모두 동작하지 않는 것을 특징으로 하는 차지펌프 회로.
  10. 제8항에 있어서, 상기 제1제어신호의 비활성화 구간 동안에는 상기 다수개의 부스팅 스테이지들이 모두 동작하는 것을 특징으로 하는 차지펌프 회로.
  11. 제7항에 있어서, 상기 제1제어신호는 상기 반도체장치의 액티브 상태를 알리는 신호인 것을 특징으로 하는 차지펌프 회로.
  12. 제7항에 있어서, 상기 제2제어신호는 상기 반도체장치의 스탠바이 상태를 알리는 신호인 것을 특징으로 하는 차지펌프 회로.
  13. 반도체장치에서의 차지펌핑 방법에 있어서,
    상기 반도체장치의 스탠바이 상태 동안 부스팅 노드를 미리 소정의 전압레벨로 부스팅시키는 제1단계;
    상기 반도체장치의 액티브 상태 동안 상기 부스팅 노드의 전하를 출력노드로 전달하는 제2단계; 및
    상기 반도체장치의 액티브 상태가 지난 후 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 제3단계를 구비하는 것을 특징으로 하는 차지펌핑 방법.
  14. 제13항에 있어서, 상기 제1단계는,
    상기 부스팅 노드를 상기 소정의 전압레벨로 부스팅시키는 단계;
    상기 부스팅 노드의 레벨이 소정의 기준전압 레벨이하로 떨어지는지를 검출하는 단계; 및
    검출결과 상기 부스팅 노드의 레벨이 상기 기준전압 레벨이하로 떨어지면 상기 부스팅 노드를 상기 소정의 전압레벨로 다시 부스팅시키는 단계를 구비하는 것을 특징으로 하는 차지펌핑 방법.
KR1020020006835A 2002-02-06 2002-02-06 반도체장치의 차지펌프 회로 및 차지펌핑 방법 KR20030067038A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020006835A KR20030067038A (ko) 2002-02-06 2002-02-06 반도체장치의 차지펌프 회로 및 차지펌핑 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020006835A KR20030067038A (ko) 2002-02-06 2002-02-06 반도체장치의 차지펌프 회로 및 차지펌핑 방법

Publications (1)

Publication Number Publication Date
KR20030067038A true KR20030067038A (ko) 2003-08-14

Family

ID=32220758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020006835A KR20030067038A (ko) 2002-02-06 2002-02-06 반도체장치의 차지펌프 회로 및 차지펌핑 방법

Country Status (1)

Country Link
KR (1) KR20030067038A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495854B1 (ko) * 2002-07-11 2005-06-16 주식회사 하이닉스반도체 부스팅 회로
KR100843200B1 (ko) * 2006-08-22 2008-07-02 삼성전자주식회사 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029752A (ko) * 1995-11-13 1997-06-26 김광호 반도체 메모리장치의 내부승압전원 발생회로
KR980011468A (ko) * 1996-07-29 1998-04-30 김광호 반도체 메모리장치의 Vpp 엑티브 디텍터의 전원공급방법
KR19980078961A (ko) * 1997-04-30 1998-11-25 윤종용 반도체 장치의 고전압발생회로
KR19990027905A (ko) * 1997-09-30 1999-04-15 구본준 반도체 메모리의 전원 제어회로
JP2000105998A (ja) * 1998-07-30 2000-04-11 Toshiba Corp ポンプ回路を有する半導体装置
KR20010084857A (ko) * 2000-02-29 2001-09-06 윤종용 반도체 메모리 장치의 승압 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970029752A (ko) * 1995-11-13 1997-06-26 김광호 반도체 메모리장치의 내부승압전원 발생회로
KR980011468A (ko) * 1996-07-29 1998-04-30 김광호 반도체 메모리장치의 Vpp 엑티브 디텍터의 전원공급방법
KR19980078961A (ko) * 1997-04-30 1998-11-25 윤종용 반도체 장치의 고전압발생회로
KR19990027905A (ko) * 1997-09-30 1999-04-15 구본준 반도체 메모리의 전원 제어회로
JP2000105998A (ja) * 1998-07-30 2000-04-11 Toshiba Corp ポンプ回路を有する半導体装置
KR20010084857A (ko) * 2000-02-29 2001-09-06 윤종용 반도체 메모리 장치의 승압 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495854B1 (ko) * 2002-07-11 2005-06-16 주식회사 하이닉스반도체 부스팅 회로
KR100843200B1 (ko) * 2006-08-22 2008-07-02 삼성전자주식회사 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치

Similar Documents

Publication Publication Date Title
US6927620B2 (en) Semiconductor device having a boosting circuit to suppress current consumption
US6522193B2 (en) Internal voltage generator for semiconductor memory device
JP2009151931A (ja) 単一チャージポンプを利用したデュアル電圧発生装置、発生回路及びその発生方法
JP2004355788A (ja) 高電圧発生器
EP2367273B1 (en) Power control system startup method and circuit
JP2011123861A (ja) 内部電圧発生器
US8194476B2 (en) Semiconductor memory device and method for operating the same
US6667662B2 (en) Oscillator circuit of internal power generator circuit and control method thereof
US5278798A (en) Semiconductor memory device
KR100586545B1 (ko) 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100309602B1 (ko) 전위검출회로에서의전력소비를감소시키는반도체장치
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
US6492849B2 (en) Supply voltage detection circuit
US6661218B2 (en) High voltage detector
KR20030067038A (ko) 반도체장치의 차지펌프 회로 및 차지펌핑 방법
US20080018384A1 (en) Internal voltage generating apparatus and method for semiconductor integrated circuit
US7576589B2 (en) Boost voltage generating circuit including additional pump circuit and boost voltage generating method thereof
US7221573B2 (en) Voltage up converter
JP2000262044A (ja) 半導体集積回路装置
KR20010059291A (ko) 내부 전원전압 발생장치
KR100480555B1 (ko) 반도체메모리장치의승압전압클램프회로및승압전압클램프방법
US20240160235A1 (en) Semiconductor device
US20060103438A1 (en) Initialization signal generation apparatus for use in a semiconductor device
KR100379554B1 (ko) 내부 전원 발생 장치
KR100449265B1 (ko) 고전압 발생 회로를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020206

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20061213

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020206

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071220

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee