JP2004355788A - 高電圧発生器 - Google Patents

高電圧発生器 Download PDF

Info

Publication number
JP2004355788A
JP2004355788A JP2004056567A JP2004056567A JP2004355788A JP 2004355788 A JP2004355788 A JP 2004355788A JP 2004056567 A JP2004056567 A JP 2004056567A JP 2004056567 A JP2004056567 A JP 2004056567A JP 2004355788 A JP2004355788 A JP 2004355788A
Authority
JP
Japan
Prior art keywords
high voltage
control signal
oscillator
option control
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004056567A
Other languages
English (en)
Other versions
JP4332450B2 (ja
Inventor
Chae Kyu Jang
採圭 張
Sang Kwon Lee
相權 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2004355788A publication Critical patent/JP2004355788A/ja
Application granted granted Critical
Publication of JP4332450B2 publication Critical patent/JP4332450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】
外部電圧が互いに異なる２種類の場合、２種類のポンプの中から一つを選択して使用することにより、ラッチアップ現象が発生せず、ポンピングの高効率とポンピングの安定性を向上させることが可能な高電圧発生器を提供する。
【解決手段】
オプション制御信号に応じて複数の電圧源の中から一つを選択し、選択された電圧源とＶｐｐ電圧とを比較するためのレベル検出器と、前記オプション制御信号に応じて動作し、互いに異なる周期を有する複数のパルス信号を生成する第１オシレータと、前記オプション制御信号に応じて動作し、パルス信号を生成する第２オシレータと、前記オプション制御信号に応じてイネーブルされ、前記第１オシレータの出力に応じてポンピング動作して前記Ｖｐｐ電圧を生成する第１チャージポンプと、前記オプション制御信号に応じてイネーブルされ、前記第２オシレータの出力に応じてポンピング動作して前記Ｖｐｐ電圧を生成する第２チャージポンプと備えてなる。
【選択図】図１

Description

この発明は、半導体メモリ装置において電源電圧より高い高電圧をポンプの原理を用いて発生させる高電圧発生器に係り、特に、外部電圧が互いに異なる２種類の場合、２種類のポンプの中から一つを選択して使用することにより、ラッチアップ現象が発生せず、高いポンピング効率とポンピング安定性を向上させることが可能な高電圧発生器に関する。
一般に、高電圧発生器は、半導体素子において、外部電圧Ｖｃｃより高い電圧を要求するチップ内の回路に所定の高電圧（以下、「Ｖｐｐ」という）を供給する装置である。このような高電圧発生器は、Ｖｐｐ電位レベルを検出し、それに応じた信号を出力するレベル検出器と、電荷ポンピングを周期的に行うためのパルスを発生させるリングオシレータと、Ｖｐｐ電荷をポンピングするＶｐｐポンピング回路と、前記リングオシレータからの出力パルスによって前記Ｖｐｐポンピング回路を制御するポンプ制御回路とで構成されている。
ところで、外部電圧又は内部電圧が２種類、例えば３.０Ｖと２.０Ｖまたは１.８Ｖなどの場合、同一の２つのＶｐｐ用ポンプを具現した後、外部電圧及び内部電圧の変化に対して互いに異なるマスクオプション（メタルオプション）で制御しなければならなかった。これにより、外部又は内部電圧の変化に対して漏洩電流や不安定状態（ラッチアップ現象など）の保護回路を具現することができなかった。
したがって、この発明の目的は、外部電圧が互いに異なる２種類の場合、２種類のポンプの中から一つを選択して使用することにより、ラッチアップ現象が発生せず、ポンピングの高効率とポンピングの安定性を向上させることが可能な高電圧発生器を提供することにある。
この発明の他の目的は、同一のウェーハにおいて同一のマスク又はボンディングオプションを用いて、２種類のＶｐｐポンプを選択的に駆動させることにある。
上記の目的を達成するために、この発明に係る高電圧発生器は、オプション制御信号に応じて複数の電圧源の中から一つを選択し、選択された電圧源の電圧と半導体素子チップ内の回路に供給すべき所定の高電圧（Ｖｐｐ電圧）とを比較するためのレベル検出器と、前記オプション制御信号に応じて動作し、互いに異なる周期を有する複数のパルス信号を生成する第１オシレータと、前記オプション制御信号に応じて動作し、パルス信号を生成する第２オシレータと、前記オプション制御信号に応じてイネーブルされ、前記第１オシレータの出力に応じてポンピング動作して前記Ｖｐｐ電圧を生成する第１チャージポンプと、前記オプション制御信号に応じてイネーブルされ、前記第２オシレータの出力に応じてポンピング動作して前記Ｖｐｐ電圧を生成する第２チャージポンプとを備えて構成されることを特徴とする。
この発明によれば、外部電圧又は内部電圧が２種類、例えば３.０Ｖと２.０Ｖ又は１.８Ｖなどの場合、互いに異なる２つのＶｐｐポンプを具現した後、外部電圧及び内部電圧の変化に対して一つのマスクオプション（メタルオプション）又は簡単なボンディング工程で制御することにより、ポンピングの効率を高めることができる。
以下、添付図面を参照してこの発明に係る実施例を詳細に説明する。
図１は、この発明に係る高電圧発生器のブロック図である。オプション制御信号に応じてＶｐｐのレベルがレベル検出器１０で検出される。すなわち、レベル検出器１０では、Ｖｐｐが基準電圧Ｖｃｏｒｅより高いか低いかを比較し、例えばハイレベル信号又はローレベル信号を生成する。レベル検出器１０の出力ｏｕｔ１は、第１オシレータ２０及び第２オシレータ３０に提供される。第１及び第２オシレータ２０及び３０は、オプション制御信号に応じて選択され、レベル検出器１０の出力に基づいて駆動される。すなわち、Ｖｐｐが基準電圧Ｖｃｏｒｅより高ければ、第１及び第２オシレータ２０及び３０は動作しない。第１及び第２オシレータ２０及び３０は、互いに異なる周期で動作できるが、第１オシレータ２０は、互いに位相の異なる信号ｐｒｅ１、ｐｒｅ２、ｇ１及びｇ２を生成し、第２オシレータ３０は、パルスｏｓｃを生成する。
第１オシレータ２０の出力は、第１ポンプ４０に提供され、第２オシレータ３０の出力は第２ポンプ５０に提供される。第１ポンプ４０の構造は、第２ポンプ５０の構造とは異なる。第１ポンプ４０は、オプション制御信号及び第１オシレータ２０の出力に応じてポンピング動作を行う反面、第２ポンプ５０は、オプション制御信号及び第２オシレータ３０の出力に応じてポンピング動作を行う。第１及び第２ポンプ４０及び５０は、Ｖｐｐを生成する。
オプション制御信号は、ハイレベル又はローレベルを呈するが、チップ製造の際にメタルボンディング工程によって、いずれを呈するか簡単に具現することができる。このようなメタルボンディング工程は同一のマスクを用いて達成できる。
このように互いに異なる構造の２つのオシレータ２０及び３０、そして互いに異なる構造を有する２つのポンプ４０及び５０を基準電圧の大きさに応じて適切に選択して駆動させることにより、ポンピング動作の安定性とポンピングの効率を増加させることができる。
図２は、図１のレベル検出器の詳細回路図である。第１基準電圧Ｖｃｏｒｅ１は、ＰＭＯＳトランジスタＰ１のソースに供給され、第２基準電圧Ｖｃｏｒｅ２は、ＰＭＯＳトランジスタＰ２のソースに供給される。オプション制御信号がハイレベルであれば、ＰＭＯＳトランジスタＰ１がターンオフされる反面、インバータＩ１によって反転されたオプション制御信号はローレベルを有するので、ＰＭＯＳトランジスタＰ２がターンオンされる。したがって、第２基準電圧Ｖｃｏｒｅ２が比較器６０に伝達される。
これに対し、オプション制御信号がローレベルであれば、ＰＭＯＳトランジスタＰ２がターンオフされる反面、ＰＭＯＳトランジスタＰ１がターンオンされるので、第１基準電圧Ｖｃｏｒｅ１が比較器６０に伝達される。比較器６０では、Ｖｐｐと第１基準電圧Ｖｃｏｒｅ１又は第２基準電圧Ｖｃｏｒｅ２とを比較して、ロー又はハイ信号を出力する。
図３は、図１の第１ポンプの詳細回路図であって、図３を参照して詳細に説明する。第１チャージポンプは、ラッチアップ及び漏洩電流遮断機能を備えたダブルチャージポンプで構成することが好ましい。
オプション制御信号がハイレベルであれば、ＮＭＯＳトランジスタＮ２及びＮ８がターンオンされてＮＭＯＳトランジスタＮ５及びＮ６のゲートが接地電位になる。したがって、第１ポンプはディスエーブルされる。
これに対して、オプション制御信号がローレベルであれば、ＮＭＯＳトランジスタＮ２及びＮ８がターンオフされる。この際、インバータＩ２の出力はハイ状態なので、ＮＭＯＳトランジスタＮ３及びＮ１がターンオンされてノードｋ１がプリチャージされる。また、インバータＩ３の出力がハイ状態なので、ＮＭＯＳトランジスタＮ９及びＮ１０がターンオンされてノードｋ３もプリチャージされる。
図４のＴ２時点において、信号ｐｒｅ１及びｐｒｅ２は、互いに反転されるが、信号ｐｒｅ１がローレベルからハイレベルに遷移すると、キャパシタＣ１が接続されたノードｋ２は、ローレベルからハイレベルに遷移する。したがって、ＰＭＯＳトランジスタＰ６がターンオフされる。
信号ｐｒｅ２がハイレベルからローレベルに遷移すると、キャパシタＣ２が接続されたノードｋ４はローレベルなので、ＰＭＯＳトランジスタＰ５がターンオンされる。したがって、Ｖｐｐは、キャパシタＣ１が接続されたノードｋ２からの電位とＮＭＯＳトランジスタＮ１３を経由した外部電源Ｖｅｘｔｉとが加わって上昇する。
Ｔ３時点において、信号ｇ１がロー状態を維持する反面、信号ｇ２がローレベルからハイレベルに遷移するので、ノードｋ３の電位がキャパシタＣ３のブーストラップ動作によって上昇してＮＭＯＳトランジスタＮ６及びＮ４がターンオンされる。これにより、ノードｋ４がプリチャージされる。
Ｔ５時点において、信号ｐｒｅ１及びｐｒｅ２は、互いに反転されるが、信号ｐｒｅ２がローｒベルからハイレベルに遷移すると、キャパシタＣ２が接続されたノードｋ４は、ローレベルからハイレベルに遷移する。したがって、ＰＭＯＳトランジスタＰ５がターンオフされる。
信号ｐｒｅ１がハイレベルからローレベルに遷移すると、キャパシタＣ１が接続されたノードｋ２は、ローレベルに低下するので、ＰＭＯＳトランジスタＰ６がターンオンされる。したがって、Ｖｐｐは、キャパシタＣ２が接続されたノードｋ４からの電位とＮＭＯＳトランジスタＮ１３を経由した外部電源Ｖｅｘｔｉとが加わって上昇する。
Ｔ６時点において、信号ｇ２がロー状態を維持する反面、信号ｇ１がローレベルからハイレベルに遷移するので、ノードｋ１の電位がキャパシタＣ３のブーストラップ動作によって上昇してＮＭＯＳトランジスターＮ５及びＮ７がターンオンされる。これにより、ノードｋ２がプリチャージされる。
ＰＭＯＳトランジスターＰ３及びＰ４は、ＰＭＯＳトランジスタＰ５のウェルにバイアス電圧を供給するために使用され、ＰＭＯＳトランジスタＰ７及びＰ８は、ＰＭＯＳトランジスタＰ６のウェルにバイアス電圧を供給するために使用される。
図５は、図１の第２チャージポンプの詳細回路図である。第２チャージポンプは、ラッチアップ及び漏洩電流遮断機能を備えたトリプルチャージポンプで構成することが好ましい。
オプション制御信号がローレベルであれば、インバータＩ７の出力がハイ状態になるので、ＰＭＯＳトランジスタＰ９がターンオフされて、第２チャージポンプは、ディスエーブルされる。
オプション制御信号がハイレベルであれば、インバータＩ７の出力がロー状態になる。したがって、ＰＭＯＳトランジスタＰ９がターンオンされて、外部電圧ＶｅｘｔｉがＰＭＯＳトランジスタＰ９及びＮＭＯＳトランジスターＮ１３を介して逆流防止用ダイオードＤ１に供給される。したがって、第２オシレータから出力されるパルス信号に応じてキャパシタＣ５及びＣ６がポンピング動作して外部電圧より高いＶｐｐ電圧を生成する。すなわち、インバータＩ５の出力によってキャパシタＣ６がポンピング動作を行う反面、インバータＩ６の出力によってキャパシタＣ５がポンピング動作を行う。ダイオードＤ２は、逆電流防止用として作用し、キャパシタＣ７は、負荷として作用する。第２オシレータは、通常リングオシレータで構成される。
この発明は、２種類のチャージポンプを一つのオプション信号によって選択的に駆動することを可能にした。このようなオプション信号は、ウェーハ上で簡単なボンディング工程によって信号源と連結することにより、簡単に具現できる。
この発明は、実施例を中心として説明されたが、当該分野で通常の知識を有する者であれば、このような実施例を用いて様々な変形及び変更が可能である。したがって、この発明は、これらの実施例に限定されるものではなく、特許請求の範囲によって限定される。
この発明に係る高電圧生成器のブロック図である。 図１のレベル検出器の詳細回路図である。 図１の第１ポンプの詳細回路図である。 図３の動作を説明するためのタイミング波形図である。 図１の第２ポンプの詳細回路図である。
符号の説明
１０ … レベル検出器
２０ … 第１オシレータ
３０ … 第２オシレータ
４０ … 第１ポンプ
５０ … 第２ポンプ

Claims (6)

  1. オプション制御信号に応じて複数の電圧源の中から一つを選択し、選択された電圧源の電圧と半導体素子チップ内の回路に供給すべき所定の高電圧とを比較するレベル検出器と、
    前記オプション制御信号に応じて動作し、互いに異なる周期を有する複数のパルス信号を生成する第１オシレータと、
    前記オプション制御信号に応じて動作し、パルス信号を生成する第２オシレータと、
    前記オプション制御信号に応じてイネーブルされ、前記第１オシレータの出力に応じてポンピング動作して前記所定の高電圧を生成する第１チャージポンプと、
    前記オプション制御信号に応じてイネーブルされ、前記第２オシレータの出力に応じてポンピング動作して前記所定の高電圧を生成する第２チャージポンプと
    を備えてなる高電圧発生器。
  2. 請求項１に記載の高電圧発生器において、
    前記レベル検出器は、
    前記オプション制御信号に応じて第１電圧源の電圧の供給をスイッチングする第１スイッチング素子と、
    前記オプション制御信号に応じて第２電圧源の電圧の供給をスイッチングする第２スイッチング素子と、
    前記第１又は第２電圧源の電圧と前記所定の高電圧とを比較するための比較器とを含んでなる
    ことを特徴とする高電圧発生器。
  3. 請求項２に記載の高電圧発生器において、
    前記第１及び第２スイッチング素子のそれぞれがトランジスタで構成されている
    ことを特徴とする高電圧発生器。
  4. 請求項１に記載の高電圧発生器において、
    前記第２オシレータがリングオシレータで構成されている
    ことを特徴とする高電圧発生器。
  5. 請求項１に記載の高電圧発生器において、
    前記第１ポンプがダブルチャージポンプで構成されている
    ことを特徴とする高電圧発生器。
  6. 請求項１に記載の高電圧発生器において、
    前記第２ポンプがトリプルチャージポンプで構成されている
    ことを特徴とする高電圧発生器。
JP2004056567A 2003-05-28 2004-03-01 高電圧発生器 Expired - Fee Related JP4332450B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030034131A KR100542708B1 (ko) 2003-05-28 2003-05-28 고전압 발생기

Publications (2)

Publication Number Publication Date
JP2004355788A true JP2004355788A (ja) 2004-12-16
JP4332450B2 JP4332450B2 (ja) 2009-09-16

Family

ID=33448286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004056567A Expired - Fee Related JP4332450B2 (ja) 2003-05-28 2004-03-01 高電圧発生器

Country Status (3)

Country Link
US (1) US6876247B2 (ja)
JP (1) JP4332450B2 (ja)
KR (1) KR100542708B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362164B2 (en) 2005-09-12 2008-04-22 Hynix Semiconductor Inc. Semiconductor integrated circuit and method of controlling internal voltage of the same
US7499333B2 (en) 2006-02-25 2009-03-03 Samsung Electronics., Ltd. Boost voltage generating circuit and method thereof
JP2010073133A (ja) * 2008-09-22 2010-04-02 Seiko Instruments Inc バンドギャップ基準電圧回路
US7821329B2 (en) 2008-08-08 2010-10-26 Hynix Semiconductor Inc. Pumping voltage generating circuit and semiconductor memory apparatus using the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536603B1 (ko) * 2003-07-10 2005-12-14 삼성전자주식회사 선택 모드를 갖는 전하 펌프 회로
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
KR100733414B1 (ko) 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100733419B1 (ko) * 2005-04-30 2007-06-29 주식회사 하이닉스반도체 내부전원 생성장치
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
KR100763331B1 (ko) 2005-06-24 2007-10-04 삼성전자주식회사 반도체 메모리 장치
US7224207B2 (en) * 2005-09-20 2007-05-29 Taiwan Semiconductor Manufacturing Co. Charge pump system with smooth voltage output
KR100772546B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 고전압 생성장치 및 그를 사용한 메모리 장치의 워드라인구동 고전압 생성장치
US7710193B2 (en) 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
US20070070725A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage supplying device
KR100728904B1 (ko) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 전압 발생기 및 이를 포함하는 반도체 메모리 장치
KR100933797B1 (ko) * 2005-12-29 2009-12-24 주식회사 하이닉스반도체 반도체 메모리 소자의 승압전압 레벨 감지기
EP1881589A1 (en) * 2006-07-19 2008-01-23 STMicroelectronics S.r.l. Charge pump circuit
KR100757933B1 (ko) * 2006-07-20 2007-09-11 주식회사 하이닉스반도체 반도체 집적 회로의 내부 전압 생성 장치 및 방법
KR100803363B1 (ko) * 2006-11-13 2008-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로
KR20090014783A (ko) * 2007-08-07 2009-02-11 삼성전자주식회사 차지 펌프 회로 및 차지 펌핑 방법
KR100884605B1 (ko) 2007-09-17 2009-02-19 주식회사 하이닉스반도체 반도체 메모리 소자
KR100915816B1 (ko) * 2007-10-04 2009-09-07 주식회사 하이닉스반도체 내부 전압 생성 회로
EP2166656B1 (en) * 2008-09-18 2013-04-10 STMicroelectronics Srl Electric circuit for generating low voltage and high frequency phases in a charge pump, in particular for supplies lower than 1V
KR101003140B1 (ko) * 2009-03-20 2010-12-21 주식회사 하이닉스반도체 내부 전원 발생 장치와 그의 제어 방법
KR101097444B1 (ko) * 2009-12-29 2011-12-23 주식회사 하이닉스반도체 내부전압 생성회로 및 내부전압 생성방법
KR102581100B1 (ko) * 2019-03-07 2023-09-20 삼성전기주식회사 차지 펌프 기반의 네가티브 전압 회로
TWI762401B (zh) * 2021-08-12 2022-04-21 力晶積成電子製造股份有限公司 升壓時脈產生器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US63594A (en) * 1867-04-02 Samuel p
US171470A (en) * 1875-12-28 Improvement in mining-machines
US837A (en) * 1838-07-12 samuel carson
JPH04255989A (ja) 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
JP3245037B2 (ja) * 1996-02-05 2002-01-07 株式会社東芝 半導体集積回路装置
TW423162B (en) * 1997-02-27 2001-02-21 Toshiba Corp Power voltage supplying circuit and semiconductor memory including the same
KR100244465B1 (ko) 1997-04-21 2000-02-01 김영환 동기식 승압전압 발생기
WO1998054727A2 (en) 1997-05-30 1998-12-03 Micron Technology, Inc. 256 Meg DYNAMIC RANDOM ACCESS MEMORY
US6147914A (en) 1998-08-14 2000-11-14 Monolithic System Technology, Inc. On-chip word line voltage generation for DRAM embedded in logic process
US6320797B1 (en) 1999-02-24 2001-11-20 Micron Technology, Inc. Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
KR100340866B1 (ko) * 1999-12-02 2002-06-20 박종섭 고전위 발생 장치
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
KR100387266B1 (ko) * 1999-12-28 2003-06-11 주식회사 하이닉스반도체 전압제어회로
US6337595B1 (en) * 2000-07-28 2002-01-08 International Business Machines Corporation Low-power DC voltage generator system
KR100353538B1 (ko) 2000-10-24 2002-09-27 주식회사 하이닉스반도체 반도체 장치의 전압 발생 조절 회로
US6525949B1 (en) 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로
US7336121B2 (en) 2001-05-04 2008-02-26 Samsung Electronics Co., Ltd. Negative voltage generator for a semiconductor memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362164B2 (en) 2005-09-12 2008-04-22 Hynix Semiconductor Inc. Semiconductor integrated circuit and method of controlling internal voltage of the same
US7583134B2 (en) 2005-09-12 2009-09-01 Hynix Semiconductor Inc. Semiconductor integrated circuit and method of controlling internal voltage of the same
US7499333B2 (en) 2006-02-25 2009-03-03 Samsung Electronics., Ltd. Boost voltage generating circuit and method thereof
US7821329B2 (en) 2008-08-08 2010-10-26 Hynix Semiconductor Inc. Pumping voltage generating circuit and semiconductor memory apparatus using the same
JP2010073133A (ja) * 2008-09-22 2010-04-02 Seiko Instruments Inc バンドギャップ基準電圧回路

Also Published As

Publication number Publication date
US6876247B2 (en) 2005-04-05
US20040239409A1 (en) 2004-12-02
JP4332450B2 (ja) 2009-09-16
KR20040102610A (ko) 2004-12-08
KR100542708B1 (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
JP4332450B2 (ja) 高電圧発生器
JP5142861B2 (ja) 内部電圧発生回路
RU2195760C2 (ru) Устройство для умножения напряжения с малой зависимостью выходного напряжения от напряжения питания
JPH09198887A (ja) 高電圧発生回路
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
US7304528B2 (en) Charge pump with speed control
JP2000112547A (ja) 基板電圧発生回路および半導体集積回路装置
US8421522B2 (en) High voltage generator and method of generating high voltage
JP3902769B2 (ja) 降圧電圧出力回路
US7492647B2 (en) Voltage generation circuit and semiconductor memory device including the same
KR100564584B1 (ko) 별도의 전압 공급회로를 갖는 고전압 발생 장치
KR100773348B1 (ko) 고전압 발생회로 및 이를 구비한 반도체 메모리 장치
US6661218B2 (en) High voltage detector
JP2005304297A (ja) チャージポンピング効率を維持する高電圧発生回路
JPH09294367A (ja) 電圧供給回路
KR20090071860A (ko) 크로스 커플 전하펌프방식의 저전압 ｄｒａｍ용 고전압발생기
KR102611781B1 (ko) 차지 펌프 회로를 포함하는 반도체 장치
KR0174767B1 (ko) 승압 전위 발생 기능을 갖는 반도체 기억장치
US7221573B2 (en) Voltage up converter
KR100587026B1 (ko) 백-바이어스 전압 발생회로
KR940006072Y1 (ko) 백바이어스전압발생회로
KR20020053194A (ko) 반도체 메모리 소자의 ｍｏｓ 차지 펌프
JPH05336736A (ja) 半導体集積回路の内部電圧発生装置
JP2905749B2 (ja) バックバイアス電圧発生回路
KR20010026497A (ko) 전하펌프회로 및 고전압 발생회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120626

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130626

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees