JP4332450B2 - 高電圧発生器 - Google Patents

Description

この発明は、半導体メモリ装置において電源電圧より高い高電圧をポンプの原理を用いて発生させる高電圧発生器に係り、特に、外部電圧が互いに異なる２種類の場合、２種類のポンプの中から一つを選択して使用することにより、ラッチアップ現象が発生せず、高いポンピング効率とポンピング安定性を向上させることが可能な高電圧発生器に関する。

一般に、高電圧発生器は、半導体素子において、外部電圧Ｖｃｃより高い電圧を要求するチップ内の回路に所定の高電圧（以下、「Ｖｐｐ」という）を供給する装置である。このような高電圧発生器は、Ｖｐｐ電位レベルを検出し、それに応じた信号を出力するレベル検出器と、電荷ポンピングを周期的に行うためのパルスを発生させるリングオシレータと、Ｖｐｐ電荷をポンピングするＶｐｐポンピング回路と、前記リングオシレータからの出力パルスによって前記Ｖｐｐポンピング回路を制御するポンプ制御回路とで構成されている。

ところで、外部電圧又は内部電圧が２種類、例えば３.０Ｖと２.０Ｖまたは１.８Ｖなどの場合、同一の２つのＶｐｐ用ポンプを具現した後、外部電圧及び内部電圧の変化に対して互いに異なるマスクオプション（メタルオプション）で制御しなければならなかった。これにより、外部又は内部電圧の変化に対して漏洩電流や不安定状態（ラッチアップ現象など）の保護回路を具現することができなかった。

したがって、この発明の目的は、外部電圧が互いに異なる２種類の場合、２種類のポンプの中から一つを選択して使用することにより、ラッチアップ現象が発生せず、ポンピングの高効率とポンピングの安定性を向上させることが可能な高電圧発生器を提供することにある。

この発明の他の目的は、同一のウェーハにおいて同一のマスク又はボンディングオプションを用いて、２種類のＶｐｐポンプを選択的に駆動させることにある。

上記の目的を達成するために、この発明に係る高電圧発生器は、オプション制御信号に応じて複数の電圧源の中から一つを選択し、選択された電圧源の電圧と半導体素子チップ内の回路に供給すべき所定の高電圧（Ｖｐｐ電圧）とを比較するためのレベル検出器と、前記オプション制御信号に応じて動作し、互いに異なる位相を有する複数のパルス信号を生成する第１オシレータと、前記オプション制御信号に応じて動作し、パルス信号を生成する第２オシレータと、前記オプション制御信号に応じてイネーブルされ、前記第１オシレータの出力に応じてポンピング動作して前記Ｖｐｐ電圧を生成する第１チャージポンプと、前記オプション制御信号に応じてイネーブルされ、前記第２オシレータの出力に応じてポンピング動作して前記Ｖｐｐ電圧を生成する第２チャージポンプとを備えて構成されることを特徴とする。

この発明によれば、外部電圧又は内部電圧が２種類、例えば３.０Ｖと２.０Ｖ又は１.８Ｖなどの場合、互いに異なる２つのＶｐｐポンプを具現した後、外部電圧及び内部電圧の変化に対して一つのマスクオプション（メタルオプション）又は簡単なボンディング工程で制御することにより、ポンピングの効率を高めることができる。

以下、添付図面を参照してこの発明に係る実施例を詳細に説明する。

図１は、この発明に係る高電圧発生器のブロック図である。オプション制御信号に応じてＶｐｐのレベルがレベル検出器１０で検出される。すなわち、レベル検出器１０では、Ｖｐｐが基準電圧Ｖｃｏｒｅより高いか低いかを比較し、例えばハイレベル信号又はローレベル信号を生成する。レベル検出器１０の出力ｏｕｔ１は、第１オシレータ２０及び第２オシレータ３０に提供される。第１及び第２オシレータ２０及び３０は、オプション制御信号に応じて選択され、レベル検出器１０の出力に基づいて駆動される。すなわち、Ｖｐｐが基準電圧Ｖｃｏｒｅより高ければ、第１及び第２オシレータ２０及び３０は動作しない。第１及び第２オシレータ２０及び３０は、互いに異なる周期で動作できるが、第１オシレータ２０は、互いに位相の異なる信号ｐｒｅ１、ｐｒｅ２、ｇ１及びｇ２を生成し、第２オシレータ３０は、パルスｏｓｃを生成する。

第１オシレータ２０の出力は、第１ポンプ４０に提供され、第２オシレータ３０の出力は第２ポンプ５０に提供される。第１ポンプ４０の構造は、第２ポンプ５０の構造とは異なる。第１ポンプ４０は、オプション制御信号及び第１オシレータ２０の出力に応じてポンピング動作を行う反面、第２ポンプ５０は、オプション制御信号及び第２オシレータ３０の出力に応じてポンピング動作を行う。第１及び第２ポンプ４０及び５０は、Ｖｐｐを生成する。

オプション制御信号は、ハイレベル又はローレベルを呈するが、チップ製造の際にメタルボンディング工程によって、いずれを呈するか簡単に具現することができる。このようなメタルボンディング工程は同一のマスクを用いて達成できる。

このように互いに異なる構造の２つのオシレータ２０及び３０、そして互いに異なる構造を有する２つのポンプ４０及び５０を基準電圧の大きさに応じて適切に選択して駆動させることにより、ポンピング動作の安定性とポンピングの効率を増加させることができる。

図２は、図１のレベル検出器の詳細回路図である。第１基準電圧Ｖｃｏｒｅ１は、ＰＭＯＳトランジスタＰ１のソースに供給され、第２基準電圧Ｖｃｏｒｅ２は、ＰＭＯＳトランジスタＰ２のソースに供給される。オプション制御信号がハイレベルであれば、ＰＭＯＳトランジスタＰ１がターンオフされる反面、インバータＩ１によって反転されたオプション制御信号はローレベルを有するので、ＰＭＯＳトランジスタＰ２がターンオンされる。したがって、第２基準電圧Ｖｃｏｒｅ２が比較器６０に伝達される。

これに対し、オプション制御信号がローレベルであれば、ＰＭＯＳトランジスタＰ２がターンオフされる反面、ＰＭＯＳトランジスタＰ１がターンオンされるので、第１基準電圧Ｖｃｏｒｅ１が比較器６０に伝達される。比較器６０では、Ｖｐｐと第１基準電圧Ｖｃｏｒｅ１又は第２基準電圧Ｖｃｏｒｅ２とを比較して、ロー又はハイ信号を出力する。

図３は、図１の第１ポンプの詳細回路図であって、図３を参照して詳細に説明する。第１チャージポンプは、ラッチアップ及び漏洩電流遮断機能を備えたダブルチャージポンプで構成することが好ましい。

オプション制御信号がハイレベルであれば、ＮＭＯＳトランジスタＮ２及びＮ８がターンオンされてＮＭＯＳトランジスタＮ５及びＮ６のゲートが接地電位になる。したがって、第１ポンプはディスエーブルされる。

これに対して、オプション制御信号がローレベルであれば、ＮＭＯＳトランジスタＮ２及びＮ８がターンオフされる。この際、インバータＩ２の出力はハイ状態なので、ＮＭＯＳトランジスタＮ３及びＮ１がターンオンされてノードｋ１がプリチャージされる。また、インバータＩ３の出力がハイ状態なので、ＮＭＯＳトランジスタＮ９及びＮ１０がターンオンされてノードｋ３もプリチャージされる。

図４のＴ２時点において、信号ｐｒｅ１及びｐｒｅ２は、互いに反転されるが、信号ｐｒｅ１がローレベルからハイレベルに遷移すると、キャパシタＣ１が接続されたノードｋ２は、ローレベルからハイレベルに遷移する。したがって、ＰＭＯＳトランジスタＰ６がターンオフされる。

信号ｐｒｅ２がハイレベルからローレベルに遷移すると、キャパシタＣ２が接続されたノードｋ４はローレベルなので、ＰＭＯＳトランジスタＰ５がターンオンされる。したがって、Ｖｐｐは、キャパシタＣ１が接続されたノードｋ２からの電位とＮＭＯＳトランジスタＮ１３を経由した外部電源Ｖｅｘｔｉとが加わって上昇する。

Ｔ３時点において、信号ｇ１がロー状態を維持する反面、信号ｇ２がローレベルからハイレベルに遷移するので、ノードｋ３の電位がキャパシタＣ３のブーストラップ動作によって上昇してＮＭＯＳトランジスタＮ６及びＮ４がターンオンされる。これにより、ノードｋ４がプリチャージされる。

Ｔ５時点において、信号ｐｒｅ１及びｐｒｅ２は、互いに反転されるが、信号ｐｒｅ２がローｒベルからハイレベルに遷移すると、キャパシタＣ２が接続されたノードｋ４は、ローレベルからハイレベルに遷移する。したがって、ＰＭＯＳトランジスタＰ５がターンオフされる。

信号ｐｒｅ１がハイレベルからローレベルに遷移すると、キャパシタＣ１が接続されたノードｋ２は、ローレベルに低下するので、ＰＭＯＳトランジスタＰ６がターンオンされる。したがって、Ｖｐｐは、キャパシタＣ２が接続されたノードｋ４からの電位とＮＭＯＳトランジスタＮ１３を経由した外部電源Ｖｅｘｔｉとが加わって上昇する。

Ｔ６時点において、信号ｇ２がロー状態を維持する反面、信号ｇ１がローレベルからハイレベルに遷移するので、ノードｋ１の電位がキャパシタＣ３のブーストラップ動作によって上昇してＮＭＯＳトランジスターＮ５及びＮ７がターンオンされる。これにより、ノードｋ２がプリチャージされる。

ＰＭＯＳトランジスターＰ３及びＰ４は、ＰＭＯＳトランジスタＰ５のウェルにバイアス電圧を供給するために使用され、ＰＭＯＳトランジスタＰ７及びＰ８は、ＰＭＯＳトランジスタＰ６のウェルにバイアス電圧を供給するために使用される。

図５は、図１の第２チャージポンプの詳細回路図である。第２チャージポンプは、ラッチアップ及び漏洩電流遮断機能を備えたトリプルチャージポンプで構成することが好ましい。

オプション制御信号がローレベルであれば、インバータＩ７の出力がハイ状態になるので、ＰＭＯＳトランジスタＰ９がターンオフされて、第２チャージポンプは、ディスエーブルされる。

オプション制御信号がハイレベルであれば、インバータＩ７の出力がロー状態になる。したがって、ＰＭＯＳトランジスタＰ９がターンオンされて、外部電圧ＶｅｘｔｉがＰＭＯＳトランジスタＰ９及びＮＭＯＳトランジスターＮ１３を介して逆流防止用ダイオードＤ１に供給される。したがって、第２オシレータから出力されるパルス信号に応じてキャパシタＣ５及びＣ６がポンピング動作して外部電圧より高いＶｐｐ電圧を生成する。すなわち、インバータＩ５の出力によってキャパシタＣ６がポンピング動作を行う反面、インバータＩ６の出力によってキャパシタＣ５がポンピング動作を行う。ダイオードＤ２は、逆電流防止用として作用し、キャパシタＣ７は、負荷として作用する。第２オシレータは、通常リングオシレータで構成される。

この発明は、２種類のチャージポンプを一つのオプション信号によって選択的に駆動することを可能にした。このようなオプション信号は、ウェーハ上で簡単なボンディング工程によって信号源と連結することにより、簡単に具現できる。

この発明は、実施例を中心として説明されたが、当該分野で通常の知識を有する者であれば、このような実施例を用いて様々な変形及び変更が可能である。したがって、この発明は、これらの実施例に限定されるものではなく、特許請求の範囲によって限定される。

この発明に係る高電圧生成器のブロック図である。 図１のレベル検出器の詳細回路図である。 図１の第１ポンプの詳細回路図である。 図３の動作を説明するためのタイミング波形図である。 図１の第２ポンプの詳細回路図である。

符号の説明

１０ … レベル検出器
２０ … 第１オシレータ
３０ … 第２オシレータ
４０ … 第１ポンプ
５０ … 第２ポンプ

Claims (6)

1. オプション制御信号に応じて複数の電圧源の中から一つを選択し、選択された電圧源の電圧と半導体素子チップ内の回路に供給すべき所定の高電圧とを比較するレベル検出器と、
   前記オプション制御信号に応じて動作し、互いに異なる位相を有する複数のパルス信号を生成する第１オシレータと、
   前記オプション制御信号に応じて動作し、パルス信号を生成する第２オシレータと、
   前記オプション制御信号に応じてイネーブルされ、前記第１オシレータの出力に応じてポンピング動作して前記所定の高電圧を生成する第１チャージポンプと、
   前記オプション制御信号に応じてイネーブルされ、前記第２オシレータの出力に応じてポンピング動作して前記所定の高電圧を生成する第２チャージポンプと
   を備えてなる高電圧発生器。
2. 請求項１に記載の高電圧発生器において、
   前記レベル検出器は、
   前記オプション制御信号に応じて第１電圧源の電圧の供給をスイッチングする第１スイッチング素子と、
   前記オプション制御信号に応じて第２電圧源の電圧の供給をスイッチングする第２スイッチング素子と、
   前記第１又は第２電圧源の電圧と前記所定の高電圧とを比較するための比較器とを含んでなる
   ことを特徴とする高電圧発生器。
3. 請求項２に記載の高電圧発生器において、
   前記第１及び第２スイッチング素子のそれぞれがトランジスタで構成されている
   ことを特徴とする高電圧発生器。
4. 請求項１に記載の高電圧発生器において、
   前記第２オシレータがリングオシレータで構成されている
   ことを特徴とする高電圧発生器。
5. 請求項１に記載の高電圧発生器において、
   前記第１ポンプがダブルチャージポンプで構成されている
   ことを特徴とする高電圧発生器。
6. 請求項１に記載の高電圧発生器において、
   前記第２ポンプがトリプルチャージポンプで構成されている
   ことを特徴とする高電圧発生器。

Images